專利名稱：包括可轉(zhuǎn)變結(jié)構(gòu)的電子器件以及制造該電子器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括可轉(zhuǎn)變結(jié)構(gòu)的電子器件。
此外，本發(fā)明還涉及一種制造包括可轉(zhuǎn)變結(jié)構(gòu)的電子器件的方
法。
背景技術(shù)：
在非易失性存儲器領(lǐng)域，縮放超過45nm節(jié)點的閃存已經(jīng)成了問 題的關(guān)鍵。針對該挑戰(zhàn)提出的技術(shù)有鐵電存儲器、磁存儲器和相變存 儲器，相變存儲器有望替代閃存并顯示出了可以替代諸如DRAM的其 它類型存儲器的特征。相變存儲器對于作為電子領(lǐng)域中的重要步驟的 統(tǒng)一存儲器來說是一種可行的解決方案。OTP (" —次性可編程") 存儲器和MTP ("多次可編程")存儲器也為相變存儲器開辟了可能 呈現(xiàn)出巨大機會的領(lǐng)域。
相變存儲器基于利用例如硫?qū)倩衔锊牧系目赡娲鎯ζ鞯那袚Q。 這些材料經(jīng)受快速相變的能力已經(jīng)導(dǎo)致可重寫光學(xué)介質(zhì)(CD、 DVD) 的發(fā)展?？梢愿鶕?jù)其結(jié)晶機理將硫?qū)倩衔锵嘧儾牧戏譃槌煞稚晕⒉?同的兩類。 一類是所謂的"成核受控"材料GeTe-Sb2Te3連接線路， 例如Ge2Sb2Te5，其可用于奧弗辛斯基電效應(yīng)統(tǒng)一存儲器(0UM)裝置。 在該構(gòu)思中，所述相變材料可以與低阻抗電極接觸從而使相變材料可 逆切換為小體積。另一類是光存儲應(yīng)用(CD-RW/DVD+RW)中已知的"快 速生長材料"，其能夠?qū)崿F(xiàn)本征相穩(wěn)定的非?？?例如，10ns)的切 換。
因此，相變材料可以用于存儲信息。這些材料的工作原理是相的 改變。處于晶相中的材料結(jié)構(gòu)與處于非晶相中的材料結(jié)構(gòu)不同，并且 隨之處于晶相中的材料的特性也與處于非晶相中的材料的特性不同。
對相變材料的編程是基于該材料的電阻率在其非晶相和晶相之間的不同進行的。為了實現(xiàn)在兩個相之間進行切換，需要提高溫度。 使非常高的溫度快速冷卻將導(dǎo)致形成非晶相，而溫度增大較小或冷卻 較慢都將導(dǎo)致形成晶相。利用不會引起顯著升溫的小電流可以進行對 不同電阻的感測。
溫度的升高可以通過向存儲單元施加脈沖來獲得。由脈沖引起的 高電流密度可能造成局部溫度的增加。根據(jù)脈沖的持續(xù)時間和幅值的 不同所得到的相也將不同?？焖倮鋮s以及大幅值可以使單元淬硬為非 晶相，而緩慢冷卻以及較小幅值的脈沖會使所述材料結(jié)晶。較大的脈
沖幅度，即所謂的復(fù)位(RESET)脈沖，可以使存儲單元非晶化，而 較小的脈沖幅度將存儲單元設(shè)置為晶相，這些脈沖也被稱作設(shè)置 (SET)脈沖。
W0 2005/093839公開了一種具有包括相變材料層的電阻器的電 裝置，其中，相變材料可在具有第一電阻的第一相和具有不同于第一 電阻的第二電阻的第二相之間變化。所述相變材料是一種快速生長材 料。該電裝置還包括切換信號發(fā)生器，用于通過將相變材料層的相應(yīng) 部分從第一相改變?yōu)榈诙鄟碓谥辽偃齻€不同電阻之間對電阻器進 行切換。
然而，當(dāng)在制造傳統(tǒng)相變材料存儲單元時，難以獲得適當(dāng)且可再 現(xiàn)的質(zhì)量的成品存儲單元。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以以適當(dāng)且可再現(xiàn)的質(zhì)量制造的電 子器件。
為了實現(xiàn)上述目的，提供了根據(jù)獨立權(quán)利要求的電子器件和制 造電子器件的方法。
根據(jù)本發(fā)明的示例性實施例，提供了一種電子器件，該電子器
件包括襯底、至少部分地形成在襯底上的第一電極、至少部分地形 成在襯底上的第二電極、連接在第一電極和第二電極之間的可轉(zhuǎn)變結(jié) 構(gòu)、和連接在第一電極和第二電極之間、且用于將可轉(zhuǎn)變結(jié)構(gòu)與襯底 表面分隔開的間隔元件。根據(jù)本發(fā)明的另一個示例性實施例，提供了一種制造電子器件的方法，該方法包括至少部分地在襯底上形成第一電極；至少部分地在襯底上形成第二電極；將可轉(zhuǎn)變結(jié)構(gòu)連接在第一電極和第二電極之間；以及在第一電極和第二電極之間連接間隔元件，用于將可轉(zhuǎn)變結(jié)構(gòu)與襯底表面分隔開。
術(shù)語"電子器件"可以特指實現(xiàn)任意電氣、磁和/或電子功能的任意部件、元件或裝置。這表明在正常使用過程中，電、磁和/或電磁信號可以被施加至該電子器件和/或由該電子器件產(chǎn)生。
術(shù)語"可轉(zhuǎn)變結(jié)構(gòu)"可以特指具有可轉(zhuǎn)變特性的任意物理結(jié)構(gòu)。這樣的示例是相變結(jié)構(gòu)或具有熱變特性的另一種結(jié)構(gòu)。相變材料不僅可以具有兩個相而且可以具有更多的相，例如，晶體、非晶體、亞非晶體(meta-amorphous)、亞晶體(meta-crystalline)、 具有不同晶 格取向的晶體等。
術(shù)語"相變結(jié)構(gòu)"可以特指具有在熱(由電流流經(jīng)相變結(jié)構(gòu)或電耦合/熱耦合的加熱元件的歐姆損耗產(chǎn)生、和/或由電磁輻射的吸收產(chǎn)生)影響下改變?nèi)我馕锢韰?shù)或材料特性的屬性的任意物理結(jié)構(gòu)。這可以特指諸如硫?qū)倩衔镏惖牟牧显诜蔷嘟Y(jié)構(gòu)和晶相結(jié)構(gòu)之間的切換，該切換可以伴隨電阻率的顯著改變。然而，該術(shù)語可以包含與物理特性的改變相關(guān)的任何其他相變(諸如從固相變?yōu)橐合?。
術(shù)語"存儲單元"可以特指允許以電子方式存儲信息的物理結(jié)構(gòu)(諸如層序列等，例如單片集成在諸如硅襯底的襯底中)。存儲在存儲單元中的信息量可以是1比特(尤其是在相變材料在代表邏輯值"1"或"0"的兩個相之間進行切換時)或可以是大于1比特(尤其是相變材料在至少三個相之間進行切換時)。所述存儲單元可以形成在襯底上和/或襯底中，該襯底可以指諸如半導(dǎo)體、玻璃、塑料等的任何合適的材料。
術(shù)語"襯底"可以用于對位于感興趣的層或部分之下和/或之上各層的元件進行一般限定。此外，所述襯底可以是任意其他其上形成有層的基礎(chǔ)，例如諸如硅晶片或硅芯片之類的半導(dǎo)體晶片。
術(shù)語"間隔元件"可以特指使襯底和可轉(zhuǎn)變結(jié)構(gòu)之間保持預(yù)定距離的任意結(jié)構(gòu)，從而允許在間隔元件上沉積可轉(zhuǎn)變結(jié)構(gòu)而不產(chǎn)生使電極與襯底短路的連續(xù)層。
根據(jù)本發(fā)明的示例性實施例，在兩個電極之間形成間隔元件，以用作后續(xù)形成可轉(zhuǎn)變結(jié)構(gòu)(諸如相變材料)的支撐或襯墊或模板。通過采取該手段，可轉(zhuǎn)變結(jié)構(gòu)可以以任何期望的形狀、尺寸和位置來形成，無需執(zhí)行復(fù)雜且耗時的圖案化步驟，而該圖案化步驟也可能會劣化可轉(zhuǎn)變結(jié)構(gòu)的特性。與此相反，根據(jù)本發(fā)明的示例性實施例，當(dāng)在層序列的整個表面上方沉積可轉(zhuǎn)變結(jié)構(gòu)的材料時，其間包括間隔元件的電極的凸起形狀保證了電極上的空間有限的部分連續(xù)地被可轉(zhuǎn)變結(jié)構(gòu)(電連接在電極之間)覆蓋。因此，所述可轉(zhuǎn)變結(jié)構(gòu)可以以自對準的方式形成，而無需使用光刻和蝕刻步驟來限定所述可轉(zhuǎn)變結(jié)構(gòu)的空間限制。這允許以簡單的方式形成包括相變材料結(jié)構(gòu)的電子部件，并保證可轉(zhuǎn)變結(jié)構(gòu)的可靠且穩(wěn)定的質(zhì)量以及材料特性。因此，可以在凸起面沉積可轉(zhuǎn)變結(jié)構(gòu)，從而由于相變材料的所使用部分(頂部)和非使用部分(底部)的電解耦，使得同時將這樣的材料沉積在襯底表面上不會影響與相變材料連接的兩個電極的電特性。
根據(jù)本發(fā)明的示例性實施例，提供了一種形成存儲單元的方法，該方法包括在襯底上形成至少兩個(例如金屬)電極；形成連接這兩個電極的介電元件(例如自由懸掛式橋(free hanging bridge)或壁(wall))，這些電極以及介電元件基本從襯底隆起；以及在介電元件和電極上方沉積相變材料。通過采取該手段，可以提供自對準工藝來形成線單元相變存儲器。不需要相變材料有源部分的直接圖案化，并且也不會有由于圖案化造成的相變材料特性的改變。
因此，可以提供用于制造相變存儲器的方法，其包括蝕刻介電層；在兩個金屬接觸之間創(chuàng)建介電橋；在橋上沉積相變材料；以及可選地利用保護涂層保護相變材料。
根據(jù)示例性實施例，可以通過圖案化兩個電極間的第一支撐介電橋來制造快速生長相變線。然后，可以以自對準方式沉積相變材料以形成連接至兩個電極的線。該介電橋可以僅用作自對準工藝的支撐元件。該橋可以作為絕緣體來提供以避免橋的任何導(dǎo)電功能。根據(jù)示例性實施例，提供了一種自對準相變線存儲器。相變存儲器技術(shù)對于獨立的以及嵌入式應(yīng)用是一種有前途的非易失性半導(dǎo)體存儲器技術(shù)。在根據(jù)示例性實施例的"線單元"的構(gòu)思中，存儲器件的有源部分是相變材料線。在傳統(tǒng)方法中，該相變材料線可以通過直接對所沉積的相變材料層進行圖案化來形成。由于相變材料的高反應(yīng)性，這種圖案化步驟難以控制，從而相變材料的特性會被蝕刻化學(xué)劑顯著改變。這會導(dǎo)致劣質(zhì)的存儲器件。與這些傳統(tǒng)方法相反，本發(fā)明的示例性實施例提供了一種用于制造自對準線單元相變存儲器的方法，其中，不需要直接對存儲器件有源部分進行圖案化。這可以保證相變材料特性在存儲器制造期間保持不變，這就導(dǎo)致了較好的存儲器性能。
根據(jù)示例性實施例，提供了一種形成自對準相變線單元存儲器的方法，其中，無需直接對存儲單元的有源部分進行圖案化。相變材
料的結(jié)構(gòu)和成分保持不變，確保可以保證所限定的存儲器件的有源材料的特性。
因此，可以提供用于形成線單元相變存儲器的自對準工藝。不需要直接對相變材料的有源部分進行圖案化。不會出現(xiàn)由于圖案化造成的相變材料特性的改變。介電元件(諸如自由懸掛式橋或壁)可以在兩個電極之間被圖案化，并可以用作相變線的支撐。介電支撐元件的尺寸可以確定線單元的尺寸。可以執(zhí)行標準CMOS工藝，并且該制造方法可以容易地集成到標準工藝設(shè)備中。
本發(fā)明示例性實施例的示例性應(yīng)用是任何類型的相變存儲器、
BE0L金屬熔斷器技術(shù)(一次性可編程存儲器)。此外，納米線形成可以集成在根據(jù)本發(fā)明的示例性實施例的制造步驟中。
接下來，將說明所述電子器件的其它示例性實施例。然而，這些實施例還應(yīng)用于制造電子器件的方法。
所述間隔元件可以包括介電材料。通過利用非導(dǎo)電材料制造間隔元件，可以防止任何不期望的電流流經(jīng)間隔元件，從而間隔元件被形成為僅提供機械間隔功能和模板功能，而不提供導(dǎo)電功能。根據(jù)其它實施例，間隔元件也可以為電子器件提供導(dǎo)電功能，并且可以同時實現(xiàn)其支撐和模板功能。例如用于這種介電結(jié)構(gòu)的材料有氧化硅、氮化硅以及碳化硅。
第一電極和/或第二電極可以僅由一種導(dǎo)電材料形成。通過形成多個單一金屬材料的電極，可以保持該制造工藝簡單，從而促進電子
器件的低成本制造。
可選地，第一電極和/或第二電極可以包括與可轉(zhuǎn)變結(jié)構(gòu)直接接觸的第一導(dǎo)電材料，并可以包括與可轉(zhuǎn)變結(jié)構(gòu)不直接接觸的第二導(dǎo)電材料。在此情況中，第一導(dǎo)電材料可以被配置為與所接觸的相變材料化學(xué)兼容。與此相反，可以關(guān)于諸如電阻率的電特性對與相變材料不直接接觸的第二導(dǎo)電材料進行優(yōu)化，而不考慮電極材料和相變材料之間適當(dāng)匹配的任何化學(xué)需要。與相變材料不起反應(yīng)的示例性材料有TiN、 TaN、 W、 TiW。與相變材料反應(yīng)的示例性材料有Cu。
在襯底和間隔元件之間可以布置支撐結(jié)構(gòu)。這樣的支撐結(jié)構(gòu)可以是在該支撐結(jié)構(gòu)上沉積了間隔元件之后可以被去除的犧牲結(jié)構(gòu)。支撐結(jié)構(gòu)和間隔元件可以由不同材料制成，從而使得可以選擇性地去除
支撐結(jié)構(gòu)和間隔元件中的一個，而不會影響支撐結(jié)構(gòu)和間隔元件中的另一個。
支撐結(jié)構(gòu)和間隔元件可以由不同材料制成。支撐結(jié)構(gòu)還可以以介電材料制成，以對于電子器件的導(dǎo)電功能為中性。
可以形成保護結(jié)構(gòu)(諸如鈍化層)以至少覆蓋可轉(zhuǎn)變結(jié)構(gòu)，從而防護易受環(huán)境影響的相變材料層。
間隔元件可以被用作其上形成有可轉(zhuǎn)變結(jié)構(gòu)的模板。換言之，間隔元件表面區(qū)域的幾何形狀可以用作凸起結(jié)構(gòu)，隨后在該凸起結(jié)構(gòu)上(例如通過沉積)形成功能性有源可轉(zhuǎn)變結(jié)構(gòu)，從而省去了任何圖案化步驟。在襯底表面的平面圖中(即當(dāng)垂直襯底的主面觀看時，在該主面上進行處理以形成電子器件)，由間隔元件、第一電極和第二電極形成的布置的外形(諸如輪廓或邊緣)與可轉(zhuǎn)變結(jié)構(gòu)的外形基本相同。
可轉(zhuǎn)變結(jié)構(gòu)可以形成熱變結(jié)構(gòu)，尤其是可在至少兩個相態(tài)之間進行轉(zhuǎn)變的相變結(jié)構(gòu)。因此，在由流經(jīng)相變結(jié)構(gòu)和/或連接至其的電生的熱的影響下，可以啟動在兩個相態(tài)之 間的開關(guān)。熱能還可以通過電磁輻射來提供。
具體地，可以改變所述相變結(jié)構(gòu)以使在兩個相態(tài)之間的電導(dǎo)率 的值不同。在至少兩個相態(tài)之一中，所述相變結(jié)構(gòu)可以是導(dǎo)電的(例 如實質(zhì)上為金屬導(dǎo)體)。在另一相態(tài)中，所述電導(dǎo)率可以高于或低于 第一相態(tài)中的電導(dǎo)率，例如所述相變結(jié)構(gòu)可以是超導(dǎo)體或可以是半導(dǎo) 體或可以是絕緣體或還可以是具有可調(diào)電導(dǎo)率值的導(dǎo)電體。在電子部 件正常工作期間，電子裝置的功能將受到相變結(jié)構(gòu)的電導(dǎo)率的當(dāng)前值
的影響，被相變結(jié)構(gòu)的電導(dǎo)率的當(dāng)前值所限定或?qū)⑷Q于相變結(jié)構(gòu)的 電導(dǎo)率的當(dāng)前值。這使得可以通過使用相變結(jié)構(gòu)在不同相模式中的不
同電導(dǎo)率值來制造存儲單元、開關(guān)、致動器、傳感器等。
電流脈沖或電流信號可以在可轉(zhuǎn)變材料中產(chǎn)生熱(熱能)，從 而改變其相態(tài)并因此改變其電導(dǎo)率的值。所施加的電流脈沖可以具有 特定的波形(例如可以具有快速上升沿和慢速下降沿，或可以具有向 右彎曲的上升沿和向左彎曲的下降沿)并可以由不同的參數(shù)(諸如電 流幅值、脈沖持續(xù)時間等)來表征。通過調(diào)整脈沖參數(shù)，可以對相變 材料是向晶相轉(zhuǎn)變還是向非晶相轉(zhuǎn)變進行控制?？焖倮鋮s非常高的溫 度會導(dǎo)致形成非晶相。溫度的較小增加或緩慢下降都會導(dǎo)致形成晶 相。
可以使相變結(jié)構(gòu)適于使得兩個相態(tài)中的一個與相變結(jié)構(gòu)的晶相 相關(guān)，并且兩個相態(tài)中的另一個與相變結(jié)構(gòu)的非晶相相關(guān)。在硫?qū)倩?合物材料中可以找到這種材料特性?？梢允褂昧?qū)倩衔锊ＡВ摬?璃包含硫?qū)倩衔镌?硫、硒或碲)以作為基本成分。相變材料的
實例有GeSbTe、 AglnSbTe、 InSe、 SbSe、 SbTe、 InSbSe、 InSbTe、 GeSbSe、 GeSbTeSe或AglnSbSeTe。
所述電子部件可以包括電感測電路，其用于感測可轉(zhuǎn)變結(jié)構(gòu)在 至少兩個相態(tài)中的各個不同相態(tài)中不同的電特性。例如，可以對可轉(zhuǎn) 變結(jié)構(gòu)施加測試電壓，由于電導(dǎo)率在晶態(tài)和非晶態(tài)中是不同的，因此 流經(jīng)可轉(zhuǎn)變結(jié)構(gòu)的電流將取決于可轉(zhuǎn)變結(jié)構(gòu)的相態(tài)。這種感測電路還 可以包括選擇晶體管或其他類型的開關(guān)，它們選擇性地啟動或禁止對電子部件陣列中的特定電子部件的訪問。因此，可以將各選擇晶體管 分配給電子器件中的每一個。
所述電子器件可以用作存儲器裝置。在這種存儲器裝置中，可 以(特別是根據(jù)相變結(jié)構(gòu)的兩個或更多相態(tài)中的當(dāng)前一個)將一個或 多個比特的信息存儲在相變材料的當(dāng)前相中。
所述電子器件還可以用作存儲器陣列，即多個(大量)前述類 型的存儲器裝置的結(jié)構(gòu)。在這種存儲器陣列中，各存儲單元可以被以 矩陣式的方式布置并可以通過位線和字線進行控制，其中所述位線和 字線利用用作開關(guān)的晶體管來訪問或阻止訪問期望的各存儲單元和 存儲器裝置。多個存儲單元可以被單片集成在公共(例如硅)襯底上。
所述電子器件還可以用作致動器，這是由于相變結(jié)構(gòu)的電導(dǎo)率 的改變會導(dǎo)致致動信號的改變。
將所述電子部件用作微機電結(jié)構(gòu)(MEMS)也是可以的。利用所 述可轉(zhuǎn)變材料的相變而改變的電子信號可以導(dǎo)致微機電結(jié)構(gòu)(MEMS) 的可移動部件的特定動作。
顯然，相變材料的改變以及由此導(dǎo)致其電導(dǎo)率的改變可以用于 構(gòu)造控制器、開關(guān)、磁換能器等。
下面，將說明制造電子器件的方法的其它示例性實施例。然而， 這些實施例也應(yīng)用于電子器件。
間隔元件可以被形成以在第一電極和第二電極之間提供可轉(zhuǎn)變 結(jié)構(gòu)的自對準連接。通過在這兩個電極之間提供間隔元件作為橋接或 連接結(jié)構(gòu)，以及通過在間隔元件上形成可轉(zhuǎn)變結(jié)構(gòu)，可轉(zhuǎn)變結(jié)構(gòu)的位 置被自動校正(即使在該可轉(zhuǎn)變結(jié)構(gòu)的材料被非選擇性地沉積到襯底 /晶片的整個表面上時)，從而不會出現(xiàn)對準問題。這充分考慮了元 件的空間精確性和簡單制造，并防止了任何未對準問題，從而確保了 適當(dāng)?shù)馁|(zhì)量。
可以不進行圖案化地形成可轉(zhuǎn)變結(jié)構(gòu)。產(chǎn)生可轉(zhuǎn)變結(jié)構(gòu)不需要 光刻和蝕刻步驟。與此相反，間隔元件用作用于在其上制造可轉(zhuǎn)變結(jié) 構(gòu)的凸起模板。
所述間隔元件可以在第一電極和第二電極之間形成為自由懸掛式橋，并且可以被布置在襯底上方(它們之間留有空隙)。因此，間 隔元件下表面和襯底上表面之間的部分可以不包含任何材料，從而提 高了相變材料在間隔元件上的自由沉積，而不存在將會有相變材料橋 接的導(dǎo)電連接以及由此導(dǎo)致的將間隔元件的頂部耦接至襯底頂部的 危險。
可選地，所述間隔元件可以在第一電極和第二電極之間形成為 橋接壁(bridging wall)，并可以位于襯底上方(但是與襯底接觸)。 術(shù)語"壁"可以指具有相對較薄的厚度和很大的長度和高度的結(jié)構(gòu)， 諸如房子的墻壁。當(dāng)提供這種橋接壁來連接這兩個電極時，后續(xù)的相 變材料的沉積并不會有壁元件的側(cè)壁也被相變材料無意覆蓋的危險。 這尤其可以在所述壁具有大的高寬比(特別是大于8的高寬比)時實 現(xiàn)。
所述方法還可以包括形成鄰近于間隔元件的至少一個輔助結(jié)構(gòu) (例如兩個輔助結(jié)構(gòu)，例如兩個輔助壁，位于所述壁的左側(cè)和右側(cè))，
從而在所述至少一個輔助結(jié)構(gòu)和間隔元件之間形成溝槽。隨著該溝槽 (特別是具有至少為5 (特別是至少為8)的高寬比的溝槽)的形成，
可以防止后續(xù)沉積的相變結(jié)構(gòu)材料殘留在所述溝槽中或所述輔助結(jié)
構(gòu)的壁上。
所述電子器件可以以CMOS技術(shù)形成。CM0S技術(shù)是一種廣泛使用 的技術(shù)，并可以保證根據(jù)本發(fā)明的示例性實施例的工藝不包括與 CMOS不兼容的奇特且難以實現(xiàn)的步驟。因此，該工藝方案中CMOS技
術(shù)的實現(xiàn)使得可以以低成本制造所述電子器件。然而，還可以執(zhí)行其 它工藝技術(shù)(諸如BIPOLAR、 BICM0S等)來代替CM0S。
根據(jù)本發(fā)明的示例性實施例，該方法還可以包括在支撐結(jié)構(gòu)上 形成間隔元件之前在襯底上形成支撐結(jié)構(gòu)。此外，在間隔元件上形成 可轉(zhuǎn)變結(jié)構(gòu)之前，可以至少部分地去除支撐結(jié)構(gòu)(其可以被稱為犧牲 結(jié)構(gòu))。通過采用該手段，可以保證在凸起高度形成相變材料，從而 可靠地解耦與襯底的連接。
對于任何方法步驟，都可以實施半導(dǎo)體技術(shù)中已知的任何傳統(tǒng) 步驟。形成層或部件可以包括例如CVD (化學(xué)汽相沉積)、PECVD (等畝-說乂U ^ 、、/^ 士A 、VT7壬口 、A T n f曰3 、)VT壬口 、 、加長白4 66 、)V壬口 tt de"
PU J *曰JJ3VrU卞f 、 1 口 1乂 Li'|/、 乂、nL〃 \ /小J /石1乂Li^/、乂、^^X7VCi刁J U J 1乂b'X/、 J人/j、 o
去除層和部件可以包括例如濕式蝕刻、汽相蝕刻等的蝕刻技術(shù)，以及 例如光刻、uv光刻、電子束光刻等的圖案化技術(shù)。
本發(fā)明的各實施例并不限于特定材料，從而可以使用多種不同 的材料。對于導(dǎo)電結(jié)構(gòu)，可以使用金屬化結(jié)構(gòu)、硅化物結(jié)構(gòu)或多晶硅 結(jié)構(gòu)。對于半導(dǎo)體區(qū)或器件，可以使用晶體硅。對于絕緣部分，可以 使用氧化硅或氮化硅。
所述結(jié)構(gòu)可以形成在純晶體硅晶片上或SOI晶片(絕緣體上硅)上。
本發(fā)吸的其他方面和上述限定的各方面將從下文中描述的示例 性實施例來看是顯而易見的，以下將參考這些實施例示例進行說明。


下文中將參照示例性實施例來更加詳細地描述本發(fā)明，但本發(fā) 明并不限于此。
圖1示出了根據(jù)本發(fā)明的示例性實施例的電子存儲單元裝置。
圖2示出了基于線單元構(gòu)思的傳統(tǒng)的相變存儲器。
圖3是在利用干式蝕刻進行圖案化以后的傳統(tǒng)相變線的圖像， 其中該圖顯示了相變材料被強烈侵蝕。
圖4至圖8示出了根據(jù)發(fā)明的示例性實施例的制造電子器件的 方法中的層序列。
圖9是示出根據(jù)本發(fā)明的示例性實施例的連接兩個金屬電極的 自由懸掛式介電橋的圖像。
圖10至圖14是制造根據(jù)發(fā)明的示例性實施例的電子器件的方 法中的層序列。
圖15是根據(jù)本發(fā)明的示例性實施例的制造電子器件期間獲得的 層序列的截面圖。
具體實施例方式
附圖中的描述是示意性的。在不同的附圖中，類似或相同的元處l)l相向的金去效縣
I I 'W、'曙p H n J》一 H 'J JO
下面將參照圖1來描述根據(jù)本發(fā)明的示例性實施例的電子器件
100。
電子器件IOO包括硅襯底101、形成在硅襯底101上的第一金屬 電極102、形成在硅襯底101上的第二金屬電極103、以相對于硅襯 底101凸起的高度連接在第一電極102和第二電極103之間的相變材 料結(jié)構(gòu)104、以及由介電材料制成并連接在第一電極102和第二電極 103之間用于將相變材料結(jié)構(gòu)104與襯底101的表面分隔開的間隔元 件105。
為了對用作存儲單元的電子器件100進行編程，利用適當(dāng)選擇 的脈沖來在電極102和103之間施加足夠大的電流，該脈沖設(shè)計用于 選擇性地在晶態(tài)和非晶態(tài)之間切換相變結(jié)構(gòu)104。相變材料104的電 導(dǎo)率在不同的狀態(tài)中顯著不同，從而在電極102、 103之間施加感測 電流可以檢測到取決于當(dāng)前相態(tài)的電壓。在檢測到的電壓值中，可以 根據(jù)高歐姆電阻或低歐姆電阻來對邏輯信息"1"或"0"進行編碼。
在存儲單元陣列(圖中未示出)中，可以布置多個存儲單元100 并利用多條字線和多條位線對這些存儲單元進行尋址，其中可以提供 多個存取晶體管(未示出)，這些晶體管允許選擇性訪問此陣列的每 個單獨的存儲單元100。
在圖1中，間隔元件105由兩個由介電材料制成的柱或桿形成。 電極102、 103由相同的材料制成，并且因此可以在光刻和蝕刻后利 用共同的沉積步驟形成。
由于各桿105限定了這種高高寬比的多個溝槽106，使得可以在 包括襯底101、電極102、 103和桿105的層序列上沉積相變材料， 而并不在這些溝槽106中沉積任何相變材料，因此可以獲得空間上界 限清楚的結(jié)構(gòu)，該結(jié)構(gòu)允許僅在期望部分具有相變材料。因此，可以 不對相變材料進行圖案化而形成可轉(zhuǎn)變結(jié)構(gòu)104，從而可以應(yīng)用自對 準步驟，在自對準步驟中，相變材料的材料特性不會由于圖案化的影 響而劣化。
圖2示出了線單元200的傳統(tǒng)實現(xiàn)。200880018330.6
說明書第12/16頁
然而，圖2的特別是下部各層的結(jié)構(gòu)也可以在本發(fā)明的示例性 實施例中實現(xiàn)。
第一源極/漏極區(qū)202和第二源極/漏極區(qū)203在半導(dǎo)體襯底201 中被形成為摻雜區(qū)。此外，還示出了相應(yīng)開關(guān)晶體管的柵極區(qū)204。 導(dǎo)電連接結(jié)構(gòu)205將第一源極/漏極區(qū)202連接至金屬結(jié)構(gòu)206，而 另一導(dǎo)電結(jié)構(gòu)207將第二源極/漏極區(qū)203連接至第二金屬結(jié)構(gòu)208。 金屬結(jié)構(gòu)205和207嵌入在氧化硅層209中。碳化硅層210形成在氧 化硅層209上。此外，還提供了氧化硅層212，在該層中形成將金屬 接觸208與金屬接觸214電耦接的金屬接觸213。以上就形成了氧化 硅層212、碳化硅層215和另一氧化硅層216。第一氮化鉭層220是 至相變材料結(jié)構(gòu)221的電接觸，相變材料結(jié)構(gòu)與第二氮化鉭層222 電接觸。以上就形成了相變材料結(jié)構(gòu)221、其他的電絕緣層223、 224 和225。
相變材料結(jié)構(gòu)221通過將相變材料沉積到下面的層序列上，并 通過對所沉積的層進行圖案化來形成。
圖3示出了由電極結(jié)構(gòu)302、 303 (TaN電極)接觸的圖案化的 相變材料結(jié)構(gòu)301的圖像300。如從圖像300可以看到的，圖案化的 相變材料結(jié)構(gòu)301被制造步驟強烈侵蝕。圖3還示出了由氧化硅 (Si02)制成的場氧化區(qū)304?？蛇x地，這個電絕緣的區(qū)域304還可 以由氮化硅或碳化硅制成。
在圖2和圖3的傳統(tǒng)的線單元構(gòu)思中，采用光刻以及后續(xù)的反 應(yīng)離子蝕刻(RIE)將相變材料301的有源開關(guān)部分進行圖案化。可 以由Ge、 In、 Sn和Te組成的相變材料301極易與圖案化期間所使用 的蝕刻化學(xué)劑反應(yīng)。因此，必須高度小心地執(zhí)行圖案化工藝。如果該 工藝不能被很好地調(diào)整/控制，則會根據(jù)所使用的化學(xué)劑在一個或多 個元件中使相變材料301被強烈侵蝕和/或耗盡，這導(dǎo)致存儲器裝置 性能的改變(見圖3)。
下面將參照圖4至圖8描述根據(jù)本發(fā)明的示例性實施例的制造 相變存儲單元800的工藝。
在圖4至圖8中，左列410示出了透明俯視圖，中列420示出了俯視圖，右列430示出了各層序列的截面圖。
圖4至圖8的工藝流程能夠在自由懸掛式介電橋上制造自對準
相變線單元。
圖4示出了層序列400，其中，在襯底(未示出)上形成了第一 介電結(jié)構(gòu)403。在單片集成在襯底中的介電結(jié)構(gòu)403下方，還可以提 供諸如開關(guān)晶體管、電線等其他部件(類似于圖2)。
在第一介電層403上，沉積第二介電層404并對其進行圖案化 以形成多個溝槽。在這些溝槽中，可以形成兩個第一金屬結(jié)構(gòu)401 作為第一電極和第二電極的基礎(chǔ)(可選地，在第一介電層403上，可 以形成兩個第一金屬結(jié)構(gòu)401作為第一電極和第二電極的基礎(chǔ)。在這 兩個第一金屬結(jié)構(gòu)401之間的溝槽中，可以沉積第二介電層404)。 在該層序列之上，沉積第三介電層105并對其進行圖案化。此外，可 以形成第二金屬結(jié)構(gòu)402，其與下部金屬結(jié)構(gòu)401接觸。
相變存儲單元可以在BEOL (Back End Of the Line,后端制程) 中形成在兩個電極401、 402之間。在與后續(xù)沉積的與金屬401直接 接觸的相變材料不兼容時，這些電極可以僅由一種金屬(附圖中未示 出)構(gòu)成或被另一種金屬覆蓋(見圖4中的結(jié)構(gòu)401、 402)。電極 401、 402以包括三個介電層403、 404、 105的介電堆疊形成。介電 結(jié)構(gòu)404的材料可以不同于介電結(jié)構(gòu)403、 105的材料，以保證其可 以相對于其他層被選擇性地蝕刻。
為了獲得圖5所示的層序列500，在連接兩個電極結(jié)構(gòu)401、 402 的第三介電層105中限定了一條線路。這是通過選擇性地對第二介電 層404和金屬結(jié)構(gòu)401、 402的材料進行后續(xù)的光刻和干式蝕刻工藝 來選獲得的。
為了獲得圖6所示的層序列600，在第三介電層105中制造自由 懸掛式線，從而形成間隔元件105。在該步驟期間，形成凹槽601， 從而通過利用蝕刻去除第二介電層404的一部分來產(chǎn)生自由懸掛式 間隔元件105。因此，在第三介電層105中限定了線105時，相對于 第一介電層403和金屬電極401、 402選擇性地利用各向同性濕式蝕 刻來部分地去除第二介電層404。各向同性蝕刻可以足夠長以產(chǎn)生連接兩個電極401、 402的第三介電層105的自由懸掛式橋。該自由懸掛式橋隨后將用作相變材料線的自對準形成的支撐。
為了獲得圖7所示的層序列700，在層序列600的表面上沉積相變材料，從而在用作模板的凸起的橋105上形成相變材料結(jié)構(gòu)104。因此，為了制造層序列700，執(zhí)行相變材料線104的自對準形成。
使用物理汽相沉積技術(shù)，將相變材料濺射沉積到整個晶片表面600上。相變線路104將被形成在第三介電層105中的懸掛式橋105上。由于該技術(shù)的很差的階梯覆蓋以及金屬電極401、 402的形狀，使得將不會有相變材料沉積在電極401、 402的側(cè)面或底部角落處。這將會避免金屬電極401、 402之間的短路。因此將不需要去除器件工作區(qū)域中的相變材料。
為了保證相變材料不沉積在電極401、 402的邊緣也不沉積在底部角落處，金屬結(jié)構(gòu)402可以被設(shè)計成比金屬結(jié)構(gòu)401大。在沒有實現(xiàn)電極402的情況下，可以將電極401形成為頂部寬度大于底部寬度來實現(xiàn)該目的。
為了獲得圖8所示的相變存儲單元800，可以利用以低溫(例如250°C)沉積的介電結(jié)構(gòu)801來覆蓋相變材料104，以避免相變材料104在其他工藝期間的劣化。通過調(diào)整沉積參數(shù)，可以適當(dāng)?shù)靥畛浯嬖谟诰系男螤睢?br> 圖9示出了圖像900，在該圖像中，自由懸掛式介電橋901被示為連接兩個金屬電極902、 903。更詳細地，電極902例如包括400 nm銅電極部分904、銅上的50 nmTaN電極帶905、以及另一銅結(jié)構(gòu)906。除此之外，還示出了由碳化硅制成的介電場結(jié)構(gòu)907。
下面將參照圖10至圖15說明根據(jù)本發(fā)明的另一示例性實施例的制造形成在細介電壁上的相變材料線的方法。
如圖IO所示，制造層序列1000，在該層序列中，電極結(jié)構(gòu)401、402形成在介電層403上并嵌入在介電材料404中。
為了獲得圖11所示的層序列1100，對介電層404進行蝕刻以形成利用兩個溝槽1103與輔助壁1102分隔開的介電壁1101。在所描述的實施例中，將在細介電壁1101上形成自對準相變線。非常高的高寬比的溝槽1103存在于該壁1101的周圍保證了不會有相變材料沉
"f.l 1 ^"Ar^ 、_V 4-7ib , — r\ rAA /m'、 口^r rlln r~^r ^ n t L
ix仕込蘭^H苜上丄uj H'、j'ra擎々w/ts罰)5o:。
換言之，在該實施例中，在連接兩個電極401、 402的第二介電材料404的細壁1101上形成自對準相變存儲器。這些細溝槽1103將被以足以避免相變材料沉積在溝槽1103的側(cè)壁及其底部的大(例如大于8)高寬比(高度/寬度)在電極401、 402之間圖案化。由于標準PECVD工藝的較差的階梯覆蓋，相變材料除了僅沉積在介電線上以外，基本上不會沉積到溝槽1103的側(cè)壁上。如圖12所示。
為了獲得圖12所示的層序列1200，在層序列1100上沉積相變材料層104。在沉積了相變材料104后，相變線單元可以利用用于使存在于晶片上的形狀變平的聚合平面層以及后續(xù)的光刻和干式蝕刻步驟來限定。
去除介電層403表面上的相變材料104，見圖13所示的層序列1300。
為了制造圖14所示的相變線存儲單元1400，以低溫(例如250°C)在層序列1300上沉積介電保護層1401，來防止相變材料104在進一步的工藝中劣化。通過調(diào)整沉積參數(shù)，可以填充存在于晶片上的形狀。
圖15示出了根基本發(fā)明的示例性實施例的窄溝槽1103的形狀。結(jié)構(gòu)404由氧化硅制成，結(jié)構(gòu)403由碳化硅制成，結(jié)構(gòu)1102由氧化硅制成，以及結(jié)構(gòu)104由相變材料制成?？梢钥闯觯捎谡瓬喜?103，使得相變材料104除了僅在結(jié)構(gòu)1102和404之上沉積以外，沒有在溝槽1103的底部沉積。
最后，應(yīng)該注意，上述實施例用于說明本發(fā)明而不限制本發(fā)明，并且在不背離由所附權(quán)利要求限定的本發(fā)明的范圍的條件下，本領(lǐng)域技術(shù)人員將能夠設(shè)計出多種可替換實施例。在權(quán)利要求書中，放置在圓括號中的任何參考符號都不應(yīng)被理解為是對權(quán)利要求的限制。單詞"包括"等并不排除在任何權(quán)利要求或說明書中列出的那些元件或步驟以外的其他元件和步驟的存在。元件的單個參考符號不排除多個這種元件的的存在，反之亦然。在列舉了多個裝置的裝置權(quán)利要求中，這些裝置中的多個可以由同一軟件或硬件來實現(xiàn)。在多個不同的從屬權(quán)利要求中采用的特定措施并不表示這些措施的組合不能被用來獲得技術(shù)效果。
權(quán)利要求
1.一種電子器件(100)，所述電子器件(100)包括襯底(101)；至少部分地形成在所述襯底(101)上的第一電極(102)；至少部分地形成在所述襯底(101)上的第二電極(103)；連接在所述第一電極(102)和所述第二電極(103)之間的可轉(zhuǎn)變結(jié)構(gòu)(104)；間隔元件(105)，其連接在所述第一電極(102)和所述第二電極(103)之間，且用于將所述可轉(zhuǎn)變結(jié)構(gòu)(104)與所述襯底(101)的表面分隔開。
2. 根據(jù)權(quán)利要求1所述的電子器件(100)，其中，所述間隔元件(105)包括介電材料。
3. 根據(jù)權(quán)利要求1所述的電子器件(100)，其中，由所述第一電極(102)和所述第二電極(103)組成的組中的至少一個僅由一種導(dǎo)電材料組成。
4. 根據(jù)權(quán)利要求1所述的電子器件(800)，其中，由所述第一電極(102)和所述第二電極(103)組成的組中的至少一個包括與所述可轉(zhuǎn)變結(jié)構(gòu)(104)直接接觸的第一導(dǎo)電材料(402)，并且包括不與所述可轉(zhuǎn)變結(jié)構(gòu)(104)直接接觸的第二導(dǎo)電材料(401)。
5. 根據(jù)權(quán)利要求1所述的電子器件(800)，其包括布置在所述襯底(101)和所述間隔元件(105)之間的支撐結(jié)構(gòu)(403， 404)。
6. 根據(jù)權(quán)利要求5所述的電子器件(800)，其中，所述支撐結(jié)構(gòu)(403， 404)和所述間隔元件(105)包括不同的材料。
7. 根據(jù)權(quán)利要求5所述的電子器件(800)，其中，所述支撐 結(jié)構(gòu)(403， 404)包括介電材料。
8. 根據(jù)權(quán)利要求1所述的電子器件(800)，其包括至少覆蓋 所述可轉(zhuǎn)變結(jié)構(gòu)(104)的保護結(jié)構(gòu)(801)。
9. 根據(jù)權(quán)利要求1所述的電子器件(800)，其中，所述間隔 元件(105)被用作在其上形成所述可轉(zhuǎn)變結(jié)構(gòu)(104)的模板。
10. 根據(jù)權(quán)利要求1所述的電子器件(800)，其中，在所述襯 底(101)表面的俯視圖中，由所述間隔元件(105)、所述第一電極(102)和所述第二電極(103)形成的布置的外形等同于所述可轉(zhuǎn)變 結(jié)構(gòu)(104)的外形。
11. 根據(jù)權(quán)利要求1所述的電子器件(100)，其中，所述可轉(zhuǎn) 變結(jié)構(gòu)(104)是熱變結(jié)構(gòu)，特別是可在至少兩個相態(tài)之間轉(zhuǎn)變的相 變結(jié)構(gòu)。
12. 根據(jù)權(quán)利要求l所述的電子器件(100)，其中，所述可轉(zhuǎn) 變結(jié)構(gòu)(104)在至少兩個相態(tài)中的至少一個中是導(dǎo)電的。
13. 根據(jù)權(quán)利要求l所述的電子器件(100)，其包括電感測電 路，用于感測所述可轉(zhuǎn)變結(jié)構(gòu)(104)在至少兩個各不同的相態(tài)中的 不同電特性。
14. 根據(jù)權(quán)利要求l所述的電子器件(100)，其中，所述可轉(zhuǎn) 變結(jié)構(gòu)(104)適于使其電導(dǎo)率的值在至少兩個相態(tài)之間互不相同。
15. 根據(jù)權(quán)利要求l所述的電子器件(100)，其中，所述可轉(zhuǎn) 變結(jié)構(gòu)(104)適于使得所述可轉(zhuǎn)變結(jié)構(gòu)(104)的至少兩個相態(tài)中的一個涉及所述可轉(zhuǎn)變結(jié)構(gòu)(104)的晶相，而所述至少兩個相態(tài)中的 另一個涉及所述可轉(zhuǎn)變結(jié)構(gòu)(104)的非晶相。
16. 根據(jù)權(quán)利要求l所述的電子器件(100)，其被用作由存儲 器裝置、存儲器陣列、致動器、微機電結(jié)構(gòu)、控制器、和開關(guān)組成的 組中的一個。
17. —種用于制造電子器件(100)的方法，所述方法包括 至少部分地在襯底(101)上形成第一電極(102);至少部分地在襯底(101)上形成第二電極(103);將可轉(zhuǎn)變結(jié)構(gòu)(104)連接在所述第一電極(102)和所述第二電極(103)之間；將間隔元件(105)連接在所述第一電極(102)和所述第二電 極(103)之間，用于將所述可轉(zhuǎn)變結(jié)構(gòu)(104)與所述襯底(101) 的表面分隔開。
18. 根據(jù)權(quán)利要求17所述的方法，其中，形成所述間隔元件 (105)以實現(xiàn)所述可轉(zhuǎn)變結(jié)構(gòu)(104)在所述第一電極(102)和所述第二電極(103)之間的自對準連接。
19. 根據(jù)權(quán)利要求17所述的方法，其中，在無圖案化步驟的情 況下形成所述可轉(zhuǎn)變結(jié)構(gòu)(104)。
20. 根據(jù)權(quán)利要求17所述的方法，其中，所述間隔元件(105) 被形成為在所述襯底(101)上方并處在所述第一電極(102)和所述 第二電極(103)之間的自由懸掛式橋。
21. 根據(jù)權(quán)利要求17所述的方法，其中，所述間隔元件(105) 被形成為在所述襯底(101)上方橋接所述第一電極(102)和所述第 二電極(103)的壁。
22. 根據(jù)權(quán)利要求21所述的方法，其包括鄰近所述間隔元件 (105)形成至少一個輔助結(jié)構(gòu)，以在所述至少一個輔助結(jié)構(gòu)和所述間隔元件(105)之間形成溝槽。
23. 根據(jù)權(quán)利要求22所述的方法，其中，所述溝槽具有至少為 5的高寬比，特別是具有至少為8的高寬比。
24. 根據(jù)權(quán)利要求17所述的方法，其中，所述電子器件(100) 以CMOS技術(shù)形成。
25. 根據(jù)權(quán)利要求17所述的方法，還包括在支撐結(jié)構(gòu)(403， 404)上形成所述間隔元件(105)之前，在 所述襯底(101)上形成所述支撐結(jié)構(gòu)(403， 404);在所述間隔元件(105)上形成所述可轉(zhuǎn)變結(jié)構(gòu)(104)之前， 至少部分地去除所述支撐結(jié)構(gòu)(403， 404)。
全文摘要
本發(fā)明提供一種電子器件(100)，該電子器件(100)包括襯底(101)；至少部分地形成在襯底(101)上的第一電極(102)；至少部分地形成在襯底(101)上的第二電極(103)；連接在第一電極(102)和第二電極(103)之間的可轉(zhuǎn)變結(jié)構(gòu)(104)；和連接在第一電極(102)和第二電極(103)之間、且用于將可轉(zhuǎn)變結(jié)構(gòu)(104)與襯底(101)的表面分隔開的間隔元件(105)。
文檔編號H01L45/00GK101681994SQ200880018330
公開日2010年3月24日 申請日期2008年5月28日 優(yōu)先權(quán)日2007年5月31日
發(fā)明者羅曼·德盧涅, 邁克爾·贊特 申請人:Nxp股份有限公司