專利名稱：Si襯底上的高空穴遷移率p溝道Ge晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本公開內(nèi)容描述了一種Si襯底上的高空穴遷移率p溝道Ge晶體管結(jié)構(gòu)。
背景技術(shù)：
大多數(shù)現(xiàn)代電子器件(例如，計算機和蜂窩電話)可能包括半導(dǎo)體器件。半導(dǎo)體 器件可以被制造為分立器件(例如晶體管)和/或被制造為可以包括單個半導(dǎo)體襯底上的 許多互連器件的集成電路。半導(dǎo)體器件的性能可以由例如摻雜物的雜質(zhì)的受控添加來進(jìn)行 控制。在設(shè)計半導(dǎo)體器件和可能包括半導(dǎo)體器件的電子器件時，設(shè)計考慮可以包括器件速 度和功耗。 例如，硅("Si")可以用作襯底，鍺("Ge")可以用于有源溝道層。Si和Ge的不 相等晶格常數(shù)可能要求在Si襯底和Ge有源溝道層之間包括一個或多個過渡層或緩沖層。 沒有這些緩沖層，晶格失配可能導(dǎo)致可能使得器件不能工作或可能使得器件過早發(fā)生故障 的缺陷。為了解決晶格失配，可以將Si和Ge的化合物，例如St—xGex(x = 0. 4_0. 7)用于這 些緩沖層。盡管這些緩沖層可以解決晶格失配，但是他們不能提供完全的解決方案。由于 St—xGex的帶隙相對較低，所以Ge有源溝道層可能會遭受到有源溝道和Si^xGex緩沖層之間 的平行傳導(dǎo)(parallel conduction)的影響。由于有源溝道和Si卜xGex緩沖層之間的平行 傳導(dǎo)，可能需要相對較大的柵極電壓來關(guān)閉器件。Si卜xGex_Ge界面還可能提供可以導(dǎo)致載 流子限制不足以及載流子遷移率的相關(guān)減小的相對較低的價帶偏移。結(jié)果，由Si襯底、Ge 有源溝道層和St—xGex緩沖層構(gòu)建的半導(dǎo)體器件可能比沒有這些限制的半導(dǎo)體器件更慢且 可能消耗更大功率。


從下面對與所要求保護(hù)主題一致的實施例的具體描述中，所要求保護(hù)的主題的特
征和優(yōu)點將更加顯而易見，其中應(yīng)參照附圖來考慮上述描述，其中 圖1A和IB示出了與本公開內(nèi)容一致的兩個示例性實施例； 圖2示出了多種半導(dǎo)體關(guān)于晶格參數(shù)的能帶圖； 圖3示出了 Si襯底上的單疇GaAs的示例性示意圖； 圖4示出了在Si上生長的0. 8 ii m的GaAs層的示例性TEM圖像；以及 圖5A和5B示出了兩種示例性材料界面的能帶偏移。 盡管下面的具體描述將參照示意性的實施例來進(jìn)行，但是其許多替換、變型和變 化對于本領(lǐng)域技術(shù)人員來說是顯而易見的。
具體實施例方式
總體上，本公開內(nèi)容描述了一種用于在硅("Si")襯底上實現(xiàn)高空穴遷移率p溝 道鍺("Ge")晶體管結(jié)構(gòu)的方法和裝置?？昭ㄟw移率可以影響器件的開關(guān)速度。較高的空 穴遷移率可以對應(yīng)于較高的開關(guān)速度并且由此可以提供較快的器件性能。相對于Si以及III-V族化合物半導(dǎo)體，Ge可以具有更高的空穴遷移率。與Ge相比，Si可以是半導(dǎo)體制造中相對更常用的襯底。Si可以相對更便宜并且可以獲得相對較大直徑(例如，300mm或更大)的錠塊和晶圓?？梢匀菀椎貙崿F(xiàn)現(xiàn)有技術(shù)的65nm Si CMOS制造能力。另外，高空穴遷移率p溝道Ge量子阱可以與n溝道量子阱集成在Si襯底上。例如，砷化銦鎵(InGaAs)、銻化銦(InSb)或砷化銦(InAs)可以用于n溝道量子阱。集成的p溝道和n溝道器件對于超高速低功率CMOS邏輯應(yīng)用是有用的。 與本公開內(nèi)容一致，所述裝置可以包括能夠橋接材料失配的一個或多個緩沖層和/或阻擋層，其中所述材料失配可能存在于Ge有源器件溝道層和Si襯底之間。例如，所述一個或多個緩沖層和/或阻擋層可以橋接可能存在于Si襯底和Ge有源器件溝道層之間的晶格常數(shù)差異。所述一個或多個緩沖層和/或阻擋層還可以在Ge有源器件溝道層之內(nèi)提供空穴限制。所述緩沖層和/或阻擋層材料還可以減少或消除Ge有源器件溝道層與緩沖層和/或阻擋層之間的平行傳導(dǎo)。 圖1A和1B示出了本公開內(nèi)容的兩個示例性實施例。圖IA描述了根據(jù)本公開內(nèi)容的一個示例性實施例的半導(dǎo)體器件100的層結(jié)構(gòu)的表示。可以設(shè)置Si襯底llO。 Si襯底110可以是p型或n型。Si襯底110的電阻率可以在大約lQ-cm到大約50k Q-cm的范圍內(nèi)，包括其間所有的值和增量。如這里所使用的，"大約"可以被理解為意指在±10%之內(nèi)，例如，Si襯底110的電阻率可以在1±0. lQ-cm至IJ 50±5kQ-cm的范圍內(nèi)。Si襯底IIO還可以包括朝著[110]方向的在大約2。到大約8°范圍內(nèi)的(100)斜切，包括其間所有的值和增量。換句話說，Si襯底110可以從錠塊的頂表面(100)但是相對于錠塊的表面成一角度進(jìn)行切割。 然后，可以在Si襯底110上生長GaAs(砷化鎵)成核層120。 GaAs成核層120可
以相對薄，其厚度在大約30A (埃)到大約500 A的范圍內(nèi)，包括其間所有的值和增量。GaAs成核層120可以在相對低的溫度(即，在大約40(TC到大約50(TC范圍內(nèi)的溫度，包括其間所有的值和增量)生長在Si襯底110上?？梢越?jīng)由金屬有機化學(xué)氣相沉積(MOCVD)或分子束外延(MBE)，或其它這種工藝來形成GaAs成核層120。 GaAs成核層120可以利用GaAs材料的原子雙層填充最低的Si襯底110臺階。GaAs成核層120可以生成無反相疇的"虛極"襯底。 然后，可以在GaAs成核層120上生長第一GaAs緩沖層130。第一GaAs緩沖層130的厚度在大約0. 2 ii m到大約1. 0 ii m的范圍內(nèi)，包括其間所有的值和增量。第一 GaAs緩沖層可以在大約40(TC到大約60(TC范圍內(nèi)的溫度(包括其間所有的值和增量)生長。第一GaAs緩沖層130的生長可以包括熱循環(huán)退火。所述熱循環(huán)退火可以減少可能存在于第一GaAs緩沖層130和/或在GaAs成核層120與Si襯底110交界處或其交界處附近的晶體結(jié)構(gòu)中的位錯。位錯可能是由GaAs和Si之間的晶格失配造成的。 然后，可以在第一 GaAs緩沖層130上生長第二 GaAs緩沖層140。第二 GaAs緩沖層140的厚度可以在大約0. 2 ii m到大約5. 0 ii m的范圍內(nèi)，包括其間所有的值和增量。第二GaAs緩沖層140可以在相對高的溫度下生長，S卩，在大約50(TC到大約65(rC范圍內(nèi)(包括其間所有的值和增量)的溫度下生長。在相對高的溫度下生長第二 GaAs緩沖層140可以提供具有相對較高結(jié)構(gòu)質(zhì)量的層140。 然后，可以設(shè)置摻雜層145。摻雜層145可以向Ge有源溝道層，例如層160提供空穴(帶電載流子)。摻雜層145可以生長在第二 GaAs緩沖層上并且可以是相對薄(即，厚
度小于50A)的摻雜GaAs層或S摻雜As(砷)層。摻雜物可以是例如鈹或碳，并且可以
提供空穴，即，受主。在形成有源器件溝道，例如量子阱之前，可以將摻雜層的生長考慮為反
相摻雜結(jié)構(gòu)。在另一示例性實施例中，摻雜層的生長可能不會發(fā)生，直至例如在頂部阻擋層
上的有源器件溝道的生長之后?？梢詫⒃谟性雌骷系赖纳L之后的摻雜層的生長考慮為
正常摻雜結(jié)構(gòu)。所述摻雜可以是S摻雜、調(diào)制摻雜、平面摻雜或其它類型的摻雜。S摻雜
可以被理解為產(chǎn)生的摻雜物原子可以被空間限制在一個原子層之內(nèi)，即，類似S函數(shù)的摻
雜分布。調(diào)制摻雜可以被理解為在整個摻雜層上產(chǎn)生非均勻的、類似周期的摻雜物原子分
布。平面摻雜可以被理解為在整個摻雜層上產(chǎn)生基本均勻的摻雜物原子分布。 從反相摻雜結(jié)構(gòu)繼續(xù)，然后，可以生長GaAs底部阻擋層150。 GaAs底部阻擋層150
的厚度可以在大約30 A到大約iooA的范圍內(nèi)，包括其間所有的值和增量。然后，可以在
GaAs底部阻擋層150上生長Ge有源溝道層160。在大約35(TC到大約500°C的范圍內(nèi)(包括其間所有的值和增量)的溫度下，Ge有源溝道層160的厚度可以生長至大約100 A到大約500A的范圍內(nèi)，包括其間所有的值和增量。GaAs底部阻擋層150的厚度可以影響Ge有源溝道層160中的帶電載流子密度。相對較薄的GaAs底部阻擋層150可以在Ge有源溝道層中提供較大的載流子密度，但是因為載流子和摻雜物之間的散射，所以可能減小載流子遷移率。相對較厚的GaAs底部阻擋層150可以減小載流子密度，但是因為相對較厚的GaAs底部阻擋層150可以減小散射，所以可以不減小載流子遷移率。 然后，在大約40(TC到大約60(TC的范圍內(nèi)(包括其間所有的值和增量)的溫度下，可以在Ge有源溝道層160上生長AlAs頂部阻擋層170。 AlAs頂部阻擋層170的厚度可以生長在大約100 A至大約200 A的范圍內(nèi)，包括其間所有的值和增量。Ge有源溝道層160可以是量子阱。量子阱可以被理解為可以在一個方向上限制粒子并且因此使得它們占據(jù)平面區(qū)域的勢阱。最后，在AlAs頂部阻擋層170上，可以生長厚度在大約100 A到大約500 A的范圍內(nèi)(包括其間所有的值和增量的GaAs接觸層180)。 圖1B描述了根據(jù)本公開內(nèi)容的另一示例性實施例的半導(dǎo)體器件100'的層結(jié)構(gòu)的另一表示。層110、120、130、140、160以及180和摻雜層145可以是具有圖1A中描述的類似設(shè)計相同的層。在本實施例中，可以在生長Ge有源溝道層160之前，生長AlAs底部阻擋層150'。與圖1A中描述的實施例類似，在生長了Ge有源溝道層之后，可以生長AlAs頂部阻擋層170。然后，可以在AlAs頂部阻擋層170上生長GaAs接觸層180。
有源器件層和相鄰層之間的失配的晶格常數(shù)可以導(dǎo)致能夠惡化半導(dǎo)體器件的運行的缺陷(例如，位錯、層錯、孿晶(即，原子的周期性排列的破壞))。圖2描述了多種半導(dǎo)體材料的關(guān)于晶格常數(shù)的能帶圖。Si(圖2，240)襯底110可以具有大約5.431 A (埃)的晶格常數(shù)。GaAs(圖2，220)層120、 130、 140、 150、 180可以具有大約5. 653 A的晶格常數(shù)。AlAs(圖2，230)層150'、170可以具有大約5.660A的晶格常數(shù)。Ge(圖2，210)有源溝道層160可以具有大約5. 658A的晶格常數(shù)。AlAs層150'、170和Ge有源溝道層160可以被認(rèn)為具有大約0. 04%的差異的相對緊密匹配的晶格常數(shù)。GaAs層120、 130、 140、 150、180和Ge有源溝道層160可以被認(rèn)為具有大約0. 09%的差異的相對匹配的晶格常數(shù)。Si襯底110和Ge有源溝道層160可以被認(rèn)為具有大約4%的差異的失配的晶格常數(shù)。GaAs層120、130和140以及GaAs和AlAs底部阻擋層150、150'可以橋接Si襯底110和Ge有源溝道層160之間的晶格失配。GaAs和AlAs底部阻擋層150、 150'的晶格可以與Ge有源溝道層160的晶格充分匹配，使得可能由于晶格失配而存在于Ge有源溝道層160中的相關(guān)的缺陷被最小化和/或可以不被傳播，該缺陷例如是位錯。 圖3描述了 Si襯底330上的GaAs 320的示例性示意表示。GaAs可以是極性材料意味著GaAs可以形成共價鍵和離子鍵。Si可以是非極性材料，S卩，Si可以僅形成共價鍵。非極性襯底和極性材料之間的成核層的生長可以改善極性材料和襯底之間的鍵合，并且可以減小反相疇。反相疇可以是例如能夠增加器件泄露的Ga-Ca或As-As鍵。圖3示出了可能已經(jīng)在Si襯底330上生長的單疇GaAs層320。換句話說，GaAs層320可以不具有反相疇缺陷。 圖4描述了在Si 430上生長的0. 8 ii m厚的GaAs層420的示例性TEM圖像。GaAs和Si的晶格可以相對不匹配，并且可以具有大約4%的晶格失配。如同可以從圖4中可以看出，缺陷440可以存在于Si層430和GaAs層420之間的界面410處。如同還可以看出，例如，在圖4中，缺陷密度可以隨著層厚度的增加而減小，例如，如同區(qū)域440與區(qū)域450相比。通過對例如熱循環(huán)退火、生長速率、As(砷)與Ga(鎵)的流量比等生長條件的選擇，可以減小總的缺陷密度。 Ge有源溝道層160和GaAs和AlAs底部阻擋層150、 150'之間的價帶偏移的幅值可以影響Ge有源溝道層160之內(nèi)的空穴限制。較大的價帶偏移可以比較低的價帶偏移提供更好的空穴限制。然后，更好的空穴限制可以增加2DHG(二維空穴氣)遷移率?？梢詫⒍S空穴氣限定為可以在兩個方向上自由移動但是在第三方向上可以相對牢固地被限定的空穴氣。例如，2DHG可以存在于量子阱中，例如，圖1A和IB的165。如上所述，增加的空穴遷移率可以提供較快的開關(guān)。 圖5A和5B描述了例如兩種示例性材料界面的價帶偏移500、500'。圖5A示出了GaAs底部層510和AlAs頂部層530之間的Ge有源溝道層520。如圖5A所示，可以首先生長GaAs底部層510，然后是Ge有源溝道層520，然后是AlAs頂部層530。在這種配置中，對于Ge量子阱來說，GaAs-Ge界面540可以具有大約0. 42eV的價帶偏移，并且對于隔離的界面來說，GaAs-Ge界面540可以具有大約0. 54eV的價帶偏移。對于Ge量子阱來說，Ge-AlAs界面550可以具有大約0. 65eV的價帶偏移，并且對于隔離的界面來說，Ge-AlAs界面550可以具有大約0. 69eV的價帶偏移。作為比較，Si卜xGex與Ge有源溝道層可以具有在0. 2到0.3eV范圍內(nèi)的價帶偏移。較高的價帶偏移可以提供更好的空穴限制。與Si卜xGex_Ge界面相比，AlAs-Ge(例如，圖1A， AlAs頂部阻擋層170和Ge有源溝道層160)界面可以提供更好的空穴限制。 圖5B示出了 AlAs底部層510'和AlAs頂部層530之間的Ge有源溝道層520。如圖5B中所示，可以首先生長AlAs底部層510'，然后生長Ge有源溝道層520，然后生長AlAs頂部層530。在這種配置中，對于Ge量子阱來說，AlAs-Ge界面550可以具有大約0. 65eV的價帶偏移，并且對于隔離的界面來說，AlAs-Ge界面550可以具有大約0. 69eV的價帶偏移。對于Ge量子阱來說，Ge-AlAs界面540'可以具有大約0. 91eV的價帶偏移，并且對于隔離的界面來說，Ge-AlAs界面540'可以具有大約0. 94eV的價帶偏移。如上所述，Si卜xGex阻擋層與Ge有源溝道層可以具有在大約0. 2到大約0. 3eV范圍內(nèi)的價帶偏移。較高的價帶偏移可以提供更好的空穴限制。與Si卜,Ge,-Ge界面相比，AlAs-Ge(例如，圖1B， AlAs頂
7部阻擋層170和Ge有源溝道層160)界面可以提供更好的空穴限制。 應(yīng)意識到，例如，對于根據(jù)圖5A或圖5B配置的Ge量子阱來說，可以將載流子(空穴)限制在量子阱里面。換句話說，可以將這種Ge量子阱描述為I型量子阱?？梢詫型量子阱限定為如下量子阱其具有的能帶偏移使得一個或多個阻擋層的導(dǎo)帶邊的能量比一個或多個量子阱層的導(dǎo)帶邊的能量高，并且一個或多個阻擋層的價帶邊的能量比一個或多個量子阱層的價帶邊的能量低，使得可以將最低導(dǎo)帶子帶和最高價帶子帶的波函數(shù)局域化于相同的一個或多個量子阱層中。相反地，Si卜xGex底部層與Ge有源溝道層可以提供11型量子阱，其中可以將最低導(dǎo)帶子帶和最高價帶子帶的波函數(shù)主要局域化于一個或多個不同的量子阱層中。 GaAs和AlAs底部阻擋層150、 150'和AlAs頂部阻擋層170的帶隙的幅值可以影響Ge有源溝道層160和緩沖層和/或GaAs接觸層之間的平行傳導(dǎo)。平行傳導(dǎo)可以導(dǎo)致基于Ge量子阱的晶體管中的I。n/I。ff比率非常小。此外，基于Ge量子阱的晶體管可能要求較高的驅(qū)動電壓以既關(guān)斷長溝道器件，也關(guān)斷短溝道器件。平行傳導(dǎo)還可以不利地影響(例如，降低)有源器件溝道中的有效空穴遷移率。 參考圖2，GaAs 220可以具有大約1. 424eV的帶隙，AlAs 230可以具有大約2. 18eV的帶隙。Ge 210可以具有大約0. 67eV的帶隙，Si 240可以具有大約1. leV的帶隙。然后，根據(jù)參數(shù)x的值，Si和Ge的化合物(St—xGex)可以具有大約在0. 67eV和大約1. leV之間的帶隙。應(yīng)意識到，GaAs和AlAs兩者的帶隙都可以大于Si、Ge和Si卜xGex的帶隙。較高的帶隙可以對應(yīng)于具有絕緣屬性的材料，而較小的帶隙可以對應(yīng)于其行為更像導(dǎo)體的材料。因此，與Si卜xG 層相比，GaAs和AlAs的層，例如，150、150'和170可以提供更好的與Ge有源溝道層160的隔離。 在這里已經(jīng)描述了各種特征、方面和實施例。如同本領(lǐng)域技術(shù)人員將理解的，所述特征、方面和實施例可以彼此組合以及進(jìn)行修改和變型。因此，應(yīng)將本公開視為涵蓋這些組合、修改和變型。
8
權(quán)利要求
一種半導(dǎo)體器件，包括Si襯底；在所述Si襯底上的緩沖層，所述緩沖層包括GaAs成核層、第一GaAs緩沖層和第二GaAs緩沖層；在所述緩沖層上的底部阻擋層，所述底部阻擋層的帶隙大于大約1.1eV；在所述底部阻擋層上的Ge有源溝道層，其中，所述底部阻擋層和所述Ge有源溝道層之間的價帶偏移大于大約0.3eV；以及在所述Ge有源溝道層上的AlAs頂部阻擋層，其中，所述AlAs頂部阻擋層的帶隙大于大約1.1eV。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中 所述底部阻擋層為GaAs。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中 所述底部阻擋層為AlAs。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述Si襯底具有朝著[110]方向的在大約2度至大約8度范圍內(nèi)的(100)斜切。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述GaAs成核層的厚度在大約30人(埃)到大約500A的范圍內(nèi)，所述第一 GaAs緩沖 層的厚度在大約0. 2 m到大約1. 0 m的范圍內(nèi)，并且所述第二 GaAs緩沖層的厚度在大約0. 2iim到大約5. Oiim的范圍內(nèi)。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括在所述第二GaAs緩沖層上的第一摻雜層，其中，所述底部阻擋層在所述第一摻雜層 上，其中，摻雜物為鈹或碳。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括在所述AlAs頂部阻擋層上的第二摻雜層，其中，摻雜物為鈹或碳。
8. —種方法，包括提供具有朝著[110]方向的(100)斜切的Si襯底； 在所述Si襯底上生長GaAs成核層；在所述GaAs成核層上生長第一 GaAs緩沖層，所述生長包括熱循環(huán)退火； 在所述第一 GaAs緩沖層上生長第二 GaAs緩沖層；在所述第二GaAs緩沖層上生長底部阻擋層，其中，所述底部阻擋層的帶隙大于大約1. leV ;在所述底部阻擋層上生長Ge有源溝道層，其中，所述底部阻擋層和所述Ge有源溝道層 之間的價帶偏移大于大約0. 3eV ;在所述Ge有源溝道層上生長AlAs頂部阻擋層，其中，所述AlAs頂部阻擋層的帶隙大 于大約1. leV;以及在所述AlAs頂部阻擋層上生長GaAs接觸層。
9. 根據(jù)權(quán)利要求8所述的方法，其中 所述底部阻擋層為GaAs或AlAs。
10. 根據(jù)權(quán)利要求8所述的方法，還包括在所述第二 GaAs緩沖層上生長第一摻雜層，其中，在所述第一摻雜層上生長所述底部 阻擋層，其中，摻雜物為鈹或碳。
11. 根據(jù)權(quán)利要求8所述的方法，還包括在所述AlAs頂部阻擋層上生長第二摻雜層，其中，摻雜物為鈹或碳。
12. 根據(jù)權(quán)利要求8所述的方法，其中所述GaAs成核層的生長厚度在大約30A到大約500A的范圍內(nèi)，所述第一GaAs緩沖層 的生長厚度在大約0. 2 m到大約1. 0 m的范圍內(nèi)，并且所述第二 GaAs緩沖層的生長厚度 在大約0. 2 ii m到大約5. 0 ii m的范圍內(nèi)。
13. 根據(jù)權(quán)利要求8所述的方法，其中在大約30(TC至大約500°C的范圍內(nèi)的溫度下生長所述GaAs成核層，在大約40(TC至大 約600°C的范圍內(nèi)的溫度下生長所述第一GaAs緩沖層，并且在大約50(TC至大約650°C的范 圍內(nèi)的溫度下生長所述第二 GaAs緩沖層。
14. 一種半導(dǎo)體器件，包括具有朝著[100]方向的(100)斜切的Si襯底；在所述Si襯底上的緩沖層，所述緩沖層包括GaAs成核層、第一 GaAs緩沖層和第二 GaAs緩沖層；在所述緩沖層上的底部阻擋層，其中，所述底部阻擋層的帶隙大于大約1. leV ;在所述底部阻擋層上的Ge有源溝道層，其中，所述底部阻擋層和所述Ge有源溝道層之 間的價帶偏移大于大約0. 3eV ;以及在所述Ge有源溝道層上的AlAs頂部阻擋層，其中，所述AlAs頂部阻擋層的帶隙大于 大約1. leV，以及在所述AlAs頂部阻擋層上的GaAs接觸層。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中 所述斜切在大約2度到大約8度的范圍內(nèi)。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中 所述底部阻擋層為GaAs。
17. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中 所述底部阻擋層為AlAs。
18. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中所述GaAs成核層的厚度在大約30A到大約500A的范圍內(nèi)，所述第一GaAs緩沖層的厚 度在大約0. 2 ii m到大約1. 0 ii m的范圍內(nèi)，并且所述第二 GaAs緩沖層的厚度在大約0. 2 y m 到大約5.0iim的范圍內(nèi)。
19. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括在所述第二GaAs緩沖層上的第一摻雜層，其中，所述底部阻擋層在所述第一摻雜層 上，其中，摻雜物為鈹或碳。
20. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括在所述AlAs頂部阻擋層上的第二摻雜層，其中，摻雜物為鈹或碳。
全文摘要
本公開提供了一種用于實現(xiàn)在硅(“Si”)襯底上的高空穴遷移率p溝道鍺(“Ge”)晶體管結(jié)構(gòu)的裝置和方法。一種示例性裝置可以包括包括GaAs成核層、第一GaAs緩沖層和第二GaAs緩沖層的緩沖層。所述示例性裝置還可以包括在所述第二GaAs緩沖層上且?guī)洞笥?.1eV的底部阻擋層、在所述底部阻擋層上且相對于所述底部阻擋層具有大于0.3eV的價帶偏移的Ge有源溝道層、以及在所述Ge有源溝道層上的AlAs頂部阻擋層，其中，所述AlAs頂部阻擋層的帶隙大于1.1eV。當(dāng)然，在不偏離本實施例的情況下，可以有許多替代、變化和變型。
文檔編號H01L29/772GK101790790SQ200880104492
公開日2010年7月28日 申請日期2008年8月25日 優(yōu)先權(quán)日2007年8月30日
發(fā)明者J·T·卡瓦列羅斯, M·K·胡代特, P·G·托爾欽斯基, S·達(dá)塔 申請人:英特爾公司