專利名稱：An electronic component, and a method of manufacturing an electronic component的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子組件。此外，本發(fā)明涉及一種電子組件的制作方法。
背景技術(shù)：
在非易失性存儲器的領(lǐng)域，快閃存儲器微縮至較小尺寸已變成現(xiàn)實。面對此挑戰(zhàn) 的技術(shù)包括鐵電存儲器、磁存儲器和相變化存儲器，其中后者有望取代快閃存儲器，且其顯 示出了能允許取代其它類型的存儲器(例如動態(tài)隨機(jī)存取存儲器DRAM)的特性。相變化存 儲器是一電子領(lǐng)域重要階段的通用存儲器的可能的解決方案。按時可編程(OTP)和多次可 編程(MTP)存儲器打開了一領(lǐng)域，為相變化存儲器提供了相當(dāng)大的機(jī)會。相變化存儲器基于使用例如硫族材料的可逆存儲轉(zhuǎn)換。這些材料可進(jìn)行快速相變 化的的能力已導(dǎo)致可重寫光介質(zhì)(CD、DVD)的發(fā)展。硫族相變化材料可分為兩種類別，其依 據(jù)結(jié)晶機(jī)制而成分稍有不同。例如Ge2Sb2Te5的“成核支配”的材料GeTe-Sb2Te3系線(tie line) 一般使用于雙向通用存儲器(ovonic unified memory, 0UM)裝置。在此概念中，相 變化材料可接觸下阻抗電極，以可逆轉(zhuǎn)換至較小體積的相變化材料。光儲存應(yīng)用(CD-RW/ DVD+RW)所熟知的“快速生長材料”可在適當(dāng)?shù)南喾€(wěn)定性下，實現(xiàn)快速轉(zhuǎn)換(例如10ns)。因此，相變化材料可用來儲存信息。這些材料的操作原理是相的變化。結(jié)晶相中 的材料結(jié)構(gòu)和特性不同于非晶相中的特性。US 2003/0075778 Al揭示了一種可編程阻抗存儲元件。通過導(dǎo)電材料和存儲材料 的小接觸面積，存儲材料的有源(active)體積制作的相當(dāng)小。形成一導(dǎo)電材料區(qū)和一存儲 材料的交錯側(cè)壁層，以產(chǎn)生接觸的區(qū)域。導(dǎo)電材料的區(qū)域較佳是導(dǎo)電材料的側(cè)壁層。相變化存儲單元的耐久度可表示為單元能在低阻抗數(shù)值(設(shè)定(SET)狀態(tài))和高 阻抗數(shù)值(重設(shè)(RESET)狀態(tài))之間轉(zhuǎn)換的循環(huán)次數(shù)。然而，傳統(tǒng)相變化存儲單元的耐久 度太小。

發(fā)明內(nèi)容
本發(fā)明的一目的是提供一具有可轉(zhuǎn)換結(jié)構(gòu)的電子組件，其具有夠高的耐久度。為了實現(xiàn)上述定義的目的，提供了根據(jù)本發(fā)明獨立權(quán)利要求的電子組件及電子組 件的制作方法。本發(fā)明一示范實施例提供一電子組件(例如相變化隨機(jī)存取存儲單元)，該電子 組件包括一第一雙層堆疊、一第二雙層堆疊和可轉(zhuǎn)換結(jié)構(gòu)，該第一雙層堆疊包括(或由以 下組成)一第一氧化硅層和一第一氮化硅層(彼此之間可直接接觸)，該第二雙層堆疊包括 (或由以下組成)一第二氧化硅層和一第二氮化硅層(彼此之間可直接接觸)，且該可轉(zhuǎn)換 結(jié)構(gòu)(例如一相變化材料層)可在至少兩個具有不同電特性的狀態(tài)之間轉(zhuǎn)換，其中該可轉(zhuǎn) 換結(jié)構(gòu)(特別是垂直地，亦即位于基底上的層形成的層順序中)至少部分設(shè)置在(或位于， 或夾設(shè)在)該第一雙層堆疊和該第二雙層堆疊之間(特別是直接位于兩者之間)。根據(jù)本發(fā)明另一示范實施例提供一形成電子組件的方法，該方法包括形成包括第一氧化硅層和第一氮化硅層的第一雙層堆疊，形成包括第二氧化硅層和第二氮化硅層的第 二雙層堆疊，以及設(shè)置一可轉(zhuǎn)換結(jié)構(gòu)于第一雙層堆疊和第二雙層堆疊之間，該可轉(zhuǎn)換結(jié)構(gòu) 可在至少兩個具有不同電特性的狀態(tài)之間轉(zhuǎn)換?！半娮咏M件”這個名詞可特別代表任何可進(jìn)行電、磁性及/或電子功能的組件、構(gòu) 件或裝置。亦即，在一般使用下，電、磁和/或電磁信號可應(yīng)用于電子設(shè)備，或由電子設(shè)備產(chǎn) 生?！翱赊D(zhuǎn)換結(jié)構(gòu)”這個名詞可特別代表任何具有可轉(zhuǎn)換特性的物理結(jié)構(gòu)，其范例是一 相變化結(jié)構(gòu)或具有熱依賴特性的結(jié)構(gòu)。相變化材料可以不僅具有兩個相，也可以具有超過 兩個相，例如結(jié)晶、非晶、亞非晶、亞結(jié)晶、具有不同晶格或方向的結(jié)晶等?！跋嘧兓Y(jié)構(gòu)”這個名詞可特別表示任何在加熱的影響下，具有可改變?nèi)魏挝锢韰?數(shù)或材料特性的特征的物理結(jié)構(gòu)，上述加熱是由流經(jīng)相變化結(jié)構(gòu)或電熱耦加熱元件的電流 由歐姆損失(焦耳熱或電阻耗散)和/或電磁輻射的吸收所產(chǎn)生。特別是指例如硫族化合 物材料在非晶化結(jié)構(gòu)和結(jié)晶化結(jié)構(gòu)間的轉(zhuǎn)換，其可伴隨著顯著的電阻改變。然而，此名詞包 括例如從固態(tài)至液態(tài)與物理特性改變相關(guān)的任何其它的相變化?！按鎯卧边@個名詞特別代表一允許以電的方式儲存信息的物理結(jié)構(gòu)(例如層順 序，如整體的整合于一基底(例如硅基底))。儲存于存儲單元的信息量可以是一位(特別 是當(dāng)相變化材料在代表邏輯數(shù)值“1”或“0”的兩個相間轉(zhuǎn)換)，或可超過一位(特別是當(dāng)相 變化材料在至少三個相間轉(zhuǎn)換)。存儲單元可形成在一基底上或一基底中，其中基底可以為 任何適合的材料，例如半導(dǎo)體、玻璃或塑膠等?！盎住边@個名詞可用來定義使層位于其上和/或其下，或部分與其有關(guān)系的一般 的元件?；滓部梢允瞧渌A(chǔ)，以便任何層形成在其上，舉例來說，如硅晶圓或硅晶片之 類的半導(dǎo)體晶圓?！半p層堆疊”這個名詞可特別代表一堆疊或?qū)禹樞?，包括或僅包括彼此位于上下或 彼此側(cè)向鄰接設(shè)置的兩層(即氧化硅層(SiO2)和氮化硅層(Si3N4))。根據(jù)本發(fā)明一示范實施例，一例如一層相變化材料的可轉(zhuǎn)換結(jié)構(gòu)例如在其底部被 一包括氧化硅和氮化硅的第一雙層堆疊覆蓋，并且例如在其頂部被一包括氧化硅和氮化硅 的第二雙層堆疊覆蓋，所以這種可轉(zhuǎn)換結(jié)構(gòu)可垂直地和/或水平地被所述雙層堆疊包圍， 特別是以直接接觸氧化硅材料的方式包圍。通過這種方法，亦即，通過設(shè)置所述圍住至少部 分可轉(zhuǎn)換結(jié)構(gòu)的介電材料的兩個雙層堆疊，意外地得到以下實驗結(jié)果相變化線單元的轉(zhuǎn) 換循環(huán)次數(shù)可增加數(shù)百或更多倍。特別地，根據(jù)本發(fā)明一示范實施例，所提供的相變化存儲裝置被設(shè)置成包含有一 個層堆疊，該層堆疊包括第一雙層堆疊、第二雙層堆疊和位于第一雙層堆疊和第二雙層堆 疊之間的相變化材料層，其中該第一雙層堆疊包括一第一氮化硅層和一第一氧化硅層，該 第二雙層堆疊包括一第二氮化硅層和一第二氧化硅層。因此，相變化材料層至少部分接觸 第一氧化硅層和第二氧化硅層。特別地，當(dāng)每個氮化硅層的厚度為50nm的數(shù)量級時，可觀 察到耐久度增加。另外可能的是，本發(fā)明還設(shè)置一數(shù)量的雙層堆疊，每個更包括一氮化硅層 和一氧化硅層，使一個或更多的雙層堆疊圍繞第一和第二雙層堆疊而設(shè)置，以構(gòu)成一交替 出現(xiàn)氧化硅層和氮化硅層的三明治(sandwich)結(jié)構(gòu)。由于雙層堆疊可由非導(dǎo)電性的介電材料制作，能夠在編程或讀取此電子組件時，
5阻止電流穿過雙層堆疊。對于一線單元和一 OUM單元，氮化硅/氧化硅雙層部分實質(zhì)上完 全地或整體地包圍一相變化材料。后續(xù)將會描述一示范實施例的電子組件。然而，這些實施例也適用于電子組件的 制造方法?？赊D(zhuǎn)換結(jié)構(gòu)可至少部分接觸第一氧化硅層和/或第二氧化硅層。換句話說，氧化 硅材料和可轉(zhuǎn)換結(jié)構(gòu)之間可直接接觸，從而提升耐久度。特別地，可轉(zhuǎn)換層的一底部表面可 直接接觸第一氧化硅層，且可轉(zhuǎn)換層的一頂部表面可直接接觸第二氧化硅層。因此，可轉(zhuǎn)換 結(jié)構(gòu)可部分或?qū)嵸|(zhì)上完全被氧化硅材料圍住(特別地，僅電極接觸除外)，其結(jié)果是對于耐 久度特性有適當(dāng)?shù)挠绊?，特別是在和外部的氮化硅結(jié)構(gòu)結(jié)合的情況下。電子組件還可包括至少一雙層堆疊，每個雙層堆疊更包括一氧化硅層和一氮化硅 層。由第一雙層堆疊和第二雙層堆疊組成的群組的至少一個可設(shè)置在可轉(zhuǎn)換結(jié)構(gòu)和至少一 另一雙層堆疊的至少一個之間。因此，本發(fā)明可設(shè)置包含三個或更多個雙層堆疊的層順序， 其可沿垂直和/或水平方向包圍相變化材料。此構(gòu)造可更進(jìn)一步增加耐久度。由第一氧化硅層、第一氮化硅層、第二氧化硅層和第二氮化硅層組成的群組的至 少一個可由等離子輔助化學(xué)氣相沉積法(PECVD)形成。特別地，其結(jié)果是PECVD 3102或 PECVD Si3N4對雙層堆疊之上和之下的相變化材料特別有益。第一氮化硅層和/或第二氮 化硅層的厚度可實質(zhì)上介于IOnm和200nm之間，厚度可特別實質(zhì)上介于20nm和IOOnm之 間。舉例來說，其結(jié)果是當(dāng)?shù)璧暮穸燃s為50nm的數(shù)量級時，對耐久度的增加尤其有益。 特別是氮化硅層、第一氧化硅層和/或第二氧化硅層厚度的結(jié)合可具有實質(zhì)上5nm至IOOnm 間的厚度，特別是可具有實質(zhì)上IOnm至50nm間的厚度。特別地，氧化硅層可具有介于20nm 及30nm之間的厚度。一般來說，能夠相信，氧化硅層的厚度小于氮化硅層的厚度是有益的。在一實施例中，第一氧化硅層和第二氧化硅層形成為分開的層。在另一實施例中， 第一氧化硅層和第二氧化硅層是整合地形成一共用層(common layer)，共用層不同的部分 接觸可轉(zhuǎn)換結(jié)構(gòu)的不同的表面部分。然而，在大部分實施例中，第一氮化硅層和第二氮化硅 層是形成為分開的層。在大部分實施例中，氧化硅層直接接觸可轉(zhuǎn)換結(jié)構(gòu)，氮化硅層直接接 觸氧化硅層，但是氮化硅層在這些實施例中不是必須要接觸可轉(zhuǎn)換結(jié)構(gòu)。相變化結(jié)構(gòu)能夠適用于使得相變化材料在至少兩相狀態(tài)之間具有不同的導(dǎo)電率 數(shù)值。在這至少兩相狀態(tài)之一中，相變化結(jié)構(gòu)是可導(dǎo)電的。在另一相狀態(tài)中，導(dǎo)電率可高于 或低于第一狀態(tài)，例如相變化結(jié)構(gòu)可以是超導(dǎo)電的、半導(dǎo)電的或是絕緣的，或者其可以是導(dǎo) 電且導(dǎo)電率是可調(diào)整的。在電子組件的正常操作中，電子裝置的功能是可被影響的，或依靠 相變化結(jié)構(gòu)的相變化材料的導(dǎo)電率的當(dāng)前值而被限定。能夠使用不同相變化模式的不同數(shù) 值的導(dǎo)電率的相變化結(jié)構(gòu)來制造存儲單元、開關(guān)、激勵器、傳感器等。相變化結(jié)構(gòu)能夠適用于使得這兩個相狀態(tài)之一與結(jié)晶態(tài)相關(guān)，這兩個相狀態(tài)的另 一狀態(tài)與相變化結(jié)構(gòu)的非晶態(tài)相關(guān)。這種相變化材料的特性能在硫族材料中找到。本發(fā)明 能使用硫族玻璃，其中所述玻璃中含有硫族元素(硫、硒或碲)作為實質(zhì)上的組成。相變 化材料的范例為 GeSbTe、AgInSbTe、GeInSbTe、InSe、SbSe、SbTe、InSbSe、InSbTe、GeSbSe、 GeSbTeSe 或AgInSbSeTe0至少兩個不同的狀態(tài)的不同電特性可以是可轉(zhuǎn)換結(jié)構(gòu)的不同的導(dǎo)電率數(shù)值、不同 的電容率數(shù)值、不同的磁導(dǎo)率數(shù)值、不同的電容數(shù)值和不同的電感數(shù)值。因此，相變化可影響任何可被采樣的電特性，例如可改變介電質(zhì)的電容率數(shù)值，該介電質(zhì)的電容率可改變一 電容器的電容值，其可通過施加一測試電壓而被采樣?；蛘?，相變化可改變磁導(dǎo)率，因此改 變電感器的電感，其也可以通過電子方式而被采樣。電子組件可包括一適用于驅(qū)動感測可轉(zhuǎn)換結(jié)構(gòu)在至少兩狀態(tài)的不同狀態(tài)的不同 的電特性的電子驅(qū)動和感測電路。舉例來說，一測試電壓可施加于可轉(zhuǎn)換結(jié)構(gòu)，且由于導(dǎo)電 率在結(jié)晶態(tài)和非晶態(tài)是不同的，沿可轉(zhuǎn)換結(jié)構(gòu)的電流將按照可轉(zhuǎn)換結(jié)構(gòu)的相狀態(tài)而決定。 此感測電路還可包括選擇晶體管(selection transistor)或其它種類的開關(guān)，其選擇地使 能或禁用一電子組件陣列的特定電子組件的存取。因此，相對應(yīng)的選擇晶體管可被指配給 每個電子組件?？赊D(zhuǎn)換結(jié)構(gòu)在至少兩個狀態(tài)之一可以是導(dǎo)電的。因此，一采樣電流可沿可轉(zhuǎn)換結(jié) 構(gòu)流動且可被感測或偵測，據(jù)此，在一存儲單元的情況中，可決定邏輯狀態(tài)“ 1，，或邏輯狀態(tài) “0”當(dāng)前是否儲存在對應(yīng)的存儲單元中。因此，不同的邏輯數(shù)值可以以不同的導(dǎo)電率來編碼。電子組件可包括一第一電極(或電端子)和一第二電極(或電端子)，其中可轉(zhuǎn)換 結(jié)構(gòu)可連接或橋接第一電極和第二電極。因此，可在第一和第二電極之間施加一用以加熱 可轉(zhuǎn)換結(jié)構(gòu)(例如觸發(fā)一相變化)的加熱電流，且可經(jīng)由一電極施加用以偵測可轉(zhuǎn)換結(jié)構(gòu) 的當(dāng)前狀態(tài)的一采樣電流。為了加熱，本發(fā)明也可使用一熱耦接至可轉(zhuǎn)換結(jié)構(gòu)的分離元件， 例如加熱器，其可有效率地將熱(例如焦?fàn)枱?傳遞至可轉(zhuǎn)換結(jié)構(gòu)。另外，電磁輻射也可用 來加熱可轉(zhuǎn)換結(jié)構(gòu)。第一電極、可轉(zhuǎn)換結(jié)構(gòu)和第二電極的排列(例如水平)可實質(zhì)上垂直對準(zhǔn)第一雙 層堆疊、可轉(zhuǎn)換結(jié)構(gòu)和第二雙層堆疊的排列(例如垂直)。因此，在一表面尺寸實質(zhì)上大于 厚度的層順序中，電極和相變化材料間的接觸區(qū)域能顯著地小于雙層堆疊和相變化材料間 的接觸區(qū)域，因此確保耐久度的增加。另外，第一電極、可轉(zhuǎn)換結(jié)構(gòu)和第二電極的排列可與 第一雙層堆疊、可轉(zhuǎn)換結(jié)構(gòu)和第二雙層堆疊的排列(例如垂直)對準(zhǔn)或?qū)嵸|(zhì)上平行。電子組件可包括一開關(guān)，特別是一場效應(yīng)晶體管或一二極管，電性耦接至相變化 結(jié)構(gòu)。在此構(gòu)造中，場效應(yīng)晶體管可用作存取相變化結(jié)構(gòu)的開關(guān)，或阻止此存取。此構(gòu)造適 用于包括多個存儲單元的存儲器陣列，允許使用這種選擇晶體管來控制每個獨立的存儲單兀。電子裝置可適用于一存儲器裝置。在此存儲器裝置中，一個或多個位的信息可儲 存在相變化材料當(dāng)前的相中，特別依賴于相變化結(jié)構(gòu)的兩個或多個相狀態(tài)的當(dāng)前狀態(tài)。電子裝置也可適用于一存儲陣列，也就是前述型態(tài)的多個(或很多個)存儲裝置 的構(gòu)造。在此存儲陣列中，存儲單元可以以類X-Y矩陣(X-Ymatrix-Iike)方式排列，且可經(jīng) 由位線和字線控制，使用晶體管作為存取或阻止存取特定的存儲單元和存儲裝置的開關(guān)。 這些存儲單元可整體地整合到一共用(common)(例如硅)基底上。由于相變化結(jié)構(gòu)的導(dǎo)電率的改變會導(dǎo)致激勵(actuation)信號的調(diào)整，電子組件 也可用作一激勵器(actuator)。電子裝置也可適用于一微機(jī)電結(jié)構(gòu)(MEMS)。一可轉(zhuǎn)換結(jié)構(gòu)的相變化調(diào)整的電信號 可引起微機(jī)電結(jié)構(gòu)(MEMS)的可移動組件的特定移動。本發(fā)明可使用任何半導(dǎo)體技術(shù)中已知的傳統(tǒng)方法實行本發(fā)明的任何方法步驟。形成層或組件可包括沉積技術(shù)，例如化學(xué)氣相沉積法(CVD)、等離子輔助化學(xué)氣相沉積法 (PECVD)、原子層沉積法(ALD)或濺鍍法。移除層或組件的技術(shù)可包括類似濕蝕刻或氣態(tài)蝕 刻等的蝕刻技術(shù)和類似光學(xué)光刻、紫外光光刻、電子束光刻等的圖案化技術(shù)。本發(fā)明的實施例不限于特定的材料，因此，本發(fā)明可使用許多不同的材料。本發(fā)明 的導(dǎo)電結(jié)構(gòu)可使用金屬化結(jié)構(gòu)、硅化結(jié)構(gòu)、多晶硅結(jié)構(gòu)或相變化結(jié)構(gòu)。本發(fā)明半導(dǎo)體區(qū)域或 組件可使用結(jié)晶硅。本發(fā)明的絕緣部分可使用氧化硅、氮化硅或碳化硅。本發(fā)明的結(jié)構(gòu)可形成在純結(jié)晶硅晶圓或絕緣層上有硅的(Silicon OnInsulator) 晶圓上。本發(fā)明可進(jìn)行如互補(bǔ)式金屬-氧化層-半導(dǎo)體(CMOS)、雙極性(BIPOLAR)、雙載子 互補(bǔ)式金屬氧化物半導(dǎo)體(BICMOS)之類的任何處理技術(shù)。本發(fā)明上述定義的方面和其它方面將會在以下實施例的范例中詳細(xì)地說明，并將 參考實施例的范例來進(jìn)行解釋。


在此根據(jù)實施例的范例更詳細(xì)地描述本發(fā)明，但不用以限定本發(fā)明。圖1揭示根據(jù)本發(fā)明一示范實施例的電子組件。圖2顯示一 50-100nm相變化隨機(jī)存取存儲器(PCRAM)的掃描電子顯微鏡的頂視圖。圖3顯示一揭示相變化存儲單元的耐久度測量的圖表。圖4顯示一組8個線單元的耐久度數(shù)值。圖5顯示沿著圖2中的線A-B的相變化隨機(jī)存取存儲器的傳統(tǒng)層堆疊的剖面圖。圖6顯示一揭示根據(jù)本發(fā)明一示范實施例的相變化存儲單元的耐久度測量的圖表。圖7顯示一揭示根據(jù)本發(fā)明一示范實施例的一組8個線單元的耐久度數(shù)值的圖表。圖8顯示根據(jù)本發(fā)明一示范實施例的沿著圖2中的線A-B的相變化隨機(jī)存取存儲 器的層堆疊的剖面圖。圖9顯示根據(jù)本發(fā)明一示范實施例的電子組件的一概要和一詳細(xì)剖面圖。圖10揭示根據(jù)本發(fā)明一示范實施例的電子組件的層堆疊的剖面圖。圖11顯示根據(jù)本發(fā)明一示范實施例的電子組件的一概要和一詳細(xì)剖面圖。圖12揭示根據(jù)本發(fā)明一示范實施例的電子組件的層順序的剖面圖。圖13顯示根據(jù)本發(fā)明一示范實施例的電子組件的一概要和一詳細(xì)剖面圖。圖14顯示根據(jù)本發(fā)明一示范實施例的電子組件的一概要和一詳細(xì)剖面圖。
具體實施例方式在圖中的揭示是概要的。在不同的圖中，類似或相同的元件使用相同的參考標(biāo)記。以下將參照圖1解釋根據(jù)本發(fā)明一示范實施例的電子組件100。電子組件100是按照在硅基底122上的層順序而形成。設(shè)置一包括一第一氧化硅層106和一第一氮化硅層108的第一雙層堆疊102。設(shè)
8置一包括一第二氧化硅層110和一第二氮化硅層112的第二雙層堆疊104。圖中顯示一可 在至少兩種具有不同導(dǎo)電特性的狀態(tài)中轉(zhuǎn)換的相變化材料結(jié)構(gòu)114，且其設(shè)置在兩個雙層 堆疊102、104之間。第一氮化硅層108形成在硅基底122上。水平對準(zhǔn)的第一電極118、第一氧化硅層 106和第二電極120設(shè)置在第一氮化硅層108上。相變化材料結(jié)構(gòu)114形成在上述水平結(jié) 構(gòu)排列上，以便接觸電極118、120和氧化硅層106。第二氧化硅層110形成在相變化材料結(jié) 構(gòu)114上，且第二氮化硅層112形成在第二氧化硅層110上。因此，相變化材料114實質(zhì)上完全嵌入由層106和110形成的氧化硅材料中，且層 106和110分隔出小塊接觸區(qū)域，以便電性接觸電極118、120。氮化硅材料108、112分別接 觸氧化硅層106、110。介電層106、108、110和112由等離子輔助化學(xué)氣相沉積法(PECVD) 形成。除此之外，設(shè)置一電子驅(qū)動和感測電路116，其適用于驅(qū)動和感測相變化材料結(jié)構(gòu) 114在至少兩狀態(tài)(例如結(jié)晶態(tài)和非晶態(tài))之一的不同狀態(tài)下的不同導(dǎo)電率。特別地，電子 驅(qū)動和感測電路116包括一開關(guān)晶體管128、一電壓源124和一偵測電流的安培計126。當(dāng) 開關(guān)晶體管122的柵極通過施加一對應(yīng)的柵極電壓而變得具有導(dǎo)電性時，電壓源124所產(chǎn) 生的電壓可施加于電極118、120之間。依據(jù)相變化材料結(jié)構(gòu)114的當(dāng)前阻抗或?qū)щ娐?，?培計126所量得的電流具有較高或較低的數(shù)值，這樣能允許對相變化材料的當(dāng)前狀態(tài)進(jìn)行 采樣，從而讀取儲存的信息。為了在相變化材料結(jié)構(gòu)114中編程信息，一較大的電流可經(jīng)由 電壓源124施加到相變化材料結(jié)構(gòu)114，以將后者設(shè)定到SET或RESET狀態(tài)。以下的敘述將提供形成本發(fā)明的示范實施例所依據(jù)的一些背景信息。相變化隨機(jī)存取存儲器可成為非易失性快閃存儲器的技術(shù)競爭對手，以至于可取 代非易失性快閃存儲器。相變化隨機(jī)存取存儲器相比于快閃存儲器技術(shù)在編程速度、可量 測性(scalability)、單元尺寸和光刻掩模的數(shù)目方面具有許多優(yōu)點。最終，相變化隨機(jī)存 取存儲器可在較低成本下相比于非易失性快閃存儲器有較佳的表現(xiàn)。特別地，相變化隨機(jī) 存取存儲器使用兩種概念，即OUM概念和橫向線單元(lateral line cell)概念。圖2顯示一 50nm寬IOOnm長的線單元的圖像200。圖2是一 50至IOOnm設(shè)計的相變化隨機(jī)存取存儲器線單元的掃描電子顯微鏡的 頂視圖像200，其中圖2中的線A-B的層堆疊的剖面圖顯示于圖5，其將會在以后描述。 如圖3和圖4所示，具有標(biāo)準(zhǔn)層堆疊的單個線單元測量顯示，大部分的線單元沒有 達(dá)到IO5循環(huán)。圖3顯示一圖表300，其橫座標(biāo)301為循環(huán)的次數(shù)，縱座標(biāo)302為以歐姆為單位的 阻抗。圖3揭示了使用標(biāo)準(zhǔn)層堆疊的50nm寬IOOnm長的線單元的耐久度測量。圖3顯示 了作為循環(huán)次數(shù)的函數(shù)的循環(huán)，在3X IO5循環(huán)之后，相變化隨機(jī)存取存儲器線單元保持在 低電阻設(shè)定狀態(tài)，且無法再編程為高電阻的重設(shè)狀態(tài)。圖4顯示一圖表400，其橫座標(biāo)401為一組不同的線單元，縱座標(biāo)402為每個線單 元可達(dá)到的循環(huán)次數(shù)。因此，圖4的每個長條代表一線單元。因此，圖4揭示傳統(tǒng)線單元耐久度限制的問題，顯示一組8個線單元(寬度50nm， 長度IOOnm)的測量得到的耐久度。在此8個線單元的組中，兩個單元的耐久度小于必須的 IO5循環(huán)，此8個線單元的組的最小耐久度只 1. 1 X IO4循環(huán)。圖3顯示8個單元的一個的耐久度，得到8個線單元的平均耐久度為3 X IO5循環(huán)。圖5顯示一傳統(tǒng)的電子組件500，包括一硅基底502，一形成在硅基底502上的 第一氧化硅層504，一形成在第一氧化硅層504上的第二氧化硅層506，一形成在第二氧 化硅層506上的相變化材料層508，一形成在相變化材料層508上的無機(jī)含氫硅酸鹽類層 (HSQ) 510，一形成在無機(jī)含氫硅酸鹽類層510上的第三氧化硅層512，和一形成在第三氧化 硅層512上的氮化硅層514。圖5顯示一 50-100nm的相變化隨機(jī)存取存儲器線單元的標(biāo)準(zhǔn)的層堆疊500。圖中 的線是使用相變化層508頂部的HSQ層510作為蝕刻的硬掩模層，以電子束光刻來圖案化。 在特殊的制造過程中，可忽略HSQ層510。后續(xù)會描述本發(fā)明上述圖2至圖5的相變化材料存儲單元受限的耐久度問題的示 范性實施例的解決方案?？蓪嶒炗^察到的是，通過改變相變化隨機(jī)存取存儲器線單元的層堆疊，線單元的 耐久度可得到數(shù)百倍或更多的改善。圖6顯示一揭示根據(jù)本發(fā)明一示范實施例的耐久度特性的圖表600。圖表600的橫座標(biāo)601繪制了脈沖的數(shù)目，縱座標(biāo)602為以歐姆為單位的阻抗。圖7顯示一圖表700，其橫座標(biāo)701為一組線單元，且包括縱座標(biāo)702，沿著所述縱 座標(biāo)702繪制了對應(yīng)單元的循環(huán)次數(shù)。圖6顯示使用氧化硅/氮化硅雙層堆疊的50nm寬IOOnm長的線單元的耐久度測 量。圖6顯示作為循環(huán)次數(shù)的函數(shù)的循環(huán)。在2. 5X IO8循環(huán)之后，相變化隨機(jī)存取存儲器 線單元保持在低電阻設(shè)定狀態(tài)，且無法再編程為高電阻的重設(shè)狀態(tài)。圖7揭示一組8個線 單元(尺寸為50-100nm)的耐久度數(shù)值。圖7的每個長條代表一線單元，且縱座標(biāo)702表 示每個線單元可循環(huán)的循環(huán)次數(shù)。因此，圖6和圖7顯示根據(jù)本發(fā)明示范實施例的一組8個線單元的耐久度，該線單 元是寬度為50nm長度為IOOnm具有氧化硅/氮化硅雙層堆疊的相變化材料存儲單元。圖7中具有氧化硅/氮化硅雙層堆疊的8個線單元的平均耐久度是7. 9X IO7循 環(huán)。該數(shù)目相比于圖4中具有傳統(tǒng)堆疊的一組8個線單元的平均耐久度3X IO5循環(huán)，大約 是其數(shù)百倍。更重要的是，這組8個線單元的最小耐久度是1. 5 X IO7循環(huán)，約大于快閃技 術(shù)規(guī)定的最小需求1 X IO5循環(huán)的上百倍。比較最小耐久度數(shù)值1. 5X IO7循環(huán)和一般層堆 疊的一組8個線的最小耐久度1. IX IO4循環(huán)，本實施例更是有上千倍的改進(jìn)。圖8顯示根據(jù)本發(fā)明一示范實施例的電子組件的層順序800。特別地，圖8顯示一 50-100nm的相變化隨機(jī)存取存儲器線單元的氧化硅/氮化硅 雙層堆疊的剖面圖。此堆疊顯示出對應(yīng)于圖2的線A-B的剖面。相比于圖1所示的層順序，層順序800還包括一個對硅基底122進(jìn)行熱氧化工 藝制作的額外的氧化硅層802，且包括介于相變化材料層114和第一氧化硅層110之間的 50nm的HSQ層804 (在實際實現(xiàn)時可忽略)。另外，本發(fā)明在層順序800的頂部設(shè)置一厚等 離子輔助化學(xué)氣相沉積法(PECVD)氧化硅層806。圖5的傳統(tǒng)堆疊和圖8的氧化硅/氮化硅雙層堆疊800間的主要差異是插入兩個 氮化硅層108、112，每個氮化硅層的厚度大體上為50nm?，F(xiàn)今尚無法了解為何氧化硅/氮化硅雙層堆疊800能提供良好的耐久度。除了一定要找到特定的理論，現(xiàn)在認(rèn)為，該理由可以是起因于機(jī)械和化學(xué)，或兩者的結(jié)合。然而，對 于上述兩種機(jī)制，循環(huán)中的溫度曲線(profile)可能是一重要參數(shù)。因此，可相信的是，熱 穿透長度對兩個機(jī)制而言是一重要的長度尺度。這指的是，在離線中心部位所測量到的遠(yuǎn) 離約兩倍熱穿透長度的距離，周圍介電材料的影響不再重要。對于氧化硅和氮化硅，與施加 的50ns的可編程脈沖相關(guān)聯(lián)的熱穿透長度(Lheat)約為lOOnm。熱穿透長度可由下式定 義Lheat= (DXAtpulse)172其中，D = κ /C是該介電材料的熱擴(kuò)散常數(shù)，κ是該介電材料的熱導(dǎo)率[W/mk]， C[J/m3]是該介電材料的熱容量，Atpulse[s]是電脈沖的寬度。圖9顯示根據(jù)本發(fā)明另一示范實施例的存儲單元900的剖面圖。除了上述的組件，圖9還包括一頂部氮化硅層902。層802是一層間介電層ILD。 氮化鉭制作的第一電極118經(jīng)由一第一金屬化結(jié)構(gòu)904和一鎢插塞906接觸一前端晶體管 128。第二電極120經(jīng)由一第二金屬化結(jié)構(gòu)908和經(jīng)由一第三金屬化結(jié)構(gòu)910提供接觸。因此，圖9顯示一相變化隨機(jī)存取存儲器線單元，其相變化材料114上和下分別具 有單一的氧化硅/氮化硅雙層堆疊102、104。為了得到適當(dāng)?shù)哪途枚?，必須考慮圖9的以下限制tbottom IIitride+^bottom oxide+^PCM+^top nitride+^top oxide〉4Lheattbottom oxide 禾口 ttop oxide〈 ^bottom nitride 禾口 ttop nitride實際上，這會導(dǎo)致5nm至IOOnm厚度的氧化硅，以及IOnm至200nm厚度的氮化硅。
實際上，氧化硅層和氮化硅層的最小厚度會受限于制造過程。然而，使用諸如原子層沉積工 藝(ALD)，則可獲得非常小的層厚度。請參照圖10，在以下敘述中將會解釋根據(jù)本發(fā)明另一示范實施例的具有多個氧化 硅/氮化硅雙層堆疊102、104、1002的相變化存儲單元1000。額外的雙層堆疊是以標(biāo)號1002表示，且其每一個是由氧化硅層1006和氮化硅層 1008形成。為了制作圖10的實施例，必須考慮以下限制NX (tbottom Iiitride+^bottom oxide) +N X (ttop 0xide+^top nitride) +^PCM〉4Lheattbottom oside 禾口 tt 叩 oxide < ^bottom nitride 禾口 ^top nitride乘數(shù)N(在圖10中，N = 6)對于非常薄的氧化硅層106、110、1006和非常薄的氮 化硅層108、112、1008(例如當(dāng)、她和丨_^大約Inm時)可以變得非常大。實際上，氧化 硅層和氮化硅層最小的厚度會受限于制作過程。然而，使用原子層沉積工藝，可獲得非常小 的厚度。請參照圖11，在以下的敘述中，將解釋根據(jù)本發(fā)明一示范實施例的具有單一的氧 化硅/氮化硅雙層堆疊的OUM單元1100。圖11顯示一經(jīng)由第一插塞906連接到相變化材料114的前端晶體管128。第二插 塞1104用以提供與上層金屬化結(jié)構(gòu)120接觸。對于圖11的實施例，必須考慮以下限制^bottom nitride+tbottom 0xide~^^PCM~^^top oxide+tt叩 nitride〉^Lheattbottom oxide 禾口 ttop oxide〈 ^bottom nitride 禾口 ttop nitride圖12顯示根據(jù)本發(fā)明一示范實施例的具有多個氧化硅/氮化硅雙層堆疊的OUM 單元1200。
11
對于圖12的實施例，必須考慮以下限制N X (tnitride+t。xide) > 4Lheatt。xide < tnitride乘數(shù)N(在圖12中，N = 14)對于非常薄的氧化硅層和非常薄的氮化硅層(例如 當(dāng)t。xide和tniteide約Inm)可以變得非常大。圖13顯示根據(jù)本發(fā)明另一示范實施例的相變化材料存儲單元1300。圖13顯示一具有單一的氧化硅/氮化硅雙層堆疊的OUM溝槽單元?？商鎿Q地，通 過如圖13中的類似機(jī)構(gòu)，實施如圖12中所示的多個氧化硅/氮化硅雙層堆疊，能夠制作根 據(jù)本發(fā)明另一實施例的OUM溝槽單元。圖14顯示根據(jù)本發(fā)明另一實施例的層順序1400，其與具有單一的氧化硅/氮化硅 雙層堆疊的垂直相變化隨機(jī)存取存儲器單元相關(guān)。可替換地，通過如圖14中的類似機(jī)構(gòu)， 實施如圖12中所示的多個氧化硅/氮化硅雙層堆疊，能夠制作根據(jù)本發(fā)明另一實施例的垂 直相變化隨機(jī)存取存儲器單元。最后，需注意的是，本發(fā)明上述揭示的實施例是用來解釋本發(fā)明，并非限定本發(fā) 明，且本領(lǐng)域技術(shù)人員在不脫離本發(fā)明附加權(quán)利要求限定的范圍，可設(shè)計出許多另外的實 施例。在權(quán)利要求中，放置于括號中的符號不可推斷為限定權(quán)利要求?！鞍ā被颉爸辽侔?括”或類似的用語并不排除任何權(quán)利要求或說明書整體所列之外的元件或步驟的存在。一 元件的單一范例不排除此元件的多個范例，且反之亦然。在列舉多個手段的裝置權(quán)利要求 中，一些上述手段可以包括一個或相同的軟件或硬件的對象。彼此不同的從屬權(quán)利要求的 特定尺寸并不表示上述尺寸的結(jié)合不能用來獲得益處。
權(quán)利要求
一種電子組件(100)，該電子組件(100)包括一第一雙層堆疊(102)，包括一第一氧化硅層(106)和一第一氮化硅層(108)；一第二雙層堆疊(104)，包括一第二氧化硅層(110)和一第二氮化硅層(112)；一可轉(zhuǎn)換結(jié)構(gòu)(114)，可在至少兩個具有不同電特性的狀態(tài)之間轉(zhuǎn)換；其中該可轉(zhuǎn)換結(jié)構(gòu)(114)至少部分設(shè)置在該第一雙層堆疊(102)和該第二雙層堆疊(104)之間。
2.如權(quán)利要求1所述的電子組件(100)，其中該可轉(zhuǎn)換結(jié)構(gòu)(114)至少部分接觸該第 一氧化硅層(106)。
3.如權(quán)利要求1或2所述的電子組件(100)，其中該可轉(zhuǎn)換結(jié)構(gòu)(114)至少部分接觸 該第二氧化硅層(110)。
4.如權(quán)利要求1所述的電子組件(1000)，包括至少一另一雙層堆疊(1002)，每個另一 雙層堆疊包括一另一氧化硅層(1006)和一另一氮化硅層(1008)，其中由該第一雙層堆疊 (102)和該第二雙層堆疊(104)組成的群組中的至少一個設(shè)置在該可轉(zhuǎn)換結(jié)構(gòu)(114)和至 少該另一雙層堆疊(1002)之間。
5.如權(quán)利要求1所述的電子組件(100)，其中由該第一氧化硅層(106)、該第一氮化硅 層(108)、該第二氧化硅層(110)和該第二氮化硅層(112)組成的群組中的至少一個由等離 子輔助化學(xué)氣相沉積法制作。
6.如權(quán)利要求1所述的電子組件(100)，其中由該第一氮化硅層(108)和該第二氮化 硅層(112)組成的群組中的至少一個具有介于IOnm和200nm之間的厚度，特別具有介于 20nm和IOOnm之間的厚度。
7.如權(quán)利要求1所述的電子組件(100)，其中由該第一氧化硅層(106)和該第二氧 化硅層(Iio)組成的群組中的至少一個具有介于5nm和IOOnm之間的厚度，特別具有介于 IOnm和50nm之間的厚度。
8.如權(quán)利要求1所述的電子組件(1100)，其中該第一氧化硅層(106)和該第二氧化硅 層(106)整體形成一共用層。
9.如權(quán)利要求1所述的電子組件(100)，其中該可轉(zhuǎn)換結(jié)構(gòu)(114)形成一熱依賴結(jié)構(gòu)， 特別是一可在至少兩個相狀態(tài)之間轉(zhuǎn)換的相變化結(jié)構(gòu)。
10.如權(quán)利要求1所述的電子組件(100)，其中該可轉(zhuǎn)換結(jié)構(gòu)(114)在該至少兩個狀態(tài) 之一時是導(dǎo)電的。
11.如權(quán)利要求1所述的電子組件(100)，其中該不同的電特性是由該可轉(zhuǎn)換結(jié)構(gòu) (114)的導(dǎo)電率的不同數(shù)值、電容率的不同數(shù)值、磁導(dǎo)率的不同數(shù)值、電容的不同數(shù)值和電 感的不同數(shù)值組成的群組中的至少一個。
12.如權(quán)利要求1所述的電子組件(100)，包括一電子驅(qū)動和感測電路(116)，適用于驅(qū) 動和感測該轉(zhuǎn)換結(jié)構(gòu)(114)在不同的該至少兩個狀態(tài)之一的不同電特性。
13.如權(quán)利要求1所述的電子組件(100)，其中該轉(zhuǎn)換結(jié)構(gòu)(114)適用于使得該至少兩 狀態(tài)之一與一結(jié)晶態(tài)相關(guān)，該兩個狀態(tài)的另一狀態(tài)與該可轉(zhuǎn)換結(jié)構(gòu)(114)的非晶態(tài)相關(guān)。
14.如權(quán)利要求1所述的電子組件(100)，包括一第一電極(118)和一第二電極(120)， 該可轉(zhuǎn)換結(jié)構(gòu)(114)連接在該第一電極(118)和該第二電極(120)之間。
15.如權(quán)利要求14所述的電子組件(100)，其中該第一電極(118)、該可轉(zhuǎn)換結(jié)構(gòu)(114)和該第二電極(120)的排列實質(zhì)上垂直或?qū)嵸|(zhì)上平行地對準(zhǔn)該第一雙層堆疊(102)、 該可轉(zhuǎn)換結(jié)構(gòu)(114)和該第二雙層堆疊(104)的排列。
16.如權(quán)利要求1所述的電子組件(100)，適用于由一存儲裝置、一存儲陣列、一增益控 制器、一激勵器、一微機(jī)電結(jié)構(gòu)、一控制器和一開關(guān)組成的群組中的一個。
17.一種電子組件(100)的制造方法，該方法包括形成一第一雙層堆疊(102)，包括一第一氧化硅層(106)和一第一氮化硅層(108)； 形成一第二雙層堆疊(104)，包括一第二氧化硅層(110)和一第二氮化硅層(112)； 設(shè)置一可轉(zhuǎn)換結(jié)構(gòu)(114)，該可轉(zhuǎn)換結(jié)構(gòu)可在至少兩個具有不同電特性的狀態(tài)之間轉(zhuǎn) 換，該可轉(zhuǎn)換結(jié)構(gòu)至少部分設(shè)置在該第一雙層堆疊(102)和該第二雙層堆疊(104)之間。
全文摘要
文檔編號H01L45/00GK101952986SQ20088011465
公開日2011年1月19日 申請日期2008年8月29日 優(yōu)先權(quán)日2007年9月7日
發(fā)明者Jedema Friso, Zandt Michael 申請人:Taiwan Semiconductor Mfg