專利名稱：用于形成具有寬上部和窄下部的溝道的方法
用于形成具有寬上部和窄下部的溝道的方法相關(guān)申請的參考本發(fā)明要求享有于2007年12月19日提交的美國臨時申請第61/014，871號的優(yōu) 先權(quán)，其全部內(nèi)容結(jié)合于此，作為參考。
背景技術(shù)：
本發(fā)明涉及半導(dǎo)體技術(shù)，具體而言，涉及形成具有寬上部和窄下部的溝道的方法。在半導(dǎo)體工業(yè)中，諸如功率溝道MOSFET和IGBT的功率溝道場效應(yīng)晶體管(FET) 是眾所周知的。功率溝道FET的其中一種為垂直傳導(dǎo)的溝道FET，圖1中示出其簡化的截面 圖。MOSFET 100具有每個都包括通過柵極電介質(zhì)110與主體區(qū)114絕緣的柵電極112的 溝道111。源極區(qū)116包圍每個溝道111。介電帽120將柵電極112與上面疊置的金屬層 126絕緣。襯底102形成MOSFET 100的漏極。當(dāng)MOSFET 100在導(dǎo)通狀態(tài)下被偏置時，電流在源極區(qū)116與襯底102之間垂直 流動。導(dǎo)通狀態(tài)下的MOSFET 100的載流能力為漏極源極電阻(RdsJ的函數(shù)。為了改善 MOSFET的載流能力，需要減小Rds。n。減小溝道FET的Rds。n的一種方式就是增大溝道密度 (即，增加單位面積的溝道數(shù))。可以通過減小單元節(jié)距實現(xiàn)這點。但是，減小溝道FET的 單元節(jié)距受FET單元結(jié)構(gòu)的細(xì)節(jié)及用于制備FET的特定工藝方法的限制。此外，由于像通 過設(shè)計光刻工具以待解決的最小臨界尺寸，如設(shè)計標(biāo)準(zhǔn)和偏移容差所規(guī)定的不同單元區(qū)之 間最小所需空間的制造工藝技術(shù)的這種限定，使得減小單元節(jié)距變得越發(fā)困難。圖1示出了確定溝道MOSFET 100的最小單元節(jié)距的不同尺寸。尺寸A為設(shè)計待解 決的光刻工具的最小溝道寬度，尺寸B為設(shè)計待解決的光刻工具的最小接觸開口，尺寸C為 設(shè)計標(biāo)準(zhǔn)所規(guī)定的最小溝道接觸間隔，而尺寸D為接觸標(biāo)準(zhǔn)誤差容差或接觸偏移容差。因 此,用于MOSFET 100的最小單元節(jié)距等于A+B+2C+2D。在2005年7月12日授予Herrick 等的專利權(quán)USPN 6,916, 745中披露了用于減小單元節(jié)距的節(jié)省成本的技術(shù)，其全部內(nèi)容 結(jié)合于此。在USPN 6，916，745中所披露的技術(shù)的一個方面是形成具有寬上部和窄下部的 溝道。根據(jù)本發(fā)明的實施方式，下文中所描述的是用于形成這種溝道的更節(jié)省成本的技術(shù)。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施方式，用于形成半導(dǎo)體結(jié)構(gòu)的方法包括下面的步驟。在半導(dǎo)體 區(qū)之上形成硬掩模層。硬掩模層具有比其外部更薄的內(nèi)部，并且該內(nèi)部限定了半導(dǎo)體區(qū)暴 露的表面區(qū)。通過半導(dǎo)體區(qū)暴露的表面區(qū)來去除半導(dǎo)體區(qū)的一部分。硬掩模層的較薄的部 分被去除，從而暴露較薄部分下面的半導(dǎo)體區(qū)的表面區(qū)。通過半導(dǎo)體區(qū)所有暴露的表面區(qū) 來去除半導(dǎo)體區(qū)的另外的部分，從而形成具有比其下部更寬的上部的溝道。在一個實施方式中，形成硬掩模層的步驟包括在半導(dǎo)體區(qū)之上形成硬掩模層和光 刻膠層的堆棧，使得光刻膠層在其中具有開口，并且硬掩模層具有被光刻膠層覆蓋的外部 和通過光刻膠層中的開口被暴露的內(nèi)部。硬掩模層的暴露的內(nèi)部比其被覆蓋的外部更薄， 并且暴露的內(nèi)部限定了半導(dǎo)體區(qū)暴露的表面區(qū)。
在另一個實施方式中，形成硬掩模層和光刻膠層的堆棧的步驟包括下面的步驟。 在半導(dǎo)體區(qū)之上形成硬掩模層。在硬掩模層之上形成圖案化的光刻膠層，并且其具有開口， 通過開口暴露硬掩模層的表面區(qū)。通過硬掩模層暴露的表面區(qū)在硬掩模層中形成凹部。圖 案化的光刻膠層被修整，以便加寬圖案化的光刻膠層中的開口，從而暴露硬掩模層的另外 的部分。硬掩模層暴露的部分凹進(jìn)以形成硬掩模層暴露的內(nèi)部，其限定了開口，通過開口暴 露半導(dǎo)體區(qū)的表面區(qū)。根據(jù)本發(fā)明另一個實施方式，用于形成半導(dǎo)體結(jié)構(gòu)的方法包括下面的步驟。在半 導(dǎo)體區(qū)之上形成硬掩模層。硬掩模層具有比其外部更薄的內(nèi)部，并且內(nèi)部限定了半導(dǎo)體區(qū) 暴露的表面區(qū)。單獨的蝕刻工藝被用于去除以下(1)通過半導(dǎo)體區(qū)暴露的表面區(qū)去除半 導(dǎo)體區(qū)的一部分，(2)去除硬掩模層的更薄的部分，及(3)去除更薄部分下面的半導(dǎo)體區(qū)的 部分，從而形成具有比其下部更寬的上部的溝道。在一個實施方式中，單獨的蝕刻工藝削薄了硬掩模層的外部，但沒有完全將其去 除。在另一個實施方式中，使用選擇性蝕刻工藝來執(zhí)行單獨的蝕刻工藝。在又另一個實施方式中，使用半導(dǎo)體區(qū)對于硬掩模層具有約為10以上的蝕刻選 擇性的蝕刻工藝來執(zhí)行單獨的蝕刻工藝。在再另一個實施方式中，形成硬掩模層的步驟包括在半導(dǎo)體區(qū)之上形成硬掩模層 和光刻膠層的堆棧，使得光刻膠層中具有開口，并且硬掩模層具有被光刻膠層覆蓋的外部 及通過光刻膠層中的開口所暴露的內(nèi)部。暴露的內(nèi)部比被覆蓋的硬掩模層的外部更薄，并 且暴露的內(nèi)部限定了暴露的半導(dǎo)體區(qū)的表面區(qū)。下面詳細(xì)的描述及附圖提供了對本發(fā)明本質(zhì)及優(yōu)勢的更好的理解。
圖1是傳統(tǒng)的溝道MOSFET的簡化截面圖；圖2A 圖2H示出了根據(jù)本發(fā)明的示例性實施方式的用于形成具有寬上部和窄下 部的溝道的方法的示意性截面圖；圖3A 圖3B示出了根據(jù)本發(fā)明的另一個實施方式的用于形成具有寬上部和窄下 部的溝道的可替換方法的簡化截面圖；圖4A 圖4H示出了在根據(jù)在圖2A 圖2H或圖3A 圖3B中所描述的方法形成 了溝道的情況下用于形成溝道MOSFET的示例性方法的簡化截面圖；以及圖5是對應(yīng)于圖4H所示的示例性截面圖，其示出了根據(jù)本發(fā)明實施方式所形成的 溝道輪廓的更精確的表述。
具體實施例方式根據(jù)本發(fā)明的實施方式，披露了用于形成具有寬上部和窄下部的溝道的方法，其 能夠有利地與用于形成諸如溝道柵極MOSFET和溝道柵極IGBT的功率溝道柵極FET、其屏蔽 的柵極變體和/或超結(jié)變體(super junction variation)的方法集成。如下面進(jìn)一步更全 面描述的，用于形成根據(jù)本發(fā)明的溝道的技術(shù)提供了精確的⑶及溝道深度控制和制造成 本的顯著降低。
圖2A 圖2H示出了根據(jù)本發(fā)明的實施方式用于在半導(dǎo)體區(qū)中形成這種溝道的方 法的簡化截面圖。在圖2A中，在半導(dǎo)體區(qū)250之上形成硬掩模層260。在硬掩模層260之 上形成圖案化的光刻膠層270。例如，半導(dǎo)體區(qū)250可以為硅襯底，第III-V族化合物襯底， 硅/鍺(SiGe)襯底，外延層襯底(印i-substrate)，絕緣襯底上外延硅(SOI)，諸如液晶顯 示器(LCD)、等離子體顯示器、電發(fā)光(EL)燈顯示器、或發(fā)光二極管(LED)襯底的顯示器襯 底。在某些實施方式中，半導(dǎo)體區(qū)250包括在硅襯底上所形成的外延層(沒有示出)。外延 層可以為晶體硅層、摻雜硅層、或其它適用于在硅襯底上被形成的材料層。硬掩模層260可以為具有與半導(dǎo)體區(qū)250的材料不同的材料的層。在半導(dǎo)體區(qū) 250包含硅的一個實施方式中，硬掩模層260可以為對硅有高選擇性的材料。在某些實施 方式中，硬掩模層260可以為介電層，例如，熱生長氧化物層、氮化物層、氮氧化物層、其它 介電層、或其各種組合。例如，可以通過化學(xué)氣相沉積(CVD)法、超高真空化學(xué)氣相沉積 (UHVCVD)法、原子層化學(xué)氣相沉積(ALCVD)法、金屬有機化學(xué)氣相沉積(MOCVD)法、或其它 CVD法來形成硬掩模層260。圖案化的光刻膠層270可以包括類似于待形成溝道的開口 271 的多個開口。例如，可以通過傳統(tǒng)的光刻工藝來形成圖案化的光刻膠層270。在圖2B中，使用圖案化的光刻膠層270作為蝕刻掩模來執(zhí)行蝕刻步驟280，從而 在硬掩模層260中形成凹部271a。仔細(xì)操縱蝕刻步驟280，從而在不暴露襯底250的情況 下獲得所期望的凹部深度。在某些實施方式中，為了對蝕刻深度提供精確控制，使用眾所周 知的干涉儀終點技術(shù)來進(jìn)行終點檢測。在其它實施方式中，利用細(xì)致時控蝕刻在硬掩模層 260中形成凹部271a?？梢酝ㄟ^目標(biāo)溝道深度和硅溝道蝕刻選擇性來確定凹部271a的深 度。下面，進(jìn)一步全面描述這點。在某些實施方式中，蝕刻步驟280可以包括干蝕刻步驟。在蝕刻步驟280包括干 蝕刻步驟并且硬掩模260包含氧化物的情況下，氧化物蝕刻化學(xué)包括依次包含至少一種含 氟氣體的前驅(qū)體，例如，可以使用四氟化碳(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)、環(huán)丁烷 (C4F8)、二氟甲烷(CH2F2)、或其它含氟氣體。在某些實施方式中，在蝕刻步驟280中至少使 用一種添加劑氣體(additiveags)，例如，氬氣、氮氣、氧氣、一氧化碳、或其它添加劑。在圖2C中，執(zhí)行另一個蝕刻步驟282來修整圖案化的光刻膠層270，以便向后拉 (pull back)圖案化的光刻膠層270的邊緣部272，從而暴露硬掩模260a另外的表面區(qū)。 需要光刻膠的精確修整以便被修整的光刻膠中的開口在獲取最終溝道的⑶及期望形狀的 過程中發(fā)揮重要作用。在某些實施方式中，可以根據(jù)大量眾所周知的光刻膠修整技術(shù)(例 如，在2002年9月，國際半導(dǎo)體，由ShyamRamalingam等所發(fā)表的標(biāo)題為“Photoresist trimming =Etch Solutionsto CD Uniformity and Tuning (光刻膠修整對于 CD 均勻性和 調(diào)諧的蝕刻溶液)”的出版物中所披露的技術(shù)，其全部內(nèi)容結(jié)合于此，作為參考)中的一種 或多種來執(zhí)行蝕刻步驟282。蝕刻步驟282可以降低圖案化的光刻膠層270的高度。蝕刻步驟282最小程度上 修整圖案化的光刻膠層270，從而不影響凹進(jìn)的硬掩模層260a?？梢钥闯?，無需使用光刻處 理來執(zhí)行蝕刻步驟282。在某些實施方式中，蝕刻步驟282可以包括干蝕刻步驟和/或濕蝕 刻步驟。在蝕刻步驟282包括干蝕刻步驟的情況下，使用至少包括一種含氧氣體(例如，適 用于修整光刻膠的氧氣(O2)、臭氧(O3)、或其它含氧氣體)的前驅(qū)體。在某些實施方式中， 蝕刻步驟240至少包括一種添加劑氣體，例如，適用于修整光刻膠的氯氣(Cl2)、氬氣(Ar)、
7溴化氫(HBr)、或其它添加劑。在圖2D中，使用修整的光刻膠層270b作為蝕刻掩模來執(zhí)行進(jìn)一步的蝕刻步驟 284，以去除凹進(jìn)的硬掩模層260a的一部分。也仔細(xì)操縱這個蝕刻步驟，確保半導(dǎo)體區(qū)250 的表面區(qū)251被完全暴露，同時，形成了具有預(yù)定的臺階高度“H”的硬掩模層260b的臺階 部264。在一個實施方式中，為了對高度H提供精確控制同時確保在表面區(qū)251中不殘留硬 掩模殘余，使用眾所周知的干涉儀終點技術(shù)進(jìn)行終點檢測。在其它實施方式中，可以使用細(xì) 致時控蝕刻來獲得目標(biāo)高度H。在某些實施方式中，蝕刻步驟284可以包括干蝕刻步驟。在蝕刻步驟284包括干 蝕刻步驟的情況下，可以使用包含至少一種含氟氣體的前驅(qū)體，例如，四氟化碳(CF4)、三氟 甲烷(CHF3)、六氟乙烷(C2F6)、環(huán)丁烷(C4F8)、二氟甲烷(CH2F2)、或其它含氟氣體。在某些實 施方式中，可以在蝕刻步驟284中使用至少一種添加劑氣體，例如，氬氣、氮氣、氧氣、一氧 化碳、或其它添加劑。在使用0. 35μπι溝道節(jié)距技術(shù)或1.4μπι單元節(jié)距(cell-pitch)技術(shù)用于形成 功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的某些實施方式中，厚度“H”可以在約 1,000 A與1,400 A之間。本發(fā)明不限于這個數(shù)字范圍?？梢砸蕾囉谔幚砑夹g(shù)和目標(biāo)溝道 尺寸選擇H的其它值。而且，可以看出，無需使用光刻處理來執(zhí)行蝕刻步驟284。在圖2E中，去除步驟286基本上剝離了光刻膠層270b。例如，去除步驟286可以 包括干蝕刻步驟和/或濕蝕刻步驟。在去除步驟286包括干蝕刻步驟的情況下，可以使用 至少包括一種含氧氣體(例如，適用于去除光刻膠的氧氣(O2)、臭氧(O3)、或其它含氧氣體) 的前驅(qū)體。在某些實施方式中，去除步驟286可以至少使用一種添加劑氣體，例如，適用于 去除光刻膠的氯氣(Cl2)、氬氣(Ar)、溴化氫(HBr)、或其它添加劑。在一個實施方式中，在 圖2D中的蝕刻步驟284之后，原位剝離光刻膠層270b。在圖2F中，蝕刻步驟290使用硬掩模層260b作為蝕刻掩模使半導(dǎo)體區(qū)250凹進(jìn)， 從而在半導(dǎo)體區(qū)250中形成凹部254。在半導(dǎo)體區(qū)250包含硅的一個實施方式中，使用傳 統(tǒng)的硅蝕刻工藝來形成凹部254。蝕刻步驟290可以包括干蝕刻步驟和/或濕蝕刻步驟。 在某些實施方式中，蝕刻步驟290可以使用至少包括Cl2、Ar、氦氣(He)、HBr, O2、三氟化氮 (NF3)、及六氟化硫(SF6)的其中一種的前驅(qū)體。在蝕刻步驟290期間，可以去除某些硬掩模層260b。但是，選擇硬掩模260b的臺 階部264的高度H，使得在蝕刻處理290后，保留了臺階部264的充分量264a，從而確保在 蝕刻步驟290期間內(nèi)，不去除在臺階部264下面延伸的半導(dǎo)體區(qū)250a的部分。在某些實施 方式中，蝕刻步驟290具有半導(dǎo)體區(qū)250對于硬掩模層260b約為10以上的蝕刻選擇性，使 得蝕刻步驟290可期望地蝕刻半導(dǎo)體區(qū)250，而基本不會去除硬掩模層260b的部分。在某 些實施方式中，可以使用眾所周知的干涉儀深度控制技術(shù)來精確控制凹部254的深度?？?以看出，無需使用光刻處理來執(zhí)行蝕刻步驟290。在圖2G中，蝕刻步驟292基本上去除硬掩模層260c的臺階部264a，從而暴露半導(dǎo) 體區(qū)250a的表面區(qū)261b。在某些實施方式中，蝕刻步驟292可以包括干蝕刻步驟和/或濕 蝕刻步驟。在蝕刻步驟292包括干蝕刻步驟的情況下，可以使用至少包括一種含氟氣體(例 如，四氟化碳(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)、環(huán)丁烷(C4F8)、二氟甲燒(CH2F2)、或 其它含氟氣體)的前驅(qū)體。在某些實施方式中，蝕刻步驟292可以使用至少一種添加劑氣體(例如，適于加入蝕刻步驟292的氬氣、氮氣、氧氣、一氧化碳、或其它添加劑)，從而去除 硬掩模層260c的臺階部264a。在某些實施方式中，設(shè)計蝕刻步驟292，以便與襯底250a相 比對于硬掩模層260b具有相對較高的蝕刻選擇性，從而確保硬掩模層260b的臺階部264a 被完全去除，同時使對襯底250a的任何蝕刻最小化。在圖2H中，蝕刻步驟294使用硬掩模層260d作為蝕刻掩模來去除襯底250a的部 分，從而在襯底250a中形成溝道254a。因此，溝道254a具有比下部253更寬的上部252。 蝕刻步驟294可以包括干蝕刻步驟和/或濕蝕刻步驟。在某些實施方式中，蝕刻步驟294可 以使用包括Cl2、Ar、氦氣(He)、HBr、O2、三氟化氮(NF3)、及六氟化硫(SF6)中的至少一種的 前驅(qū)體。在某些實施方式中，眾所周知的干涉儀深度控制技術(shù)可以用于精確控制溝道254a 的深度。在可替換的實施方式中，可以如圖3A 圖3B中所描述的通過單獨的蝕刻步驟代 替圖2F 圖2H中所描述的三個蝕刻步驟。圖3A中的截面圖對應(yīng)于圖2F中的截面圖，因 此，產(chǎn)生圖3A所示結(jié)果的處理步驟與圖2A 圖2F中所描述的處理步驟對應(yīng)。在圖3B中， 執(zhí)行蝕刻步驟355，以去除硬掩模層360b的臺階部364以及半導(dǎo)體區(qū)250的部分，結(jié)果形成 具有更淺且更寬的上部352和更深且更窄的下部353的最終溝道354。依賴于目標(biāo)溝道深 度t2、溝道更淺部分的目標(biāo)深度tl、及硬掩模層360b的臺階部364的高度H，蝕刻步驟355 可以根據(jù)下面的方程式(1)而設(shè)計為在硬掩模層360b與半導(dǎo)體區(qū)250之間具有適當(dāng)?shù)倪x 擇性。T = t2-tl = SXH (1)在方程式(1)中，“T”表示溝道的全深度tl與溝道的上部352的深度之間的差值； “S”表示選擇性；并且“H”表示圖2E中的硬掩模層360b的臺階部364的高度。在一個示 例性實施方式中，在0. 35 μ m處理技術(shù)中，對于H 1 = 1,OOO A,為了獲得t2 = 1. 5μ m和tl =0.5 μ m，選擇性S可以被設(shè)定為7 10范圍內(nèi)的值。重新參照圖2A 圖2H，根據(jù)本發(fā)明的實施方式，在一個單個蝕刻室中原位執(zhí)行在 第一硅蝕刻290之前的所有蝕刻步驟。即，在諸如等離子體蝕刻室的單個蝕刻室中可以全 部執(zhí)行用于蝕刻硬掩模的蝕刻步驟(蝕刻步驟280和284)以及光刻膠蝕刻步驟(用于限 定圖2A中的溝道開口 271的初始抗蝕劑蝕刻，圖2C中的隨后的抗蝕劑修整步驟282，及圖 2E中的抗蝕劑去除步驟286)。通過在單個室中執(zhí)行多個蝕刻步驟，基本上減小了晶片移動 及因此產(chǎn)生的循環(huán)時間。這樣結(jié)合干涉儀終點測量技術(shù)和抗蝕劑修整技術(shù)提供了精確的CD 和溝道深度控制以及制造成本的顯著降低。在可替換的實施方式中，可以在一個蝕刻室中 執(zhí)行用于蝕刻硬掩模的各種蝕刻步驟，并且可以在一個不同的蝕刻室中執(zhí)行用于蝕刻光刻 膠層的各種蝕刻步驟。上述用于形成具有更寬上部和更窄下部的溝道的技術(shù)可以有利地結(jié)合于用于形 成各種溝道半導(dǎo)體器件的工藝中。圖4A 圖4H是示出了在根據(jù)圖2A 圖2H或圖3A 圖3B中所描述的工藝形成溝道的情況下，用于形成溝道柵極MOSFET的示例性方法的簡化 截面圖。在圖4A中，使用圖2A 圖2H中所描述的工藝或通過圖3A 圖3B所描述的其變 化在N型外延層204中形成具有更寬上部208b和更窄下部208a的溝道。外延層204在N 型襯底202之上延伸。在圖4B中，使用傳統(tǒng)方法沿著外延層204的表面形成絕緣層210。因此，利用絕緣層210涂覆溝道的側(cè)壁。絕緣層210具有50 1,000人范圍內(nèi)的厚度。在一個實施方式 中，絕緣層210為具有約400人厚度的柵極氧化物。接下來，使用傳統(tǒng)的多晶硅沉積技術(shù)， 具有1,000 15,000 A范圍內(nèi)厚度的多晶硅層212被沉積在絕緣層210上，從而填充溝 道。在一個實施方式中，多晶硅層212具有約5,500人的厚度，并且摻雜了雜質(zhì)。在另一 個實施方式中，在形成多晶硅層212之前，沿著溝道的中間部208a的底部形成厚的絕緣層。 這樣有利地減小了 MOSFET的柵極電容。在圖4C中，多晶硅層212被回蝕(etched back)，從而在溝道的中間部208a中形 成柵極212a。多晶硅層212被回蝕，使其上表面被凹進(jìn)至溝道的外部208b的下面。這樣 確保了在溝道的外部208b中沒有留下多晶硅，否則會使柵極與源極短路(short the gate tothe source)并且也會阻擋在處理中隨后所執(zhí)行的源極和主體的注入。但是，必須仔細(xì)控 制多晶硅層212被回蝕的程度，從而確保柵極的至少一部分與隨后步驟中所形成的源極區(qū) 交迭(疊置)。傳統(tǒng)的多晶硅蝕刻技術(shù)可以用于回蝕多晶硅層212。隨后，通過注入諸如硼的P型雜質(zhì)在鄰近溝道間的外延層204中形成P型主體區(qū) 214。通過箭頭218象征性地示出P型注入，其表示不需要掩模。主體區(qū)214向外延層204 內(nèi)延伸以達(dá)到主要通過目標(biāo)通道長度所表示的深度。接下來，通過注入諸如砷或磷的N型 雜質(zhì)在主體區(qū)214中形成高度摻雜N型區(qū)216。N型區(qū)216沿著主體區(qū)214的頂表面延伸， 并且剛好在溝道的外部208b下面。通過箭頭219象征性地示出N型注入，表示對于這個注 入也不需要掩模。傳統(tǒng)的離子注入技術(shù)可以用于兩個注入步驟。在圖4D中，使用傳統(tǒng)技術(shù)在整個結(jié)構(gòu)上面形成諸如BPSG的電介質(zhì)層220。電介質(zhì) 層220具有2,000 15,000 A范圍內(nèi)的厚度。在一個實施方式中，電介質(zhì)層220的厚度約 為8,000人。接下來，執(zhí)行傳統(tǒng)的電介質(zhì)流動步驟(dielectric flow st印)，從而獲得圖 4E中所示的平坦表面。隨后，蝕刻電介質(zhì)層220a，直至如圖4F所示到達(dá)硅。在電介質(zhì)蝕刻 后，被完全容納在溝道中的電介質(zhì)區(qū)220b保留，同時，暴露N型區(qū)216的表面區(qū)。在圖4G中，執(zhí)行傳統(tǒng)的硅蝕刻，從而形成接觸開口 222。去除足夠量的硅，使得主 體區(qū)214的頂層與N型區(qū)216的上部也一起被去除。這樣確保了 ⑴主體區(qū)214a的頂表 面變得暴露，使得能夠與主體區(qū)214a接觸，(ii)對于N型區(qū)216而言，通過主體區(qū)214a所 分離的源極區(qū)216a保留，并且(iii)源極區(qū)216a的側(cè)壁區(qū)變得暴露，使得能夠與源極區(qū) 216a接觸。在圖4H中，金屬層226被沉積，從而接觸主體區(qū)214a和源極區(qū)216a。在金屬226 被沉積前，可以使用傳統(tǒng)的離子注入技術(shù)沿著主體區(qū)214a的頂表面而可選地形成一層重 度摻雜P型區(qū)224。重度摻雜區(qū)224有助于實現(xiàn)金屬226與主體區(qū)214a之間的歐姆接觸。 如所示出的，通過沿著每個溝槽的頂表面延伸的電介質(zhì)層220b來使金屬層226與柵極212a 絕緣。重新參照圖4G，被執(zhí)行用于形成接觸開口 222的硅蝕刻暴露出沿著溝道的外部 208b的側(cè)壁延伸的絕緣層210的部分?？梢钥闯?，絕緣層210的暴露部分與源極區(qū)216a的 暴露的側(cè)壁區(qū)一起有利地限定了鄰近溝道之間的接觸開口 222。因此，不需要在形成源極區(qū) 216a或接觸開口 222中所使用的遮掩步驟，可形成與溝道自對準(zhǔn)的接觸開口 222和源極區(qū) 216a。
因為源極區(qū)216a和接觸開口 222與溝道自對準(zhǔn)，所以消除了對于如傳統(tǒng)技術(shù)中一 樣的接觸偏移(圖1中的尺寸D)的考慮的需要。此外，可以使接觸開口(圖1中的尺寸B) 小于通常設(shè)計待解決的光刻工具。因此，不僅從圖1中傳統(tǒng)的溝道MOSFET的最小單元節(jié)距 A+B+2C+2D中消除了 2D項，而且B項也會變得更小。對于相同工藝技術(shù)而言，不用增加工藝 的復(fù)雜性就能獲得小得多的單元節(jié)距。圖中的截面圖僅僅為圖解說明，不用于限定單元陣列的布局或其它結(jié)構(gòu)方位。此 外，這些圖不能精確反映出當(dāng)所有各種區(qū)出現(xiàn)在實際器件中時它們的實際形狀。圖5示出 了對應(yīng)于圖4H中的圖示的示例性截面圖，并且被提供示出了根據(jù)本發(fā)明一個實施方式的 溝道的輪廓的更精確的表示。由于某些區(qū)域的很小的尺寸及諸如溫度循環(huán)的處理步驟的影 響，所以在處理期間很多角會變圓。結(jié)果，溝道出現(xiàn)如圖5所示的Y形，而不是先前圖中所 示的T形。但是，需要了解，本發(fā)明不限制于特定形狀的溝道。工藝順序不必限于上面所述的順序。例如，可以在處理中先形成主體區(qū)214(圖 4C)。例如，在圖2A中，在形成掩模層260和光刻膠層271之前，P型雜質(zhì)可以被注入半導(dǎo) 體區(qū)250中，或者P型外延層可以在半導(dǎo)體區(qū)250上生長。類似地，可以在處理順序中先形 成N型區(qū)216(圖4C)。例如，可以在形成溝道前執(zhí)行N型雜質(zhì)的表面層注入(或毯式注入， blanket implant)，從而在主體區(qū)中形成高度摻雜N型區(qū)。但是，高度摻雜N型區(qū)需要比圖 4C所描述的更深入地延伸進(jìn)入主體區(qū)，使得在形成溝道后，N型區(qū)的至少一部分在溝道的 外部下面延伸。而且，為了到達(dá)主體區(qū)的表面，圖4G中需要更深的硅蝕刻。在進(jìn)一步的變化中，外延層204可以具有梯度摻雜濃度而不是固定摻雜濃度，或 者可以由每個都具有不同摻雜濃度的多個外延層構(gòu)成，或者可以依賴于設(shè)計目標(biāo)全部被消 除。此外，溝道可以清晰地通過外延層204延伸并且終止于襯底202內(nèi)部。因此，根據(jù)本發(fā)明的實施方式，披露了流線型工藝，其用于形成具有需要最少數(shù)目 的掩模的自對準(zhǔn)特征的溝道FET，結(jié)果，導(dǎo)致單元節(jié)距減小、成本降低、制造周期時間更快、 并且諸如閾值電壓Vt和Rdson的器件特性更均一。本發(fā)明不限于任意具體類型的晶體管，并且可以在多種器件中實施。例如，能夠使 用在圖2A 圖2H、圖3A 圖3B、及圖4A 圖4H中所描述的工藝順序的任意組合來形成 P通道溝道柵極MOSFET ( S卩，結(jié)構(gòu)上類似于圖4H的晶體管，只是所有硅區(qū)的導(dǎo)電類型被反 轉(zhuǎn))；N通道溝道柵極IGBT( S卩，結(jié)構(gòu)上類似于圖4H的晶體管，只是使用P型襯底代替N型 襯底)；P通道溝道柵極IGBT( S卩，結(jié)構(gòu)上類似于圖4H但具有相反導(dǎo)電性的硅區(qū)的晶體管， 只是保持襯底為N型)；N通道屏蔽的柵極溝道MOSFET (即，結(jié)構(gòu)上類似于圖4H的晶體管， 只是屏蔽電極被形成在柵電極212a下面并與其絕緣)；P通道屏蔽的柵極溝道MOSFET (即， 結(jié)構(gòu)上類似于圖4H的晶體管，只是屏蔽電極被形成在柵電極212a下面并與其絕緣，并且 所有硅區(qū)的導(dǎo)電類型被反轉(zhuǎn))；N通道屏蔽的柵極溝道IGBT( S卩，結(jié)構(gòu)上類似于圖4H的晶 體管，只是屏蔽電極被形成在柵電極212a下面并與其絕緣，并且使用P型襯底代替N型襯 底)；P通道屏蔽的柵極溝道IGBT( S卩，結(jié)構(gòu)上類似于圖4H的晶體管，只是屏蔽電極被形成 在柵電極212a下面并與其絕緣，并且硅區(qū)具有對于襯底而言相反的導(dǎo)電類型)；溝道柵極 同步FET(即，集成溝道柵極MOSFET和肖特基)；以及上述器件的超結(jié)變化(即，具有多列 交互導(dǎo)電類型硅的器件)。因此，上述為某些示例性實施方式，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修
11改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體區(qū)之上形成硬掩模層，所述硬掩模層具有比其外部更薄的內(nèi)部，所述內(nèi)部限定了所述半導(dǎo)體區(qū)的暴露的表面區(qū)；通過所述半導(dǎo)體區(qū)的所述暴露的表面區(qū)來去除所述半導(dǎo)體區(qū)的一部分；去除所述硬掩模層的所述更薄的部分，從而暴露所述更薄部分下面的所述半導(dǎo)體區(qū)的表面區(qū)；以及通過所述半導(dǎo)體區(qū)的所有暴露的表面區(qū)去除所述半導(dǎo)體區(qū)的另外的部分，從而形成上部比其下部更寬的溝道。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述形成硬掩模層的步驟包括在所述半導(dǎo)體區(qū)之上形成硬掩模層和光刻膠層的堆棧，使得所述光刻膠層具有在其中 的開口，并且所述硬掩模層具有通過所述光刻膠層所覆蓋的外部和通過所述光刻膠層中的 所述開口所暴露的內(nèi)部，所述暴露的內(nèi)部比所述硬掩模層被覆蓋的外部更薄，所述暴露的 內(nèi)部限定了所述半導(dǎo)體區(qū)暴露的表面區(qū)。
3.根據(jù)權(quán)利要求2所述的方法，其中，形成堆棧的步驟進(jìn)一步包括 在半導(dǎo)體區(qū)之上形成硬掩模層；在所述硬掩模層之上形成圖案化的光刻膠層，所述圖案化的光刻膠層具有開口，通過 所述開口暴露所述硬掩模層的表面區(qū)；通過所述硬掩模層的所述暴露的表面區(qū)在所述硬掩模層中形成凹部； 修整所述圖案化的光刻膠層，以便加寬在所述圖案化的刻膠層中的所述開口，從而暴 露所述硬掩模層的另外的部分；以及使所述硬掩模層暴露的部分凹進(jìn)，從而形成所述硬掩模層暴露的內(nèi)部，所述硬掩模層 暴露的內(nèi)部限定了開口，通過所述開口暴露所述半導(dǎo)體區(qū)的表面區(qū)。
4.根據(jù)權(quán)利要求3所述的方法，其中，形成圖案化的光刻膠層的所述步驟包括 在所述半導(dǎo)體區(qū)之上形成光刻膠層；以及在所述光刻膠層中形成開口，從而暴露所述硬掩模層的表面區(qū)。
5.根據(jù)權(quán)利要求4所述的方法進(jìn)一步包括在去除所述半導(dǎo)體區(qū)的一部分的步驟之前， 整體去除所述圖案化的光刻膠層。
6.根據(jù)權(quán)利要求5所述的方法，其中，在單個處理室中執(zhí)行以下的全部步驟在所述光 刻膠層中形成開口，在所述硬掩模層中形成凹部，修整所述圖案化的光刻膠層，使所述硬掩 模層的暴露的部分凹進(jìn)，及整體去除所述圖案化的光刻膠層。
7.根據(jù)權(quán)利要求3所述的方法，其中，使所述硬掩模層暴露的部分凹進(jìn)從而形成所述 硬掩模層暴露的臺階部的步驟進(jìn)一步包括通過干涉儀終點檢測法確定所述暴露的臺階部 的高度。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)具有第一導(dǎo)電類型，所述方法進(jìn)一 步包括形成對所述溝道的側(cè)壁加襯的柵極電介質(zhì)； 在所述溝道的下部中形成柵電極； 在所述半導(dǎo)體區(qū)中形成具有第二導(dǎo)電類型的主體區(qū)；以及 在鄰近所述溝道的所述主體區(qū)中形成具有第一導(dǎo)電類型的源極區(qū)。
9.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)具有第一導(dǎo)電類型，所述方法進(jìn)一 步包括形成對所述溝道的下部的下側(cè)壁和底部加襯的保護電介質(zhì)；在所述溝道的所述下部形成屏蔽電極，所述屏蔽電極通過所述屏蔽電介質(zhì)與所述硅區(qū) 絕緣；在所述屏蔽電極之上形成電極間電介質(zhì)；在所述電極間電介質(zhì)之上的溝道的下部中形成柵電極；在所述硅區(qū)中形成具有所述第二導(dǎo)電類型的阱區(qū)；以及在鄰近每個溝道的所述阱區(qū)中形成具有所述第一導(dǎo)電類型的源極區(qū)。
10.一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體區(qū)之上形成硬掩模層，所述硬掩模層具有比其外部更薄的內(nèi)部，所述內(nèi)部限 定了所述半導(dǎo)體區(qū)的暴露的表面區(qū)；并且使用單一的蝕刻工藝，去除以下(1)通過所述半導(dǎo)體區(qū)的暴露的表面區(qū)去除所述半 導(dǎo)體區(qū)的一部分，(2)去除所述硬掩模層的更薄的部分，(3)去除在所述更薄部分下面的所 述半導(dǎo)體區(qū)的部分，從而形成具有比其下部更寬的上部的溝道。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述去除步驟薄化但并未完全去除所述硬掩 模層的所述外部。
12.根據(jù)權(quán)利要求10所述的方法，其中，使用選擇性蝕刻工藝執(zhí)行所述去除步驟。
13.根據(jù)權(quán)利要求10所述的方法，其中，形成硬掩模層的步驟包括在半導(dǎo)體區(qū)之上形成硬掩模層和光刻膠層的堆棧，使得所述光刻膠層中具有開口，并 且所述硬掩模層具有通過所述光刻膠層所覆蓋的外部及通過所述光刻膠層中的所述開口 所暴露的內(nèi)部，所述暴露的內(nèi)部比所述硬掩模層被覆蓋的外部更薄，所述暴露的內(nèi)部限定 了所述半導(dǎo)體區(qū)的暴露的表面區(qū)。
14.根據(jù)權(quán)利要求13所述的方法，其中，形成堆棧的步驟進(jìn)一步包括 在半導(dǎo)體區(qū)之上形成硬掩模層；在所述硬掩模層之上形成圖案化的光刻膠層，所述圖案化的光刻膠層具有開口，通過 所述開口暴露所述硬掩模層的表面區(qū)；通過所述硬掩模層的所述暴露的表面區(qū)在所述硬掩模層中形成凹部； 修整所述圖案化的光刻膠層，以便加寬在所述圖案化的光刻膠層中的所述開口，從而 暴露所述硬掩模層的另外的部分；以及使所述硬掩模層暴露的部分凹進(jìn)，從而形成所述硬掩模層暴露的內(nèi)部，所述硬掩模層 暴露的內(nèi)部限定了開口，通過所述開口暴露所述半導(dǎo)體區(qū)的表面區(qū)。
15.根據(jù)權(quán)利要求14所述的方法，其中，形成圖案化的光刻膠層的步驟包括 在所述半導(dǎo)體區(qū)之上形成光刻膠層；以及在所述光刻膠層中形成開口，從而暴露所述硬掩模層的表面區(qū)。
16.根據(jù)權(quán)利要求15所述的方法進(jìn)一步包括在去除所述半導(dǎo)體區(qū)的一部分的步驟之 前，整體去除所述圖案化的光刻膠層。
17.根據(jù)權(quán)利要求16所述的方法，其中，在單個處理室中執(zhí)行以下的全部步驟在所述 光刻膠層中形成開口，在所述硬掩模層中形成凹部，修整所述圖案化的光刻膠層，使所述硬掩模層暴露的部分凹進(jìn)，及整體去除所述圖案化的光刻膠層。
18.根據(jù)權(quán)利要求14所述的方法，其中，在所述硬掩模層中形成凹部的步驟進(jìn)一步包 括通過干涉儀終點檢測法確定所述凹進(jìn)的硬掩模層的深度。
19.根據(jù)權(quán)利要求10所述的方法，其中，所述半導(dǎo)體區(qū)具有第一導(dǎo)電類型，所述方法進(jìn) 一步包括形成對所述溝道的側(cè)壁加襯的柵極電介質(zhì)； 在所述溝道的下部中形成柵電極；在所述半導(dǎo)體區(qū)中形成具有所述第二導(dǎo)電類型的主體區(qū)；以及 在鄰近所述溝道的所述主體區(qū)中形成具有所述第一導(dǎo)電類型的源極區(qū)。
20.根據(jù)權(quán)利要求10所述的方法，其中，所述半導(dǎo)體區(qū)具有第一導(dǎo)電類型，所述方法進(jìn) 一步包括形成對所述溝道的下部的下側(cè)壁和底部加襯的屏蔽電介質(zhì)；在所述溝道的下部形成屏蔽電極，所述屏蔽電極通過所述屏蔽電介質(zhì)與所述硅區(qū)絕緣；在所述屏蔽電極之上形成電極間電介質(zhì)；在所述電極間電介質(zhì)之上的溝道的下部中形成柵電極；在所述硅區(qū)形成具有所述第二導(dǎo)電類型的阱區(qū)；以及在鄰近每個溝道的所述阱區(qū)中形成具有所述第一導(dǎo)電類型的源極區(qū)。全文摘要
一種用于形成半導(dǎo)體結(jié)構(gòu)的方法包括下面步驟在半導(dǎo)體區(qū)之上形成硬掩模層。所述硬掩模層具有比其外部更薄的內(nèi)部，并且所述內(nèi)部限定了所述半導(dǎo)體區(qū)的暴露的表面區(qū)。通過所述半導(dǎo)體區(qū)暴露的所述表面區(qū)來去除所述半導(dǎo)體區(qū)的一部分。去除所述硬掩模層的所述更薄的部分，從而暴露所述更薄部分下面的所述半導(dǎo)體區(qū)的表面區(qū)。通過所述半導(dǎo)體區(qū)的所有暴露的表面區(qū)去除所述半導(dǎo)體區(qū)的另外的部分，從而形成具有比其下部更寬的上部的溝道。
文檔編號H01L21/762GK101903998SQ200880122194
公開日2010年12月1日 申請日期2008年12月10日 優(yōu)先權(quán)日2007年12月19日
發(fā)明者何宜修, 侯賽因·帕拉維, 布賴恩特·哈沃德, 斯泰西·W·霍耳, 陳暉 申請人:飛兆半導(dǎo)體公司