專利名稱：一種半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于高壓集成電路及功率集成電路中的集成技術(shù)， 尤其涉及一種半導(dǎo)體器件。
背景技術(shù)：
功率集成電路中高壓(功率)器件的制造方法有介質(zhì)隔離
(Dielectric Isolation, DI)方法、p誦n結(jié)隔離(Junction Isolation ， JI)方法及自隔離(Self-Isolation, SI)方法。其隔離性能是DI優(yōu)于 JI， JI優(yōu)于SI。而成本一般來說則是反過來SI最低，JI次之，DI成 本最高。SI —般采用RESURF技術(shù)，其擊穿電壓通常只有同村底構(gòu)成 的平行平面結(jié)的70%,而且在開關(guān)應(yīng)用中導(dǎo)通電阻高。關(guān)于這種技術(shù)， 可見于參考文獻(xiàn)[l。


圖1所示為現(xiàn)有技術(shù)常用的高壓集成電路(High Voltage IC ， HVIC)。該高壓集成電路100包含四個(gè)部分 一個(gè)〗氐壓控制電路101， 一個(gè)低側(cè)驅(qū)動(dòng)電路102及一個(gè)高壓電平位移電路103，還有一個(gè)高側(cè)驅(qū) 動(dòng)電路104。低側(cè)驅(qū)動(dòng)電路102和低側(cè)nMOST 105相連，高側(cè)驅(qū)動(dòng)電 路104和高側(cè)nMOST 106相連。其中高側(cè)驅(qū)動(dòng)電路104的一個(gè)公共端 是與圖騰柱結(jié)構(gòu)的中間輸出端點(diǎn)相聯(lián)。此中間端點(diǎn)稱為盆("TUB"), 它對地的電壓可從零直到高壓母線的電壓。換言之，盆是一個(gè)浮動(dòng)電壓 端。低側(cè)驅(qū)動(dòng)電路102及低壓控制電路101均是低壓電路，其供電的電 源電路均以地作為公共端。高側(cè)驅(qū)動(dòng)電路104是一個(gè)以盆為參考電壓端 的低壓電路。圖中的高壓電平位移電路103 —方面是以低壓電路的輸出 端為其輸入端，而另一方面是以其輸出端為高側(cè)驅(qū)動(dòng)電路104的輸入 端。后者的電位可以從地直到最高電壓。因此，高壓電平位移電路103 中必須有能耐高壓的器件。在參考文獻(xiàn)[2中，本申請的發(fā)明人的發(fā)明專利提出了利用最佳有效 橫向表面摻雜技術(shù)來制造能耐高壓的高側(cè)及低側(cè)器件。利用該種發(fā)明制 造器件不采用DI及JI技術(shù)，其工藝與常規(guī)CMOS及BiCMOS兼容， 而且還可以以較低的成本在同 一 芯片上制造低側(cè)器件，高側(cè)器件及以盆 為公共端的低壓的高側(cè)驅(qū)動(dòng)集成電路。
但是，在傳統(tǒng)的版圖設(shè)計(jì)中，往往將高壓電平位移電路所用到的兩 個(gè)耐高壓器件與高側(cè)及低側(cè)器件分離開來，采用各自單獨(dú)的耐壓區(qū)制 作。眾所周知，耐壓要求越高，耐壓區(qū)就越長，耐高壓器件所占的版圖 面積就越大。而高壓電平位移電路所用到的兩個(gè)耐高壓器件只需很小的 電流來傳輸信號(hào)。在這種情況下，即使該兩器件做成以圓形為結(jié)邊緣區(qū) 的器件，由于其半徑大于耐壓區(qū)長度，也占用了相當(dāng)大的芯片面積。
此外，如果該兩器件各自做在不同的區(qū)，則兩器件中相對于襯底為 高壓的端點(diǎn)區(qū)的互聯(lián)還必須各自有引線區(qū)和外聯(lián)線，增加了芯片面積和 工藝復(fù)雜性。 參考文獻(xiàn)
1，B. Marari， et al" <Smart Power IC，s Technologies and Applications>， Springer-Verlag， Berlin, Heidelberg, New York, 1995。Vh這兩個(gè)器件的耐壓區(qū)及其之間的隔離區(qū)的示意圖。
圖7是利用參考文獻(xiàn)[2]的基本耐壓結(jié)構(gòu)制作高側(cè)nMOST及低 側(cè)nMOST的示意圖。
圖8是利用圖7的耐壓結(jié)構(gòu)制作高壓電平位移電路，并在盆的區(qū) 域15內(nèi)集成低壓的高側(cè)驅(qū)動(dòng)電路的示意圖。
圖9示出p區(qū)2與p區(qū)5和if襯底區(qū)1之間有一層絕緣材料。
圖10示出兩個(gè)耐壓區(qū)之間也有絕緣層隔開的情形。
圖11是利用參考文獻(xiàn)[5I的基本耐壓結(jié)構(gòu)制作高側(cè)nMOST及低 側(cè)nMOST的示意圖。
圖12示意地表示圖11中第一耐壓區(qū)及其之間的隔離區(qū)在某處 沿垂直紙面方向的剖面圖。
具體實(shí)施例方式
下面參照附圖對本發(fā)明進(jìn)行更全面的描述，其中說明本發(fā)明的示例 性實(shí)施例。在附圖中，相同的標(biāo)號(hào)表示相同或相似的組件或元素。
圖2是一種包括高壓電平位移電路的具體電路圖。圖2示出低壓 控制電路201、高壓電平位移電路202、高側(cè)nMOST 203和低側(cè) nMOST 204。在高壓電平位移電路202中，Mn和M2是耐高壓 nMOST，分別傳輸高側(cè)nMOST 203開啟和關(guān)斷的控制信號(hào)。當(dāng)Mi 開啟，有電流流過Rl,在RS觸發(fā)器的輸入端產(chǎn)生一個(gè)低電平(其 電壓等于V。ut)，通過高側(cè)驅(qū)動(dòng)電路使高側(cè)nMOST 203開啟，其中 V。ut是指圖騰柱結(jié)構(gòu)輸出端的電壓。與此相仿，通過M2可使高側(cè) nMOST 203關(guān)斷。當(dāng)Mi和M2都關(guān)斷時(shí)，其漏極電壓都等于 V。ut+VDD，， 其中V。D，是高側(cè)驅(qū)動(dòng)電路的電源電壓。而V。w的電壓 與高低側(cè)器件的開關(guān)狀態(tài)有關(guān)。在理想狀態(tài)下，當(dāng)高側(cè)nMOST 203開啟而低側(cè)nMOST 204關(guān)斷時(shí)，V福的電壓等于V。(其值通常遠(yuǎn)高 于VDD');當(dāng)?shù)蛡?cè)nMOST 204開啟而高側(cè)nMOST 203關(guān)斷時(shí)， V。w的電壓接近0V。因此，高壓電平位移電路202中的Mi和M2的 漏極電壓隨低側(cè)nMOST 204的漏極電壓(也即V。ut)變化而變化， 且兩者之間的電壓差值最大為Vdd', Vdd'逸小于Vo。
順便指出，在實(shí)際工作中，Vo的電壓可能不是常數(shù)，而是有波 動(dòng)的，但其最大值不能超過高壓器件的擊穿電壓。
圖3示意地表示利用本發(fā)明制作高側(cè)nMOST、低側(cè)nMOST及 用于高壓電平位移的IV^這三個(gè)器件的耐壓區(qū)及其間隔離區(qū)的俯視 圖。圖中的左方是制作高側(cè)nMOST 304的區(qū)域，右上方是制作低側(cè) nMOST 301的區(qū)域，右下方是制作用于高壓電平位移電路的耐高壓 nMOST器件Mi 302的區(qū)域，左上方的虛線框內(nèi)是制作低壓的高側(cè) 驅(qū)動(dòng)電路303的區(qū)域。標(biāo)號(hào)305指示《氐側(cè)nMOST 301和Mi 302之 間的隔離區(qū)，標(biāo)號(hào)306指示高側(cè)nMOST 304和1V^ 302之間的隔離 區(qū)，標(biāo)號(hào)307指示4氐側(cè)nMOST 301和高側(cè)nMOST 304之間的隔離 區(qū)。隔離區(qū)305包括區(qū)1、區(qū)17和區(qū)6。其中，從垂直紙面方向沿著 虛線AA，的剖面在后面圖7表出，沿著虛線BB，的剖面在后面圖8表 出，沿著虛線CC，的剖面在后面圖6表出。
圖4是利用本發(fā)明在表面相鄰的區(qū)域上制作低側(cè)nMOST和用于 高壓電平位移電路中的耐高壓nMOST器件Mi的鳥瞰圖。標(biāo)號(hào)401 指示低側(cè)nMOST,標(biāo)號(hào)402指示隔離區(qū)(寬度為W )，標(biāo)號(hào)402指 示Ml。在低側(cè)nMOST 401中，D^為漏電極，S^為源電極，GL為 柵電極，圖中的陰影區(qū)13為柵氧化層或柵絕緣層，漏電極Dl與n+ 漏區(qū)18相聯(lián)，源電極Sl與n+源區(qū)11相聯(lián)，并通過p+區(qū)12與源襯 底區(qū)p區(qū)17直接相聯(lián)。Mi 403的結(jié)構(gòu)與低側(cè)nMOST 401的結(jié)構(gòu)相 同。D磁為Mi的漏電極，Sm為源電極，G船為柵電極。圖中的陰影 區(qū)16為柵氧化層或柵絕緣層，漏電極D脆與n+漏區(qū)18相聯(lián)，源電 極Sl與n+源區(qū)11相聯(lián)，并通過p+區(qū)12與源襯底區(qū)p區(qū)17直接相 聯(lián)。其中，低側(cè)nMOST 401的漏電極D^與高側(cè)nMOST器件的源電極SH聯(lián)在一起作為圖騰柱的輸出端V。ut 。低側(cè)nMOST 401的柵 電極Gt與低側(cè)驅(qū)動(dòng)電路的輸出端相連。低側(cè)nMOST的源電極SL與 Mi的源電極Sm相聯(lián)且電位為0。 M!的柵電極G隨與控制高側(cè)器件 開啟的信號(hào)相聯(lián)。Mi的漏電極D肌與電阻Rl—端相聯(lián)，Rl另一端 接入位于盆中區(qū)域15中的低壓高側(cè)驅(qū)動(dòng)電路。if襯底區(qū)1通過外部 聯(lián)線與高側(cè)nMOST的漏電極Du相聯(lián)接且電位為V。(參見圖2)。 圖5是在一個(gè)距離為1^2Wpp的表面耐壓區(qū)下承受0.95VBpp時(shí)， 其表面施主密度的電通量隨表面距離變化的示意圖。其中，x表示離 開源村底區(qū)邊緣向漏區(qū)方向的距離。根據(jù)本發(fā)明人已發(fā)表的研究工 作，參考文獻(xiàn)[3]及4可知，在表面耐壓區(qū)中，只要耗盡的p型區(qū)的 受主密度減去耗盡的n區(qū)的施主密度，即凈電離受主的電通量密度D 隨離開源村底區(qū)邊緣向漏區(qū)方向的距離x的變化符合如圖5所示的分 布曲線，那么器件就能在最短的表面距離內(nèi)承受最大的反偏壓，其值 接近同襯底iT區(qū)1構(gòu)成的平行平面結(jié)的擊穿電壓的95%。該圖中的 實(shí)線表示一個(gè)距離為L = 2Wpp的表面耐壓區(qū)能夠承受0"SVBpp的最 佳情形。這里，D。 = qNDWpp， q代表電子電荷，Wpp代表同襯底濃 度下單邊突變平行平面結(jié)的耗盡層厚度，而ND代表這時(shí)襯底iT區(qū)1 的雜質(zhì)濃度。該圖中的虛線表示用三段均勻表面雜質(zhì)電通量密度來代 替實(shí)線所表示的情形。用這種三段近似所得的擊穿電壓只比實(shí)線所得 的略低。
高壓集成電路中，低側(cè)器件與M i之間需要有隔離區(qū)來保證兩者 的電流只在各自的區(qū)域內(nèi)流動(dòng)。圖6為沿圖3虛線CC，剖面或沿圖4 虛線剖面得到的示意低側(cè)nMOST與M i這兩個(gè)器件的耐壓區(qū)及其之 間的隔離區(qū)的示意圖。標(biāo)號(hào)601指示Ml的表面耐壓區(qū)，標(biāo)號(hào)603指 示低側(cè)nMOST的表面耐壓區(qū)，標(biāo)號(hào)602指示低側(cè)nMOST和Ml之 間的隔離區(qū)(寬度為W)。圖3和圖4中的低側(cè)nMOST與Mi之間 的隔離區(qū)602由n辟于底區(qū)l和p區(qū)17及n區(qū)6組成，如圖6所示。 該圖示出在同一 x值下，即在離開源襯底區(qū)邊緣向漏區(qū)方向的同一距 離下，低側(cè)nMOST與M i這兩個(gè)器件的耐壓區(qū)及其之間的隔離區(qū)。該圖可由圖3沿著虛線CC，剖面得到，亦可由圖4沿著虛線剖面得 到。
為滿足耐壓的要求，表面耐壓區(qū)不僅在x方向需要滿足有效表面 電荷密度分布，在同一x值處垂直于紙面的方向上也應(yīng)有接近于該x 值點(diǎn)所對應(yīng)的電荷密度。因此，取自同樣的某一 x值處的低側(cè) nMOST與Mi的耐壓區(qū)，其凈電離受主的電通量密度在W范圍內(nèi)的 平均值，都應(yīng)大致符合在圖5所示的分布曲線中同一 x值處的對應(yīng) 值，盡管各自可能略有偏差。而且，更應(yīng)注意的是，對于圖6示出的 寬度為W的隔離區(qū)602，其凈電離受主的電通量密度在W范圍內(nèi)的 平均值應(yīng)介于低側(cè)nMOST與M jt這兩個(gè)器件的耐壓區(qū)凈電離受主的 電通量密度在W范圍內(nèi)的兩平均值之間。也就是說，在寬度為W的 隔離區(qū)內(nèi)，p區(qū)17的電離受主總數(shù)加上p區(qū)5的電離受主總數(shù)減去 n區(qū)6的電離施主總數(shù)應(yīng)介于其兩旁耐壓區(qū)同樣W范圍內(nèi)的有效的 電離施主兩總數(shù)值之間。
圖7是利用參考文獻(xiàn)[2中的基本耐壓結(jié)構(gòu)制作的高側(cè)nMOST 及低側(cè)nMOST的示意圖。在圖7中，標(biāo)號(hào)701指示高側(cè)nMOST, 標(biāo)號(hào)702指示低側(cè)nMOST。其中有關(guān)低側(cè)nMOST的電極及其聯(lián)接 在圖4中已做說明。在高側(cè)nMOST中，DH為漏電極，SH為源電 極，Ga為柵電極。圖中的陰影區(qū)10為柵氧化層或柵絕緣層，漏電極 DH與n+漏區(qū)14相聯(lián)，源電極SH與n+源區(qū)8相聯(lián)，并通過p+區(qū)9與 源襯底區(qū)p區(qū)17直接相聯(lián)。其中，Dh與Vo相連，Dt與低側(cè)源電極 SH聯(lián)在一起作為圖騰柱的輸出端V。ut。該圖中，低側(cè)nMOST的表面 耐壓區(qū)，做為第一耐壓區(qū)，由p區(qū)5， p區(qū)7及n區(qū)6組成；高側(cè) nMOST的表面耐壓區(qū)，1故為第二耐壓區(qū)，由p區(qū)4， n區(qū)3及p區(qū) 2組成。
有關(guān)第一耐壓區(qū)與第二耐壓區(qū)之間的隔離問題已在參考文獻(xiàn) [2[4[5中介紹過，本專利中不再贅述。
圖8是利用圖7中高低側(cè)器件的耐壓結(jié)構(gòu)同時(shí)制作高側(cè) nMOST, M!及位于盆中區(qū)域15內(nèi)的低壓高側(cè)驅(qū)動(dòng)電路的示意圖。在圖8中，標(biāo)號(hào)801指示高側(cè)nMOST，標(biāo)號(hào)803指示Ml,標(biāo)號(hào) 802指示高側(cè)驅(qū)動(dòng)電路。其中，第一耐壓區(qū)和第二耐壓區(qū)及其之間的 結(jié)構(gòu)與圖7相同。
值得注意的是，圖8中在高側(cè)nMOST 801的源襯底區(qū)p區(qū)17 內(nèi)有一個(gè)虛線框標(biāo)出的區(qū)域15，該區(qū)域15是為做高側(cè)驅(qū)動(dòng)的低壓電 路802所設(shè)的。該區(qū)內(nèi)可能有n阱與p阱，其細(xì)節(jié)未在圖中畫出。 該區(qū)內(nèi)有聯(lián)線到電阻R1， Rl的另一端與Mi的漏電極D證相聯(lián)。區(qū) 域15還有與盆相聯(lián)接的線，亦即與Su相聯(lián)的線。此外，該區(qū)內(nèi)還有 與高側(cè)nMOST的柵GH相聯(lián)的線。
順便指出，Rl兩端的電壓很低，它可以用一個(gè)有源電阻代替， 例如用一個(gè)柵極與漏極相聯(lián)的低壓nMOST或pMOST代替。這時(shí)它 可設(shè)在區(qū)域15中而不是外接，前面圖中的Rl成為一條聯(lián)結(jié)線。
本發(fā)明自然可用于表面耐壓區(qū)和村底之間有薄的絕緣層隔開的情 形。圖9示出一個(gè)有一個(gè)薄的絕緣層I區(qū)32將表面耐壓區(qū)和襯底隔 開實(shí)現(xiàn)類似于圖7的高側(cè)nMOST及低側(cè)nMOST的情形。在圖9 中，標(biāo)號(hào)901指示高側(cè)nMOST，標(biāo)號(hào)902指示低側(cè)nMOST。圖中 的I區(qū)32將表面耐壓區(qū)與襯底分開，圖中的n'區(qū)60將第一耐壓區(qū)與 第二耐壓區(qū)分開。這里iT襯底底部通過外部聯(lián)線與高側(cè)的漏電極DH 相聯(lián)接。
本發(fā)明自然也可用于第 一表面耐壓區(qū)和第二表面耐壓區(qū)之間也有 絕緣層隔開的情形，圖10示出兩個(gè)耐壓區(qū)之間也有絕緣層隔開的情 形。在圖10中，標(biāo)號(hào)1001指示高側(cè)nMOST，標(biāo)號(hào)1002指示低側(cè) nMOST。圖10中存在絕緣層I區(qū)33。不僅如此，在耐壓區(qū)的各p 區(qū)與相鄰n區(qū)之間也可以有絕緣層隔開。
本發(fā)明不僅適用于上述的按照參考文獻(xiàn)[3， 4的耐壓區(qū)結(jié)構(gòu)，而 且也適用于參考文獻(xiàn)[5中的基本耐壓區(qū)結(jié)構(gòu)。圖11為利用參考文獻(xiàn) [5J的基本耐壓結(jié)構(gòu)的高側(cè)nMOST及低側(cè)nMOST的示意圖。在低 側(cè)nMOST中，Dt為漏電極，St為源電極，Gt為柵電極，圖中的陰 影區(qū)57為柵氧化層或柵絕緣層，漏電極Dl與n+漏區(qū)50相聯(lián)，源電極Sl與n+源區(qū)49相聯(lián)，并通過p+區(qū)48與p-襯底區(qū)41直接相聯(lián)。 在高側(cè)nMOST中，DH為漏電極，SH為源電極，GH為柵電極，圖中 的陰影區(qū)58為柵氧化層或柵絕緣層，漏電極DH與n+漏區(qū)54相聯(lián)， 源電極Sh與n+源區(qū)S3相聯(lián)，并通過p+區(qū)52與源村底區(qū)p區(qū)44直 接相聯(lián)。其中，低側(cè)nMOST的表面耐壓區(qū)做為第一耐壓區(qū)，由p區(qū) 42和n區(qū)43組成；高側(cè)nMOST的表面耐壓區(qū)4故為第二耐壓區(qū)，由 p區(qū)44和n區(qū)45組成，。同樣，此兩個(gè)耐壓區(qū)的凈電離受主密度的 電通量分布也需符合如圖5所示的分布曲線。
在圖11中，隔離低側(cè)nMOST與高側(cè)nMOST的耐壓區(qū)的方法 是利用一個(gè)pn結(jié)來實(shí)現(xiàn)。這里，在低側(cè)nMOST的n+區(qū)50附近做 一個(gè)p+區(qū)51，并有電極Gt與之相聯(lián)。在隔離區(qū)p-區(qū)41上形成一個(gè) n型區(qū)47，并在其頂上有一個(gè)電極G2。由于G！的電壓比高側(cè) nMOST的漏電極Dt的電壓小0.7V，當(dāng)G!與Gz相聯(lián)時(shí)，n區(qū)47與 p-區(qū)41形成反偏，這樣就形成了一個(gè)電子勢壘，阻止了電流從第二 耐壓區(qū)流向第一耐壓區(qū)。同時(shí)，陰影區(qū)55和56為場氧化層或場絕緣 層，其上做一個(gè)電極G3。該電極可以與高側(cè)nMOST的源電極Sh和 低側(cè)nMOST的漏電極Dt相聯(lián)，從而降低第一耐壓區(qū)和第二耐壓區(qū) 之間隔離區(qū)的電勢差，起到更好的隔離效果。
圖12表示圖11中第一耐壓區(qū)及其之間的隔離區(qū)在某處沿垂直紙 面方向的剖面圖。圖中，p-區(qū)41的電離受主密度減去n區(qū)43的電 離施主密度的凈電離受主密度的電通量在距離為W的范圍內(nèi)的平均 值，應(yīng)符合圖5分布曲線中的同一x值處的對應(yīng)值。
盡管以上所舉耐壓區(qū)中的雜質(zhì)密度分布是以參考文獻(xiàn)[3為例 的，但是顯而易見，對于雜質(zhì)密度分布是均勻的RESURF技術(shù)，或 對于雜質(zhì)密度分布為不相等的兩段的JTE技術(shù)，乃至其它各種雜質(zhì) 密度分布的耐壓區(qū)，本專利所述的隔離方法均有效。
雖然以上所舉的例子都是將圖騰柱功率器件和高側(cè)電平位移器件 集成在一起的技術(shù)，顯而易見，只要是兩個(gè)端電壓相近的高壓器件的 隔離都可采用上述的方法。以上對本發(fā)明的一些例子做了說明。不言而喻，對于熟悉本領(lǐng)域 的技術(shù)人員而言，還可以在本發(fā)明的思想下，作出其它許多應(yīng)用例子 而不超過本發(fā)明的權(quán)利要求。
本發(fā)明的描述是為了示例和描述起見而給出的，而并不是無遺漏的 或者將本發(fā)明限于所公開的形式。很多修改和變化對于本領(lǐng)域的普通技 術(shù)人員而言是顯然的。選擇和描述實(shí)施例是為了更好說明本發(fā)明的原理 和實(shí)際應(yīng)用，并且使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明從而設(shè)計(jì)適 于特定用途的帶有各種修改的各種實(shí)施例。
權(quán)利要求
1. 一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件是在輕摻雜的第一種導(dǎo)電類型的半導(dǎo)體襯底材料的表面形成的至少兩個(gè)高壓橫向器件；以所述襯底的未耗盡的中性區(qū)作為電壓的零點(diǎn)，每個(gè)所述橫向器件至少包括一個(gè)在表面有最大電壓的第二種導(dǎo)電類型區(qū)和一個(gè)在表面有最小電壓的第一種導(dǎo)電類型區(qū)，在所述最大電壓區(qū)到所述最小電壓區(qū)之間有表面耐壓區(qū)，所述表面耐壓區(qū)的底部或所述表面耐壓區(qū)的全部為第二種導(dǎo)電類型的區(qū)；所述至少兩個(gè)高壓橫向器件做在同一半導(dǎo)體芯片表面相鄰的區(qū)域上，其中相鄰的兩個(gè)高壓橫向器件在沿表面且垂直于從所述最大電壓區(qū)到所述最小電壓區(qū)的方向上的電壓不同的區(qū)之間有隔離區(qū)；所述隔離區(qū)是一個(gè)純半導(dǎo)體區(qū)或是一個(gè)半導(dǎo)體區(qū)中還含有絕緣介質(zhì)構(gòu)成的區(qū)，所述隔離區(qū)中的半導(dǎo)體區(qū)在全耗盡時(shí)所產(chǎn)生的、向襯底發(fā)出的、有效的第二種導(dǎo)電類型的電通量密度之值介于其兩旁的兩個(gè)器件各自的有效的第二種導(dǎo)電類型的電通量密度之間；所述純半導(dǎo)體區(qū)構(gòu)成的隔離區(qū)的中間為一個(gè)與襯底相聯(lián)的第一種導(dǎo)電類型的區(qū)，此區(qū)兩旁至少都有與兩個(gè)器件的第二種導(dǎo)電類型區(qū)各自直接相聯(lián)的第二種導(dǎo)電類型的區(qū)；所述隔離區(qū)在沿表面且垂直于從所述最大電壓區(qū)到所述最小電壓區(qū)的方向上的總寬度小于同襯底的單邊突變平行平面結(jié)在接近其最大反偏電壓下襯底的耗盡區(qū)厚度；所述有效的第二種導(dǎo)電類型的電通量密度是指在一個(gè)表面區(qū)域內(nèi)的電離雜質(zhì)所產(chǎn)生的總電通量被所述表面區(qū)域的面積除所得之值，所述面積在沿表面且垂直于從所述最大電壓區(qū)到所述最小電壓區(qū)的方向上所占的寬度不小于所述隔離區(qū)在表面的總寬度、但小于同襯底所做的單邊突變平行平面結(jié)在接近其最大反偏電壓下襯底的耗盡區(qū)厚度；外加于所述各橫向器件的所述最大電壓區(qū)的電壓之間的差值及各器件的所述最小電壓區(qū)的電壓之間的差值均小于每個(gè)橫向器件各自的所述最大電壓區(qū)的電壓和所述最小電壓區(qū)的電壓之間的差值；所述對襯底的最大電壓可以是正的，即最高電壓，也可以是負(fù)的，即最低電壓；當(dāng)所述最大電壓為正值時(shí)，第一種導(dǎo)電類型的半導(dǎo)體是p型半導(dǎo)體而第二種導(dǎo)電類型的半導(dǎo)體是n型半導(dǎo)體；當(dāng)所述最大電壓為負(fù)值時(shí)，第一種導(dǎo)電類型的半導(dǎo)體是n型半導(dǎo)體，第二種導(dǎo)電類型的半導(dǎo)體是p型半導(dǎo)體。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述最 大電壓區(qū)加最大電壓而所述最小電壓區(qū)加最小電壓時(shí)，所述表面耐壓 區(qū)全耗盡，襯底在所述表面耐壓區(qū)之下也有耗盡區(qū)，所述表面耐壓區(qū) 產(chǎn)生的、向襯底發(fā)出的、有效的第二種導(dǎo)電類型的電通量密度隨著離 所述最大電壓區(qū)的距離而變化；所述表面耐壓區(qū)的總厚度小于同襯底的單邊突變平行平面結(jié)在接 近其最大反偏電壓下村底的耗盡區(qū)厚度。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，其中所迷 最大電壓區(qū)所加電壓是變動(dòng)的，但不小于所述最小電壓區(qū)所加電壓， 而所述最大電壓區(qū)所加電壓不大于擊穿電壓。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，其中所述 最小電壓區(qū)所加電壓是變動(dòng)的，但不大于所述最大電壓區(qū)所加電壓， 而所述最大電壓區(qū)所加電壓不大于擊穿電壓。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述最大 電壓的第二種導(dǎo)電類型區(qū)和所述最小電壓區(qū)以及所述表面耐壓區(qū)和所述襯底之間有薄的絕緣層。
6. —種根據(jù)權(quán)利要求1至5中任意一項(xiàng)所述的半導(dǎo)體器件，用 于在同一塊芯片上制造一個(gè)圖騰柱接法中的一個(gè)高側(cè)高壓MOST及 一個(gè)低側(cè)高壓MOST,還同時(shí)制造一個(gè)用作高壓電平位移的 MOST。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，將兩個(gè)端電壓相近的高壓橫向器件做在表面相鄰的區(qū)域上。兩個(gè)器件都有與襯底導(dǎo)電類型相反而緊貼于襯底的區(qū)。在電壓不完全相同的區(qū)之間均有一個(gè)隔離區(qū)。隔離區(qū)中的半導(dǎo)體區(qū)在全耗盡時(shí)向襯底發(fā)出的、有效的電通量密度之值介于其兩旁的兩器件耐壓區(qū)的有效的電通量密度之值之間。隔離區(qū)中兩旁至少都有與襯底導(dǎo)電類型相反的區(qū)。本發(fā)明提供的半導(dǎo)體器件還用于在表面相鄰的區(qū)域上制作端電壓相近的低側(cè)高壓nMOST和用于高壓電平位移電路的高壓nMOST器件M₁。
文檔編號(hào)H01L27/088GK101442052SQ20091000072
公開日2009年5月27日 申請日期2009年1月8日 優(yōu)先權(quán)日2009年1月8日
發(fā)明者陳星弼 申請人:電子科技大學(xué)