專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有形成在半導(dǎo)體芯片中的通孔互連部的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
到目前為止，人們已經(jīng)將注意力放在芯片尺寸封裝或芯片級封裝(chip size package或chip scale package, CSP)結(jié)構(gòu)上，將其作為諸如大規(guī)模集成電路(Large Scale Integration, LSI)等半導(dǎo)體裝置的微型或薄型結(jié)構(gòu)。
許多CSP被設(shè)置為在半導(dǎo)體裝置的最上部表面上布置有諸如由焊料制成的多個球的球柵陣列(ball grid array, BGA)或者布置有多個平面電極的接點(diǎn)柵格陣列(land grid array, LGA)。
此夕卜，在CSP技術(shù)應(yīng)用于諸如互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal oxide semiconductor, CMOS)圖像傳感器或電荷耦合器件(chargecoupled device, CCD)圖像傳感器等圖像傳感器的情況下，電極被安放在基板背側(cè)上或者圖像傳感器側(cè)的相對側(cè)上。這與以前電極被安放在基板主面(形成有有源元件的基板表面)上的CSP相反。
這種結(jié)構(gòu)能夠?qū)崿F(xiàn)用于圖像傳感器的微型、薄型半導(dǎo)體裝置。
作為用于圖像傳感器的BGA型CSP，諸如圖1中所示的ShellOP型半導(dǎo)體裝置是已知的(例如見日本專利申請公開公報No. 2004-165312)。
圖1所示的半導(dǎo)體裝置100具有堆疊結(jié)構(gòu)，其中，半導(dǎo)體芯片109被第一玻璃基板101和第二玻璃基板105利用粘合劑層104和107密封，粘合劑層104和107由樹脂或其它類似物制成并且位于半導(dǎo)體芯片109與第一玻璃基板101和第二玻璃基板105之間。
半導(dǎo)體芯片109包括半導(dǎo)體基板lll和布線層110。半導(dǎo)體基板111由硅或其它類似物制成，在半導(dǎo)體基板111上形成有附圖中未圖示的晶體管和保護(hù)膜等。布線層110形成在半導(dǎo)體基板111上，并且包括導(dǎo)電層和絕緣層的堆疊結(jié)構(gòu)。導(dǎo)電層包括布線和焊盤電極等。絕緣層是覆蓋導(dǎo)電層的層間絕緣膜或其它層。
此外，半導(dǎo)體芯片109設(shè)有光接收/出射元件和光接收/出射傳感器表面(未圖示)等。此外，在布線層IIO上方形成有與傳感器表面對應(yīng)的濾色器和片上透鏡(on-chiplens，未圖示)。
另外，在半導(dǎo)體裝置100中，半導(dǎo)體芯片109通過布線層110中的焊盤電極與重新布線層108連接。然后，通過使重新布線層108的端部與半導(dǎo)體裝置100的布線層103連接來對半導(dǎo)體芯片109重新布線。
在半導(dǎo)體裝置100中，布線層103穿過半導(dǎo)體芯片109、粘合劑層104和第二玻璃基板105的側(cè)面，從彼此堆疊的第一玻璃基板101和粘合劑層107的邊界到第二玻璃基板105的下部形成。另外，布線層103與第二玻璃基板105的下部上的半導(dǎo)體裝置100的外部端子106連接。
另外，例如，由諸如阻焊劑等絕緣樹脂制成的保護(hù)層102覆蓋除了外部端子106表面以外的整個表面。在與形成外部端子106的位置對應(yīng)的位置處，在布線層103與第二玻璃基板105之間形成有樹脂層112。樹脂層112是用于減小外部端子106上的應(yīng)力的構(gòu)件。
在形成保護(hù)層102之后，半導(dǎo)體裝置IOO被沿箭頭C和C'所示的方向分離成數(shù)塊。因此，布線層103的切割端113露出，而未受到保護(hù)層102的覆蓋。因為在半導(dǎo)體裝置IOO側(cè)面上露出了布線層103的端部，布線層103可能會由于與空氣中的濕氣反應(yīng)而受到腐蝕。這會導(dǎo)致半導(dǎo)體裝置IOO工作的不可靠。
另外，重新布線層108和布線層103連接的部分具有小的接觸面積。因而，例如，接觸電阻可能會增加，并且可能發(fā)生斷開。除了上述ShdlOP型半導(dǎo)體裝置，在現(xiàn)有技術(shù)中還將具有不同結(jié)構(gòu)的半導(dǎo)體裝置用作圖像傳感器，其中，在半導(dǎo)體基板的切割平面上形成
有通孔互連部(例如見日本專利申請公開公報No. 2006-128353和DzafirShariff等所著"Via Interconnections for Wafer Level Packaging: ImpactTapered Via Geometry on Product Yield and Reliability" 2007 ElectronicComponents and Technology Conference)。
圖2是示出了半導(dǎo)體裝置200中形成在半導(dǎo)體基板210中的通孔互連部206以及通孔互連部206周圍結(jié)構(gòu)的截面圖。
在半導(dǎo)體裝置200中，半導(dǎo)體芯片203結(jié)合至作為諸如玻璃基板等透光基板的支撐基板201上，樹脂層208位于半導(dǎo)體芯片203與支撐基板201之間。
半導(dǎo)體芯片203包括半導(dǎo)體基板210和布線層209。半導(dǎo)體基板210由硅或其它類似物制成，在半導(dǎo)體基板210上形成有附圖中未圖示的晶體管和保護(hù)膜等。布線層209形成在半導(dǎo)體基板210上，并且包括導(dǎo)電層和絕緣層的堆疊結(jié)構(gòu)。導(dǎo)電層包括布線和焊盤電極202等。絕緣層是覆蓋導(dǎo)電層的層間絕緣膜或其它層。
此外，半導(dǎo)體芯片203設(shè)有光接收/出射元件和光接收/出射傳感器表面(未圖示)等。此外，在布線層209上方形成有與傳感器表面對應(yīng)的濾色器和片上透鏡(未圖示)。
另外，在半導(dǎo)體芯片203中，通孔互連部206被形成為穿過半導(dǎo)體基板210并連接至焊盤電極202。通孔互連部206是這樣形成的從形成有半導(dǎo)體基板210的布線層209的一側(cè)的相對側(cè)向形成在布線層209中的焊盤電極202形成過孔，并利用導(dǎo)電層205覆蓋過孔內(nèi)側(cè)。這里，導(dǎo)電層205形成為從焊盤電極202穿過通孔互連部206到半導(dǎo)體基板210的下部。導(dǎo)電層205與半導(dǎo)體基板210下部上的半導(dǎo)體裝置200的外部端子207連接。
此外，在半導(dǎo)體裝置200中，在半導(dǎo)體基板210與導(dǎo)電層205之間形成有絕緣層204。由諸如阻焊劑等絕緣樹脂制成的保護(hù)層217覆蓋除了導(dǎo)電層205和外部端子207相連接部分以外的整個表面。另外，在與形成外部端子207的位置對應(yīng)的位置處，在導(dǎo)電層205與絕緣層204之間形成有樹脂層211。樹脂層211是用于減小外部端子207上的應(yīng)力的構(gòu)件。
下面說明形成圖2所示的半導(dǎo)體裝置200的通孔互連部206的方法。
圖3A示出了形成通孔互連部206之前在半導(dǎo)體芯片203中的半導(dǎo)體基板210和形成在半導(dǎo)體基板210上的布線層209。如圖3A所示，顛倒表示圖2所示的半導(dǎo)體裝置200。
通過堆疊多個絕緣層212和多個布線213形成布線層209。此外，在布線層209中形成用于使外部端子和半導(dǎo)體芯片203互連的焊盤電極202。
接著，例如，利用光刻方法等在半導(dǎo)體芯片203上形成抗蝕劑圖案或其它圖案，然后對半導(dǎo)體芯片203進(jìn)行干式蝕刻過程。如圖3B所示，在半導(dǎo)體芯片203中形成用于過孔的開口 214。
此時，當(dāng)對半導(dǎo)體基板210進(jìn)行干式蝕刻時，電荷累積在絕緣層212表面上。因此，蝕刻在半導(dǎo)體基板210與絕緣層212之間的邊界附近沿橫向方向進(jìn)行。這樣，側(cè)面蝕刻在半導(dǎo)體基板210與絕緣層212之間的邊界附近的半導(dǎo)體基板210側(cè)面上局部地進(jìn)行。因而形成了 V形凹入部215或凹口。
隨后，對暴露在半導(dǎo)體基板210的開口 214中的絕緣層212進(jìn)行蝕刻，從而使焊盤電極202露出。結(jié)果，如圖4C所示，穿過半導(dǎo)體基板210到焊盤電極202形成過孔216。此時，在與形成在半導(dǎo)體基板210中的凹入部215對應(yīng)的位置處，絕緣層212也受到了側(cè)面蝕刻，因而凹入部215也形成于絕緣層212中。
接著，如圖4D所示，形成絕緣層204，使之覆蓋過孔216中的半導(dǎo)體基板210和布線層209。半導(dǎo)體基板210表面上的絕緣層204的覆蓋范圍、過孔216內(nèi)的側(cè)面上的絕緣層204的覆蓋范圍以及過孔216底部上的絕緣層204的覆蓋程度互不相同。因此，絕緣層204在半導(dǎo)體基板210上形成得較厚，而在過孔216底部附近的孔壁上的焊盤電極202上形成得較薄。另外，利用蝕刻方法從焊盤電極202上將形成得較薄的過孔216
6中的絕緣層204除去。結(jié)果，如圖5E所示，悍盤電極202的一部分露出。 在這種情況下，換句話說，無需使用任何掩模或其它類似物就能夠利用 覆蓋程度的差別而只將過孔216底部上的絕緣層204除去。
隨后，在形成勢壘金屬和晶種金屬(未圖示)之后，如圖5F所示，對 露出的焊盤電極202重新布線，形成與半導(dǎo)體裝置200的外部端子207 連接的導(dǎo)電層205。
隨后，在除了形成有外部端子207的部分之外的導(dǎo)電層205的部分 上形成保護(hù)層217。結(jié)果，能夠形成圖2所示的半導(dǎo)體裝置200的通孔互 連部206。
可選地，還有一種在半導(dǎo)體基板中形成通孔互連部以避免在上述半 導(dǎo)體基板與半導(dǎo)體基板上的絕緣層之間的邊界中形成凹入部或凹口的方 法(例如見P. R. Morrow等所著"Three-Dimensional Wafer Stacking Via Cu-Cu Bonding Integrated With 65-nm Strained-Si/Low-k CMOS Technology" IEEE Electron Device Letters, Vol.27, No.5， 2006年5月)。 在這種方法中，將蝕刻半導(dǎo)體基板從而形成穿過半導(dǎo)體基板和絕緣層的 過孔的過程分為兩個以上的步驟。
例如，上述過程包括蝕刻半導(dǎo)體基板的兩個分開的步驟。首先，如 圖6A所示，以高蝕刻速率對半導(dǎo)體基板210進(jìn)行蝕刻，形成作為要被設(shè) 置為半導(dǎo)體基板210和絕緣層212中的過孔的開口 218a的一部分。隨后， 如圖6B所示，以低蝕刻速率對半導(dǎo)體基板210進(jìn)行蝕刻，將半導(dǎo)體基板 210蝕刻至與絕緣層212的邊界。
此時，在將蝕刻半導(dǎo)體基板210的第一步轉(zhuǎn)換為第二步的位置處改 變開口 218a內(nèi)表面的角度，得到錐形開口218a。
另外，如圖7C所示，通過蝕刻絕緣層212使焊盤電極202部分露出。 穿過半導(dǎo)體基板210和絕緣層212形成過孔218。隨后，如圖7D所示， 在半導(dǎo)體基板210和過孔218的部分表面上形成絕緣層204，然后形成與 焊盤電極202連接的導(dǎo)電層205。
然后，能夠通過形成保護(hù)膜和外部端子等得到圖2所示的具有通孔 互連部206的半導(dǎo)體裝置200。
7根據(jù)上述方法，當(dāng)在絕緣層與半導(dǎo)體基板之間的邊界附近蝕刻半導(dǎo) 體基板時，以低蝕刻速率進(jìn)行蝕刻，從而抑制凹入部的形成。此外，以 高蝕刻速率進(jìn)行半導(dǎo)體基板的初始蝕刻，從而在不降低過孔的形成速率 的情況下制造半導(dǎo)體裝置。
如上所述，如圖2所示，在半導(dǎo)體芯片中形成有通孔互連部的半導(dǎo)
體裝置的情況下，如圖3B所示，當(dāng)對半導(dǎo)體基板進(jìn)行干式蝕刻時，電荷 累積在絕緣層表面上。結(jié)果，凹入部215或凹口形成在半導(dǎo)體基板與絕 緣層的邊界上的半導(dǎo)體基板中。另外，當(dāng)在半導(dǎo)體芯片中形成凹入部215 的位置處對絕緣層進(jìn)行蝕刻時，相同的凹入部215也形成在絕緣層與半 導(dǎo)體基板的邊界上的絕緣層中。如圖4D所示，當(dāng)在過孔216中形成凹入 部215的位置處的過孔216中形成絕緣層和布線時，形成在凹入部215 中的勢壘金屬和晶種金屬會比其它部分薄，或者不會形成。因此，由于 晶種金屬的斷開或者凹入部215的不需要的特性的存在而不能利用電解 鍍方法穩(wěn)定地形成布線。
另外，即使在晶種金屬未發(fā)生斷開時形成布線的情況下，還在布線 上形成與凹入部215對應(yīng)的凸起部。然后，布線的凸起部承受由布線材 料的熱膨脹而導(dǎo)致的應(yīng)力集中，布線材料的熱膨脹是由半導(dǎo)體裝置制造 過程中的累積熱或者工作時熱量的產(chǎn)生引起。因此，在圖8中示意性地 示出的熱過程之后的情況下，在半導(dǎo)體基板210與布線層209之間的凹 入部215周邊會出現(xiàn)一些裂紋。導(dǎo)電層205與悍盤電極202和布線層209 之間的邊界會被這些裂紋損壞。結(jié)果，半導(dǎo)體裝置可能會出現(xiàn)故障。
如上所述，在半導(dǎo)體基板與布線層之間的邊界上存在的凹入部使制 造半導(dǎo)體裝置時的產(chǎn)率下降并使可靠性下降。
另外，與在上述P. R. Morrow等所著的"Three-Dimensional Wafer Stacking Via Cu-Cu Bonding Integrated With 65-nm Strained-Si/Low-k CMOS Technology" (IEEE Electron Device Letters, Vol. 27， No. 5， 2006
年5月)中的情況相同，在通過兩個以上的獨(dú)立蝕刻步驟形成過孔的情況 下，能夠抑制凹入部形成在半導(dǎo)體基板與絕緣層之間的邊界上。
然而，在圖7C所示的該情況下，在改變半導(dǎo)體的蝕刻速率的位置219處，以改變的角度形成過孔218的內(nèi)表面。然后，在改變內(nèi)表面的角 度的位置219處，半導(dǎo)體基板210具有由形成在過孔218中的導(dǎo)電層205 的應(yīng)力集中而引起的一些裂紋。這可能會導(dǎo)致半導(dǎo)體裝置的電特性劣化 并導(dǎo)致可靠性降低。
另外，當(dāng)通過對形成在過孔218內(nèi)表面上的絕緣層204進(jìn)行回蝕而 使焊盤電極202露出時，與其它部分相比過度蝕刻過孔218的內(nèi)表面的 具有平緩坡度角的部分220上的絕緣層204。因此，在內(nèi)表面的具有平緩 坡度角的部分220上，絕緣層204的厚度變小，或者絕緣層204被完全 除去，從而使半導(dǎo)體基板210露出。因此，在半導(dǎo)體裝置中，半導(dǎo)體基 板210和導(dǎo)電層205的絕緣性可能會降低，從而導(dǎo)致半導(dǎo)體裝置電特性 的降低和可靠性的下降。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種可靠性高的具有通孔互連部的 半導(dǎo)體裝置。
根據(jù)本發(fā)明的實施例，提供一種包括半導(dǎo)體基板、絕緣層、過孔和 通孔互連部的半導(dǎo)體裝置。所述絕緣層形成在所述半導(dǎo)體基板上。所述 過孔穿過所述半導(dǎo)體基板和絕緣層形成。所述通孔互連部具有形成在所 述過孔中的絕緣層上的導(dǎo)電層。通過填充在所述半導(dǎo)體基板與形成在所 述半導(dǎo)體基板上的絕緣層之間的邊界上的凹入部，使形成在所述過孔內(nèi)
表面上的絕緣層的表面基本平坦化。
根據(jù)本發(fā)明的實施例，還提供一種半導(dǎo)體裝置制造方法。所述方法 包括以下步驟在半導(dǎo)體基板的一側(cè)上形成絕緣層；通過從所述半導(dǎo)體 基板的另一側(cè)進(jìn)行蝕刻來形成用于過孔的開口；在所述開口的內(nèi)表面上 形成絕緣層；通過蝕刻形成在所述開口的內(nèi)表面上的絕緣層的底部和形 成在所述半導(dǎo)體基板的一側(cè)上的絕緣層形成過孔；以及在所述過孔中形 成導(dǎo)電層。
根據(jù)上述的本發(fā)明的半導(dǎo)體裝置和半導(dǎo)體裝置制造方法的實施例， 通孔互連部被構(gòu)造成允許通過用絕緣層填充形成在半導(dǎo)體基板中的凹入 部而使過孔的內(nèi)表面平坦化。隨后，在平坦化的絕緣層上形成導(dǎo)電層。因此，當(dāng)形成過孔時，能夠在平坦化膜上形成導(dǎo)電層，而不受形成在過 孔內(nèi)表面上的半導(dǎo)體基板與絕緣層之間的邊界上的凹入部的影響，并且 能夠形成通孔互連部。因此，由于能夠防止導(dǎo)電層形成可能集中有由累 積熱或其它情況引起的熱膨脹應(yīng)力的諸如凸起部等部分，因此能夠提高 半導(dǎo)體裝置的可靠性。
根據(jù)本發(fā)明的實施例，能夠獲得可靠性高的具有通孔互連部的半導(dǎo) 體裝置。


圖1是示出了現(xiàn)有技術(shù)的半導(dǎo)體裝置的截面圖。
圖2是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連部的截面圖。
圖3A和圖3B是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連 部的制造過程的截面圖，其中，圖3A和圖3B示出了該過程的不同步驟。
圖4C和圖4D是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連 部的制造過程的截面圖，其中，圖4C和圖4D示出了該過程的不同步驟。
圖5E和圖5F是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連 部的制造過程的截面圖，其中，圖5E和圖5F示出了該過程的不同步驟。
圖6A和圖6B是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連 部的制造過程的截面圖，其中，圖6A和圖6B示出了該過程的不同步驟。
圖7C和圖7D是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連 部的制造過程的截面圖，其中，圖7C和圖7D示出了該過程的不同步驟。
圖8是示出了在現(xiàn)有技術(shù)的半導(dǎo)體裝置中使用的通孔互連部的裂紋 狀態(tài)的截面圖。
圖9是本發(fā)明實施例的半導(dǎo)體裝置的截面圖。
圖10是示出了在本發(fā)明實施例的半導(dǎo)體裝置中使用的通孔互連部 周圍的放大截面圖。
圖IIA和圖IIB是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的截面圖，其中，圖IIA和圖IIB示出了該過程的不同步驟。
圖12C是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的截面圖。
圖13D和圖13E是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的 截面圖，其中，圖13D和圖13E示出了該過程的不同步驟。
圖14F和圖14G是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的 截面圖，其中，圖14F和圖14G示出了該過程的不同步驟。
圖15H和圖15I是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的 截面圖，其中，圖15H和圖15I示出了該過程的不同步驟。
圖16J和圖16K是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的 截面圖，其中，圖16J和圖16K示出了該過程的不同步驟。
圖17A 圖17C是示出了本發(fā)明實施例的半導(dǎo)體裝置的制造過程的 截面圖，其中，圖17A、圖17B和圖17C分別示出了該過程的不同步驟。
圖18是示出了本發(fā)明另一實施例的半導(dǎo)體裝置的截面圖。
具體實施例方式
下面參照

本發(fā)明的實施例。
圖9是示出了本發(fā)明實施例的半導(dǎo)體裝置10的截面圖。
半導(dǎo)體裝置10包括半導(dǎo)體芯片32、通過與半導(dǎo)體芯片32之間的粘 合劑層28與半導(dǎo)體芯片32連接的支撐基板27、形成在半導(dǎo)體芯片32 中的通孔互連部26、與外部端子31連接的導(dǎo)電層19和密封半導(dǎo)體芯片 32的保護(hù)層20，外部端子31從通孔互連部26向半導(dǎo)體芯片32背側(cè)伸 出。
半導(dǎo)體芯片32包括諸如由硅制成的半導(dǎo)體基板等半導(dǎo)體基板11， 在半導(dǎo)體基板11中形成有附圖中未圖示的諸如晶體管等有源元件和保護(hù) 膜。此外，半導(dǎo)體芯片32包括形成在半導(dǎo)體基板11上的布線層12。布 線層12的結(jié)構(gòu)中，堆疊有包括布線(未圖示)和焊盤電極13的導(dǎo)電層和覆 蓋該導(dǎo)電層的諸如層間絕緣膜等絕緣層。
另外，例如，半導(dǎo)體芯片32包括光出射/接收元件。例如，半導(dǎo)體芯片32可以包括光接收元件和/或光出射元件，或者形成但附圖中未圖 示的光接收和/或光出射傳感器表面。此外，例如，在布線層12上方形
成有與傳感器表面對應(yīng)的微透鏡29和濾色器30。
支撐基板27由諸如玻璃等透光基板形成。支撐基板27利用與半導(dǎo) 體芯片32之間的粘合劑層28與形成有有源元件的半導(dǎo)體芯片32的表面 (即，半導(dǎo)體芯片的主面)連接。如圖9所示，支撐基板27與半導(dǎo)體芯片 32的主面之間存在間隙?？蛇x地，例如，該間隙可以用透光樹脂或其它 類似物填充。
此外，半導(dǎo)體芯片32設(shè)有穿過半導(dǎo)體基板11形成并連接至焊盤電 極13的通孔互連部26。通孔互連部26具有從形成有有源元件一側(cè)的相 對側(cè)上的半導(dǎo)體芯片32 —側(cè)(背側(cè))到形成在布線層12中的焊盤電極13 形成的過孔。過孔的內(nèi)表面被導(dǎo)電層19覆蓋。導(dǎo)電層19從焊盤電極13 沿通孔互連部26內(nèi)側(cè)形成并同時形成在半導(dǎo)體芯片32背側(cè)上，因此導(dǎo) 電層19與在半導(dǎo)體芯片32背側(cè)上的外部端子31連接。
此外，為了防止由于導(dǎo)電層19和半導(dǎo)體基板11的接觸而使它們之 間通電，絕緣層17形成為覆蓋半導(dǎo)體基板11的背側(cè)和通孔互連部26的
另外，除了導(dǎo)電層19與外部端子31接觸的部分，在半導(dǎo)體芯片32 背側(cè)上的導(dǎo)電層19的整個表面上形成有保護(hù)層20。保護(hù)層20由諸如聚 酰亞胺樹脂或阻焊劑等絕緣樹脂或其它類似物形成。
圖10是示出了圖9所示的半導(dǎo)體裝置10中的通孔互連部26周圍的 放大截面圖。
如圖10所示，在半導(dǎo)體裝置10中，布線層12具有多個絕緣層22 和多個金屬布線23堆疊在形成有有源元件的半導(dǎo)體芯片32表面上的結(jié) 構(gòu)。焊盤電極13形成在布線層12內(nèi)，從而使半導(dǎo)體芯片32和外部端子 31互連。
絕緣層22由Si02、 SiN、 SiC、 SiCN、 SiOCH、 SiOF或其它類似物 制成。例如，金屬布線23和焊盤電極13由Al、 AlCu、 AlSi、 Cu或其它 類似物和諸如Ti、 TiN、 Ta或TaN等難熔金屬(勢壘金屬)的堆疊結(jié)構(gòu)形成。在這種情況下，例如，半導(dǎo)體芯片32被形成為使得半導(dǎo)體基板11
具有30pm以上的厚度，布線層12具有l(wèi)pm 10nm的厚度。
在半導(dǎo)體裝置10中形成有過孔14，過孔14是從與形成有半導(dǎo)體基 板11的布線層12的側(cè)(主面)11S相對的側(cè)(背側(cè))11R到焊盤電極13的開 口。在過孔14內(nèi)表面上形成有絕緣層16和17。隨后，在半導(dǎo)體芯片32 的背側(cè)IIR上形成要與形成在絕緣層22中的焊盤電極13連接的導(dǎo)電層 19，從而形成通孔互連部26。
通孔互連部26形成為使得半導(dǎo)體基板11的背側(cè)IIR上的開口具有 1(Him 10(Him的直徑，并且從半導(dǎo)體基板11的背側(cè)IIR到焊盤電極13 的深度為30pm以上。
此外，在形成在半導(dǎo)體芯片32中的過孔14中，凹入部15在半導(dǎo)體 基板11與絕緣層22之間的邊界附近形成。絕緣層16被形成為用于填充 凹入部15。另外，絕緣層17在半導(dǎo)體芯片32的整個背側(cè)IIR上形成， 從而覆蓋過孔14內(nèi)表面上的絕緣層16和半導(dǎo)體基板11的背側(cè)IIR。
另外，在半導(dǎo)體芯片32的整個背側(cè)IIR上形成有保護(hù)層20，從而 覆蓋導(dǎo)電層19和絕緣層17。
在上述半導(dǎo)體裝置10中，絕緣層16覆蓋半導(dǎo)體基板11的過孔14， 從而填充半導(dǎo)體基板11與布線層12之間的邊界上的凹入部15。另外， 絕緣層17形成為覆蓋絕緣層16。
如上所述，在半導(dǎo)體裝置10中，即使在半導(dǎo)體基板11與布線層12 之間的邊界上通過蝕刻而形成凹入部15的情況下，也可以用絕緣層16 和17填充過孔14的內(nèi)表面中的凹入部，因此內(nèi)表面幾乎是平坦的。因 而，可以在不受通孔互連部26中的凹入部15的形狀影響的情況下在絕 緣層17上形成導(dǎo)電層19。
因此，能夠避免形成在通孔互連部26上的導(dǎo)電層19具有反映凹入 部15外形的凸起形狀或其它形狀。因此，能夠防止出現(xiàn)諸如由布線材料 的熱膨脹引起的應(yīng)力集中等缺點(diǎn)，布線材料的熱膨脹是由生產(chǎn)過程中的累 積熱或操作半導(dǎo)體裝置10時產(chǎn)生的熱量引起的。
另外，絕緣層17的表面基本上是平的。因此，當(dāng)利用電鍍技術(shù)或其
13它技術(shù)形成導(dǎo)電層19時，能夠提高用作導(dǎo)電層19的電鍍基層的晶種金 屬或其它類似物的可涂敷性。另外，還能夠減少由于斷開引起的有缺陷 的導(dǎo)電層19的產(chǎn)生。結(jié)果，當(dāng)制造半導(dǎo)體裝置時，能夠穩(wěn)定地形成導(dǎo)電
層19，并抑制產(chǎn)率的下降。
因此，在提高半導(dǎo)體裝置的可靠性的同時能夠提高具有通孔互連部 的半導(dǎo)體裝置的產(chǎn)率。
過孔14中的絕緣層16表面具有可以填充凹入部15的任何形狀，從 而使過孔14基本上平坦化。具體地說，需要將絕緣層16的表面平坦化， 因而防止形成在其上的導(dǎo)電層19反映為諸如不平坦等形狀，并防止使任 何部分受到由于布線材料或其它類似物的熱膨脹而引起的應(yīng)力集中的損 壞。此外，當(dāng)利用電鍍方法或其它方法形成導(dǎo)電層19時，絕緣層16的 表面足夠平坦，能夠防止導(dǎo)電層19降低晶種金屬的可涂敷性或者引起斷 開或其它故障。
如圖10所示，半導(dǎo)體裝置IO具有兩個絕緣層，即，形成在過孔14 內(nèi)表面上的絕緣層16和絕緣層17?？蛇x地，形成在過孔14內(nèi)表面上的
絕緣層可以是單層。
形成在過孔14內(nèi)側(cè)的絕緣層可以是任意層，只要它能夠填充凹入部 15并使過孔14的內(nèi)表面平坦化。因此，在過孔14內(nèi)表面上需要形成至 少一個絕緣層。
如果形成在過孔14內(nèi)表面上的絕緣層由單層形成，則與形成一個以 上的絕緣層相比，可以減少制造步驟數(shù)。
下面參照

本發(fā)明實施例的半導(dǎo)體裝置制造方法的示例，尤 其是圖10所示的通孔互連部26的形成方法。
首先，例如，在半導(dǎo)體基板11的形成有有源元件的一側(cè)(即，半導(dǎo) 體基板11的主面IIS)中通過堆疊絕緣層22、布線23和焊盤電極13形 成布線層12。這里，半導(dǎo)體基板11是由硅、GaAs、 InP或其它類似物制 成的晶片。絕緣層22可以由Si02、 SiN、 SiC、 SiCN、 SiOCH、 SiOF或 其它類似物制成。布線23和焊盤電極13可以由Al、 AlCu、 AlSi、 Cu 或其它類似物制成。此外，可以在半導(dǎo)體基板11和/或布線層12上方形成諸如晶體管等有源元件、光接收和/或光出射元件、光接收和/或出射傳 感器表面、濾色器和片上透鏡等。
如圖IIA所示，在半導(dǎo)體基板11的表面IIR上形成由Si02、 SiN 或其它類似物制成的抗蝕劑掩?；蛴惭谀?4，表面IIR是與形成有有源 元件的一側(cè)相對的半導(dǎo)體基板11的背側(cè)。除了與在半導(dǎo)體芯片中形成過 孔的位置處的焊盤電極13的位置對應(yīng)的區(qū)域以外，在背側(cè)上形成掩模 24。
接著，利用包括諸如SF6、 02、氟碳?xì)怏w或HBr等的氣體從掩模24 的開口對半導(dǎo)體基板11進(jìn)行干式蝕刻，從而在半導(dǎo)體基板11中形成用 于過孔的開口 14a。
對半導(dǎo)體基板11進(jìn)行蝕刻，直到絕緣層22從開口 14a的底部露出。 可能需要在半導(dǎo)體基板11上進(jìn)行過蝕刻，從而確保絕緣層22從整片晶 片的半導(dǎo)體基板11的開口 14a露出。這時，當(dāng)過蝕刻半導(dǎo)體基板11時， 電荷累積在絕緣層表面上。因此，蝕刻在橫向方向上進(jìn)行。這樣，側(cè)蝕 刻部局部形成在半導(dǎo)體基板11與絕緣層22之間的邊界上的半導(dǎo)體基板 ll側(cè)上。結(jié)果，如圖11B所示，截面為V形的凹入部15或者所謂的凹 口形成在半導(dǎo)體基板11中。
然后將形成在半導(dǎo)體基板11上的掩模24除去。隨后，如圖12C所 示，用絕緣層16覆蓋半導(dǎo)體基板11的背側(cè)IIR及開口 14a的內(nèi)表面和底部。
例如，絕緣層16可以由Si02、 SiN、 SiC或SiCN制成。絕緣層16 的材料優(yōu)選是與布線層12的絕緣層22的材料具有相同蝕刻選擇性的材 料，因而隨后能夠在絕緣層12和22上進(jìn)行如下所述的選擇性回蝕。此 外優(yōu)選的是，層16和22由相同的材料形成。另外，例如，絕緣層16可 以是利用等離子體化學(xué)氣相沉積(chemical vapor deposition, CVD)方法、 旋轉(zhuǎn)涂敷方法、噴敷方法或其它方法制備的無機(jī)膜或有機(jī)膜。
這里，絕緣層16可以被形成為其厚度至少完全填充形成在半導(dǎo)體基 板11中的凹入部15。為了完全填充凹入部15，例如優(yōu)選地，絕緣層16 在開口 14a的底部上具有約l)im以上的厚度。因此，凹入部15被絕緣層16填充，從而防止開口 14a的側(cè)面與底面之間的邊界產(chǎn)生任何凹入部。
此外，由于存在覆蓋程度的差別，絕緣層16形成為在半導(dǎo)體基板 11的背側(cè)11R上最厚，在開口 14a的底部上最薄。
接著，如圖13D所示，利用使用CF4、 02或其它類似物的干式蝕刻 方法對絕緣層16進(jìn)行選擇性回蝕，然后蝕刻布線層12的絕緣層22，使 焊盤電極13露出，從而形成過孔14。
可以利用絕緣層16的覆蓋程度的差別在絕緣層16上進(jìn)行選擇性回 蝕。如上所述，絕緣層16被很厚地形成在半導(dǎo)體基板11的背側(cè)IIR上， 而被很薄地形成在過孔14中。因此，在絕緣層16上進(jìn)行各向異性蝕刻。 對很厚地形成在半導(dǎo)體基板U的背側(cè)IIR上的絕緣層16的蝕刻允許對 形成在過孔14底部上的絕緣層16和布線層12的絕緣層22同時進(jìn)行蝕 刻。這時，如圖13D所示，形成在過孔14內(nèi)表面上的絕緣層16由于低 蝕刻速率而保留在過孔14中。
如圖13D所示，過孔14中的凹入部15被絕緣層16完全覆蓋。因 此，可以使從半導(dǎo)體基板11的背側(cè)IIR到焊盤電極13的過孔14內(nèi)表面 基本平坦化而不受凹入部15的影響。
在圖13D中，絕緣層16保留在過孔14內(nèi)表面上，而半導(dǎo)體基板11 的背側(cè)IIR上的絕緣層16被除去。可選地，絕緣層16可以保留在半導(dǎo) 體基板11的背側(cè)IIR上。此外，只要能夠完全覆蓋凹入部15，可以隨 意改變在過孔14內(nèi)表面上保留的絕緣層16的厚度。
另外，在上述步驟中，優(yōu)選地，半導(dǎo)體基板11的背側(cè)IIR上的絕緣 層16的部分比其它部分厚。為了形成圖13D所示的過孔14，對如圖12C 所示地形成在開口 14a底部上的絕緣層16進(jìn)行選擇性回蝕過程。隨后， 蝕刻焊盤電極13上的絕緣層22。
如果當(dāng)對絕緣層16進(jìn)行選擇性回蝕從而使開口 14a的底部露出，并 對絕緣層22進(jìn)一步回蝕時，絕緣層16保留在半導(dǎo)體基板11的背側(cè)11R 上，則可以保留過孔14內(nèi)表面上的絕緣層16。在這種情況下，可以將下 述的形成在絕緣層16上的絕緣層17省略。
如上所述，因使用具有相同蝕刻選擇性的材料或者優(yōu)選使用相同材料來制成這些絕緣層16和絕緣層22，當(dāng)進(jìn)行蝕刻時，可以在絕緣層16 和絕緣層22上連續(xù)進(jìn)行選擇性回蝕過程。此外，可以通過選擇半導(dǎo)體基 板11的背側(cè)IIR上的絕緣層16的適當(dāng)厚度來保持過孔14內(nèi)側(cè)的絕緣層 16的覆蓋程度。
接著，如圖13E所示，在過孔14內(nèi)側(cè)和半導(dǎo)體基板11的背側(cè)11R 上再形成絕緣層17。
例如，絕緣層17可以利用等離子體CVD方法由Si02、 SiN、 SiC、 SiCN、 SiOCH、 SiOF或其它類似物制成?？蛇x地，可以利用旋轉(zhuǎn)涂敷方 法、噴敷方法或其它方法形成由聚酰亞胺樹脂等制成的樹脂膜。
通過用絕緣層16填充凹入部15使過孔14的內(nèi)表面基本平坦化。因 此，也可以使絕緣層17基本平坦化而不受凹入部15的形狀的影響。
這時，絕緣層17形成為在半導(dǎo)體基板11的背側(cè)IIR上最厚，而在 過孔14底部附近的過孔14壁上最薄。這時，如果絕緣層17的厚度小于
所需厚度，則形成在絕緣層n上的導(dǎo)電層不能與半導(dǎo)體基板充分絕緣。
因此，例如優(yōu)選地，絕緣層17形成為在過孔14的底部上具有約500nm 的厚度。
接著，如圖14F所示，使用CF4、 02或其它類似物對絕緣層17進(jìn)行 干式蝕刻，從而回蝕絕緣層17。結(jié)果，絕緣層17被從過孔14的底部除 去，從而使焊盤電極13露出。
如上所述地利用覆蓋程度的差別進(jìn)行絕緣層17的蝕刻。因此，能夠 蝕刻形成在過孔14底部上的絕緣層17。在過孔14底部上，絕緣層17 比形成在過孔14內(nèi)表面和半導(dǎo)體基板11的背側(cè)IIR上的其它部分薄。 因此，例如，可以采用各向異性蝕刻過程，使絕緣層17保留在半導(dǎo)體基 板11的背側(cè)IIR和過孔14的內(nèi)表面上，同時使焊盤電極13從過孔14 的底部露出。
另外，在已參照圖13D說明的步驟中，如果保留在半導(dǎo)體基板11 的背側(cè)IIR和過孔14內(nèi)表面上的絕緣層16具有足夠的厚度，則可以省 略已參照圖13E和圖14F說明的絕緣層17的形成和焊盤電極13的露出 步驟。接著，例如利用濺射方法、CVD方法或原子層沉積(atomic layer deposition, ALD)方法在半導(dǎo)體基板11的背側(cè)IIR和過孔14的整個內(nèi)表 面上形成勢壘金屬(未圖示)。勢壘金屬例如可以通過形成Cr、 Ti和Ta 或它們的合金中的一種(例如TaN)的單層或堆疊層來形成。此外，勢壘金 屬被形成為具有足夠的厚度，從而防止諸如Cu等金屬布線材料擴(kuò)散進(jìn)絕 緣層中。
如圖14G所示，利用濺射方法、CVD方法、ALD方法或電鍍方法 在勢壘金屬上形成由Cu或其它類似物制成的晶種金屬18。
接著，如圖15H所示，利用電解鍍方法或其它方法在圖14G所示的 步驟中形成的晶種金屬18的整個表面上形成由Cu或其它類似物制成的 導(dǎo)電層19。為了簡化說明，在圖15H和后面的附圖中略去晶種金屬18 的表示。
如圖151所示，在半導(dǎo)體基板11的背側(cè)11R上使抗蝕劑25形成圖 形。然后，如圖16J所示，使用抗蝕劑作為掩模蝕刻導(dǎo)電層19，從而除 去多余的導(dǎo)電材料。結(jié)果，可以從半導(dǎo)體基板11的背側(cè)IIR形成與焊盤 電極13連接的導(dǎo)電層19。
由于過孔14內(nèi)表面被絕緣層17基本平坦化，因此能夠防止晶種金 屬18的可涂敷性下降和斷開等問題。另外，能夠使過孔14的內(nèi)表面基 本平坦化而不受形成在半導(dǎo)體基板11與布線層12之間的邊界上的凹入 部15的影響。
可以通過絕緣層16和17使過孔14的內(nèi)表面平坦化到以下的程度， 即，能夠防止形成在絕緣層17上的導(dǎo)電層19受形成在半導(dǎo)體基板11與 布線層12之間的邊界上的凹入部15的影響，還能夠防止形成在絕緣層 17上的導(dǎo)電層19形成由布線材料的熱膨脹或其它因素而使應(yīng)力集中的 凸起形狀或其它形狀。
通過上述步驟，半導(dǎo)體裝置中可以通過形成穿過半導(dǎo)體基板11并與 焊盤電極13連接的導(dǎo)電層19來設(shè)置通孔互連部26。
如圖16K所示，在半導(dǎo)體芯片的整個背側(cè)上進(jìn)一步形成保護(hù)層20。 保護(hù)層20可以通過使用諸如聚酰亞胺樹脂等樹脂由抗蝕劑或其它類似物形成。另外，優(yōu)選將感光樹脂用于保護(hù)層20。通過使用感光樹脂，能夠 利用光刻方法容易地進(jìn)行對用于形成外部端子或其它元件的圖形化。
隨后，利用電鍍方法或其它方法形成外部端子，再利用切割方法等 將半導(dǎo)體晶片切割為數(shù)塊，然后利用粘合劑層使半導(dǎo)體晶片與由玻璃或 其它類似物制成的支撐基板連接，從而制造圖9所示的半導(dǎo)體裝置10。
除了上述減去方法外，可以利用任何方法形成導(dǎo)電層19。例如，可 以利用半加成方法(semi-additive method)形成導(dǎo)電層19。
例如，在如圖14G所示地形成勢壘金屬或晶種金屬18之后，如圖 17A所示，可以在不形成導(dǎo)電層19的部分上形成抗蝕劑25。然后利用電 解鍍方法或其它方法在該部分上形成導(dǎo)電層19。因此，導(dǎo)電層19可以通 過只使從抗蝕劑25露出的部分受到選擇性電解鍍處理而形成。
接著，如圖17B所示，除去抗蝕劑25。隨后，如圖17C所示，利用 蝕刻方法除去露出的晶種金屬和勢壘金屬。結(jié)果，能夠形成與圖16J相 同結(jié)構(gòu)的導(dǎo)電層19。
根據(jù)本方法，晶種金屬和勢壘金屬18只是要在導(dǎo)電層19的形成期 間利用蝕刻方法除去的層。因此，要蝕刻的層的厚度較小，從而能夠減 少側(cè)蝕刻，并使金屬布線變細(xì)。
在上述實施例中，將本發(fā)明應(yīng)用于諸如CCD或CMOS圖像傳感器 等光接收元件或光出射元件中使用的半導(dǎo)體裝置。然而，可選地，根據(jù) 本發(fā)明的實施例，不但可以設(shè)置前述半導(dǎo)體裝置而且可以設(shè)置任何半導(dǎo) 體裝置，只要該半導(dǎo)體裝置包括形成于半導(dǎo)體芯片中的通孔互連部。例 如，如圖18所示，根據(jù)本發(fā)明的實施例，還可以設(shè)置具有芯片堆疊 (chip-on-chip)結(jié)構(gòu)的半導(dǎo)體裝置40，在芯片堆疊結(jié)構(gòu)中，兩塊半導(dǎo)體芯 片面對彼此安裝。
如圖18所示，用相同的附圖標(biāo)記表示半導(dǎo)體裝置40中與圖9所示 的半導(dǎo)體裝置10的結(jié)構(gòu)元件相同的結(jié)構(gòu)元件，并省略對它們的詳細(xì)說明。
圖18所示的半導(dǎo)體裝置40被構(gòu)造成使得一個半導(dǎo)體芯片41通過小 凸塊51安裝在另一個半導(dǎo)體芯片32上。此外，例如，通過模鑄樹脂或 其它類似物(未圖示)對半導(dǎo)體裝置40進(jìn)行封裝。
19另外，半導(dǎo)體芯片32包括與圖9所示的半導(dǎo)體裝置10相同的通孔
互連部26。
安裝在半導(dǎo)體芯片32上的半導(dǎo)體芯片41在其一側(cè)上具有電極52。 半導(dǎo)體芯片41利用電極52上的由焊料或其它類似物制成的凸塊51安裝 在半導(dǎo)體芯片32上。
在半導(dǎo)體芯片32中，布線層12包括在半導(dǎo)體基板11上彼此堆疊的 多個絕緣層和多個導(dǎo)電層。此外，半導(dǎo)體芯片32具有焊盤電極13和電 極50，在電極50上形成有用于連接半導(dǎo)體芯片41的凸塊51。
在半導(dǎo)體芯片32中形成用于連接半導(dǎo)體基板11的背側(cè)上形成的導(dǎo) 電層19和焊盤電極13的通孔互連部26。該通孔互連部26具有與圖10 所示的通孔互連部26相同的結(jié)構(gòu)。
另外，能夠利用與參照圖11 圖n說明的方法相同的方法形成通孔 互連部26。
根據(jù)上述半導(dǎo)體裝置40，能夠獲得與圖9所示的半導(dǎo)體裝置10相 同的效果。此外，根據(jù)半導(dǎo)體裝置40，在堆疊多個半導(dǎo)體芯片的情況下 能夠使半導(dǎo)體裝置小型化。
本發(fā)明不限于上述結(jié)構(gòu)，并且可以在不背離本發(fā)明要旨的情況下以 各種方式構(gòu)造。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依據(jù)不同的設(shè)計要求和其他因素，可以 在本發(fā)明所附的權(quán)利要求或其等同物的范圍內(nèi)進(jìn)行各種修改、組合、次 組合以及改變。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其包括半導(dǎo)體基板；形成在所述半導(dǎo)體基板上的絕緣層；穿過所述半導(dǎo)體基板和所述絕緣層的過孔；以及通孔互連部，其具有導(dǎo)電層，該導(dǎo)電層形成在所述過孔內(nèi)表面上的絕緣層上，其中，通過填充在所述半導(dǎo)體基板與形成在所述半導(dǎo)體基板上的所述絕緣層之間的邊界上的凹入部，使形成在所述過孔內(nèi)表面上的絕緣層的表面基本平坦化。
2. 如權(quán)利要求l所述的半導(dǎo)體裝置，其中，所述通孔互連部的所述 過孔內(nèi)表面上的絕緣層有一個以上。
3. —種半導(dǎo)體裝置制造方法，其包括以下步驟 在半導(dǎo)體基板的第一側(cè)上形成絕緣層；通過從所述半導(dǎo)體基板的第二側(cè)蝕刻所述半導(dǎo)體基板形成用于過孔 的開口；在所述開口的內(nèi)表面上形成絕緣層；通過蝕刻形成在所述開口的內(nèi)表面上的絕緣層的底部和形成在所述 半導(dǎo)體基板的第一側(cè)上的絕緣層形成過孔；以及 在所述過孔中形成導(dǎo)電層。
4. 如權(quán)利要求3所述的半導(dǎo)體裝置制造方法，還包括在形成所述過 孔之后、但在形成所述導(dǎo)電層之前在所述過孔的內(nèi)表面上形成絕緣層的 步驟。
全文摘要
本發(fā)明涉及具有形成在半導(dǎo)體芯片中的通孔互連部的半導(dǎo)體裝置及其制造方法。所述半導(dǎo)體裝置包括半導(dǎo)體基板、絕緣層、過孔和通孔互連部。所述絕緣層形成在所述半導(dǎo)體基板上。所述過孔形成為穿過所述半導(dǎo)體基板和絕緣層。通過填充在所述半導(dǎo)體基板與形成在所述半導(dǎo)體基板上的絕緣層之間的邊界上的凹入部，使形成在所述過孔的內(nèi)表面上的絕緣層的表面基本平坦化。因此，由于能夠防止導(dǎo)電層形成可能集中有由累積熱或其它情況引起的熱膨脹應(yīng)力的諸如凸起部等部分，能夠提高半導(dǎo)體裝置的可靠性。
文檔編號H01L23/485GK101483162SQ20091000077
公開日2009年7月15日 申請日期2009年1月9日 優(yōu)先權(quán)日2008年1月9日
發(fā)明者原田恵充, 和田英之, 末益龍夫, 猿田正暢, 鈴木優(yōu)美, 鍋義博, 高岡裕二 申請人:索尼株式會社;株式會社藤倉