專利名稱：封裝結(jié)構(gòu)及其形成、量產(chǎn)方法與芯片堆疊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種封裝結(jié)構(gòu)及其形成、量產(chǎn)方法與芯片堆疊結(jié)構(gòu)，更詳細地說，
本發(fā)明是關(guān)于一種封裝結(jié)構(gòu)通過硅通道構(gòu)件(Through Silicon Via;TSV)可進行大 量制造芯片連結(jié)芯片(die-to-die)或者芯片連結(jié)基板(die-to- substrate)的技術(shù)。
背景技術(shù)：
在現(xiàn)今半導體芯片的制作技術(shù)上，為充分利用基板的面積，半導體芯片經(jīng)制成 后，有時會將多個芯片作成一堆疊結(jié)構(gòu)后，再與基板共同形成一封裝結(jié)構(gòu)，方能發(fā) 揮電路功能。此種封裝結(jié)構(gòu)由于利用了基板上下方的立體空間，亦稱為3D封裝結(jié) 構(gòu)或多芯片堆疊封裝結(jié)構(gòu)。現(xiàn)有的芯片封裝技術(shù)，有以打線方式，以打線作為導電 途徑，使堆疊結(jié)構(gòu)的主動面通過打線，電性連接至基板的技術(shù)。
現(xiàn)有技術(shù)亦有以硅通道構(gòu)件(Through Silicon Via, TSV)作為導電途徑的設計， 惟此類技術(shù)未臻成熟至量產(chǎn)階段，現(xiàn)階段的發(fā)展多屬實驗測試性質(zhì)。且TSV技術(shù) 需要解決半導體芯片間的有效接合問題，分述如下。
堆疊結(jié)構(gòu)主要分為芯片對芯片、晶片對晶片以及芯片對晶片三種，而于接合時 應用的技術(shù)主要包含直接氧化融合接合、銅對銅接合、金對金接合、錫接合、黏接 接合以及表面活化接合等等。
以直接融合接合為例，其工序需要高溫以及高壓環(huán)境，這使得在接合過程中， 對材料的處理以及對準困難。且接合的品質(zhì)較不易掌控。另外，以黏接接合為例， 其容易發(fā)生剝離狀況，導致接合失敗。再者，以錫接合為例，由于其需要底膠 (underfill)來充滿接合區(qū)附近的空間，在小間距(pitch)的實施例中，例如小于 100微米，底膠分布的速度非常緩慢，且可能無法填滿接合區(qū)附近的空間。
因此，現(xiàn)有的TSV封裝相關(guān)技術(shù)，多具有量產(chǎn)速度過于緩慢，以及不易控制 工序良率的問題，而使得多芯片堆疊封裝結(jié)構(gòu)的良率降低，同時生產(chǎn)成本過高。
因此，如何在考量生產(chǎn)成本及品質(zhì)狀況下，亦能提供一種具高生產(chǎn)良率的封裝 結(jié)構(gòu)及制造方法，即成為半導體封裝產(chǎn)業(yè)亟需努力的目標。本發(fā)明的一目的在于提供一種封裝結(jié)構(gòu)，包含一第一芯片堆疊結(jié)構(gòu)，通過于芯
片中設置多個TSV，作為電連結(jié)的路徑，以使第一芯片堆疊結(jié)構(gòu)的多個毗連芯片 之間可形成電連結(jié)，并使第一芯片堆疊結(jié)構(gòu)電連結(jié)至一基板。
本發(fā)明的另一目的在于提供一種封裝結(jié)構(gòu)，以TSV作為該封裝結(jié)構(gòu)的電連結(jié) 路徑，可適用于量產(chǎn)工藝。
為達成上述目的，本發(fā)明揭露一種封裝結(jié)構(gòu)，包含一電路結(jié)構(gòu)，形成于一基板 上、 一第一芯片堆疊結(jié)構(gòu)。其中該第一芯片堆疊結(jié)構(gòu)包含多個堆疊的芯片，各該芯 片中設有多個TSV,構(gòu)成該芯片中的導電路徑。各該芯片通過其中所設的TSV, 分別電連結(jié)至相鄰的另一芯片中所設的TSV，且該第一芯片堆疊結(jié)構(gòu)，通過至少 部分該多個TSV，電連結(jié)至該電路結(jié)構(gòu)。
本發(fā)明的又一目的在于提供一種制造一封裝結(jié)構(gòu)的方法，該封裝結(jié)構(gòu)包含一基 板、 一第一芯片以及一第二芯片，該第一芯片及該第二芯片分別具有多個TSV。 該方法電連結(jié)該第一芯片的至少部分該多個TSV至該基板，同時電連結(jié)該第二芯 片的至少部分該多個TSV至該第一芯片的至少部分該多個TSV，藉此于該基板上， 堆疊該第一芯片以及該第二芯片，完成具有芯片堆疊結(jié)構(gòu)的封裝結(jié)構(gòu)。
本發(fā)明的又一 目的在于提供一種用于一芯片堆疊結(jié)構(gòu)的方法，該芯片堆疊結(jié)構(gòu) 包含一基板、 一第一芯片、 一第二芯片、 一第三芯片及一第四芯片，其中該基板安 裝于一滾動條上，各該芯片分別具有多個TSV，該方法包含下列步驟首先，通 過轉(zhuǎn)動該滾動條，使該基板移動至一第一位置，并通過以一超聲波頻率震動該第一 芯片，壓合該第一芯片的所述TSV至該基板，同時，通過以一超聲波頻率震動該 第二芯片，壓合該第二芯片的所述TSV至該第一芯片的所述TSV，并通過以一超 聲波頻率震動該第三芯片，壓合該第三芯片的所述TSV至該第二芯片的所述TSV， 最后，通過以一超聲波頻率震動該第四芯片，壓合該第四芯片的所述TSV至該第 三芯片的所述TSV。
本發(fā)明的另一目的在于提供一種芯片堆疊結(jié)構(gòu)，該芯片堆疊結(jié)構(gòu)包含一芯片及 一晶片(wafer)，其中該包含多個芯片。該芯片與該晶片的各該多個芯片，具有 一上表面及相對于該上表面的一下表面，且其中設有多個TSV，構(gòu)成該上表面及 該下表面間的電性導通，該芯片通過其中所設的TSV，電連結(jié)至該晶片的該多個 芯片其中之一中所設的TSV。本發(fā)明的又一 目的在于提供一種芯片堆疊結(jié)構(gòu)，該芯片堆疊結(jié)構(gòu)包含一第一晶 片及一第二晶片，各該第一晶片及第二晶片各自包含多個芯片。其中，各該第一晶 片與該第二晶片的多個芯片，具有一上表面及相對于該上表面的一下表面，且其中
設有多個TSV，構(gòu)成該上表面及該下表面間的電性導通，該第一晶片的該多個芯 片通過其中所設的TSV，分別電連結(jié)至該第二晶片的該多個芯片中所設的TSV。
本發(fā)明的又一目的在于提供一種量產(chǎn)一封裝結(jié)構(gòu)的方法，該封裝結(jié)構(gòu)包含一基 板及多個芯片，各該芯片分別具有多個TSV，該基板是包含于一長條狀薄膜，該 長條狀薄膜包含多個基板，且是架設于二滾動條之間，該方法包含下列步驟制造 該封裝結(jié)構(gòu)；轉(zhuǎn)動該滾動條，使次一基板移動至該適當位置；以及重復該制造該封 裝結(jié)構(gòu)的步驟，以完成一次一封裝結(jié)構(gòu)。制造該封裝結(jié)構(gòu)包含下列步驟(a)轉(zhuǎn)動 該滾動條，使該多個基板的一基板移動至一適當位置；(b)通過該多個芯片之一的 多個TSV,黏合該多個芯片的一于該基板上；(c)保持該基板于該適當位置；(d)通 過該多個芯片的另一個的多個TSV，黏合該多個芯片的另一個于該多個芯片之一 的多個TSV上；以及(e)重復步驟(c)及(d)，使該多個芯片依序黏合至該基板，以 完成該封裝結(jié)構(gòu)；
本發(fā)明的又一目的在于提供一種量產(chǎn)一封裝結(jié)構(gòu)的方法，各該封裝結(jié)構(gòu)包含一 基板、 一第一芯片及一第二芯片，該第一芯片及該第二芯片分別具有多個TSV， 該基板是包含于一長條狀薄膜，該長條狀薄膜包含多個基板，且是架設于二滾動條 之間，該方法包含下列步驟(a)轉(zhuǎn)動該滾動條，使該多個基板的首個基板移動至 一適當位置；(b)通過一第一芯片的多個TSV，黏合該第一芯片于該首個基板上； (c)轉(zhuǎn)動該滾動條，使該多個基板的次一基板移動至該適當位置；(d)通過另一第 一芯片的多個TSV，黏合該另一第一芯片于該次一基板上.，(e)轉(zhuǎn)動該滾動條，使 該多個基板的一最終基板移動至該適當位置;(f)通過一最終第一芯片的多個TSV， 黏合該最終第一芯片于該最終基板上；(g)轉(zhuǎn)動該滾動條，使該首個基板移動至該 適當位置；(h)通過一第二芯片的多個TSV，黏合該第二芯片于該首個基板上的該 第一芯片的TSV; (i)轉(zhuǎn)動該滾動條，使該多個基板的次一基板移動至該適當位置； (D通過另一第二芯片的多個TSV，黏合該另一第二芯片于該次一基板上的該另一 第一芯片的TSV; (k)轉(zhuǎn)動該滾動條，使該多個基板的一最終基板移動至該適當位 置；以及(l)通過一最終第二芯片的多個TSV，黏合該最終第二芯片于該最終基板 上的該最終第一芯片的TSV。


為讓本發(fā)明的上述目的、技術(shù)特征、和優(yōu)點能更明顯易懂，下面將配合附圖對 本發(fā)明的較佳實施例進行詳細說明，其中
圖1是本發(fā)明的第一實施例的一封裝結(jié)構(gòu)的示意圖2是本發(fā)明的第二實施例的一芯片示意圖3是本發(fā)明的第三實施例的一封裝結(jié)構(gòu)的示意圖4是本發(fā)明的第四實施例的一封裝結(jié)構(gòu)的示意圖5是本發(fā)明的第五實施例的一封裝結(jié)構(gòu)的示意圖6是本發(fā)明的第六實施例的一封裝結(jié)構(gòu)的示意圖7是本發(fā)明的第七實施例的封裝結(jié)構(gòu)的第一芯片堆疊結(jié)構(gòu)的示意圖8a-圖8e是制造本發(fā)明的一封裝結(jié)構(gòu)的流程示意圖； 圖9是本發(fā)明的第九實施例的示意圖；以及
第io是本發(fā)明的第十實施例的示意圖。
具體實施例方式
以下將通過實施例來解釋本發(fā)明內(nèi)容，其是關(guān)于一種封裝結(jié)構(gòu)以及一種制造及
量產(chǎn)一封裝結(jié)構(gòu)的方法與芯片堆疊結(jié)構(gòu)，該芯片堆疊結(jié)構(gòu)具有硅通道構(gòu)件(Through Silicon Via, TSV)，且可適用于大量制造工藝。然而，本發(fā)明的實施例并非用以限 制本發(fā)明需在如實施例所述的任何特定的環(huán)境、應用或特殊方式方能實施。因此， 關(guān)于實施例的說明僅為闡釋本發(fā)明的目的，而非用以限制本發(fā)明。需說明者，以下 實施例及附圖中，與本發(fā)明非直接相關(guān)的元件已省略而未繪示；且為求容易了解起 見，各元件間的尺寸關(guān)系是以稍夸大的比例繪示出。
圖1是本發(fā)明的第一實施例的一封裝結(jié)構(gòu)的示意圖。封裝結(jié)構(gòu)1包含一基板 101、 一電路結(jié)構(gòu)103及一第一芯片堆疊結(jié)構(gòu)113，其中電路結(jié)構(gòu)103形成于該基 板101上。第一芯片堆疊結(jié)構(gòu)113形成于電路結(jié)構(gòu)103上，且該第一芯片堆疊結(jié)構(gòu) 113包含多個堆疊的芯片llla、 lllb、 lllc及l(fā)lld。各該芯片具有一上表面及相 對于該上表面的一下表面，且其中設有多個TSV109，構(gòu)成該上表面及該下表面間 的電性導通。
由圖I可知，該多個堆疊的芯片Ula、 lllb、 lllc及Uld通過其中所設的 TSV109，分別電連結(jié)至相鄰另一芯片中所設的TSV 109，且該第一芯片堆疊結(jié)構(gòu) 113，通過至少部分該多個TSV 109，即芯片llld的TSV 109，電連結(jié)至該電路結(jié)構(gòu)103。
在本實施例中，電路結(jié)構(gòu)103還包含一測試電路，圖未示出該測試電路，因其是以電路連接方式發(fā)揮測試電路的功能，詳如下述。測試電路通過電性連結(jié)至第一芯片堆疊結(jié)構(gòu)113，當需要對該封裝結(jié)構(gòu)進行測試時，即利用該測試電路將一測試信號傳輸至該封裝結(jié)構(gòu)。 一般而言，對該封裝結(jié)構(gòu)的測試包含(l)測試該第一芯片堆疊結(jié)構(gòu)113與該電路結(jié)構(gòu)103的電連結(jié)是否正確；以及(2)測試該第一芯片堆疊結(jié)構(gòu)113所包含的該多個堆疊芯片llla、 lllb、 lllc及l(fā)lld彼此間的電連結(jié)及功能。通過探針接觸(probing)方式，測試電路接收來自探針的測試信號，并傳遞該測試信號至該第一芯片堆疊結(jié)構(gòu)113，并產(chǎn)生一測試結(jié)果信號。
承上所述，該測試信號結(jié)果適以代表該第一芯片堆疊結(jié)構(gòu)113與電路結(jié)構(gòu)103的電連結(jié)的狀態(tài)，以及代表第一芯片堆疊結(jié)構(gòu)113所包含的該多個堆疊芯片111的電連結(jié)及功能的狀態(tài)。舉例而言，若該第一芯片接合不良，或者有斷點產(chǎn)生，該測試結(jié)果信號即會呈現(xiàn)非正常的信號，藉此，即可判斷第一芯片堆疊結(jié)構(gòu)態(tài)。又例如該第一芯片堆疊結(jié)構(gòu)1B與電路結(jié)構(gòu)103的電連結(jié)狀態(tài)正常，但第一芯片堆疊結(jié)構(gòu)113所包含的該多個堆疊芯片111的電連結(jié)或功能不正常，則該測試結(jié)果亦會呈現(xiàn)非正常的信號，通過解讀該非正常的信號，即可判斷究竟是該多個堆疊芯片111的電連結(jié)或功能不正常。因此，可通過該測試電路，檢測出不良的封裝結(jié)構(gòu)，并判斷是否得以進行重工修復，或者直接淘汰該不良的封裝結(jié)構(gòu)，而后再進行后續(xù)封裝，進而提升整體工藝良率，達成成本的控管。
圖2是本發(fā)明的第二實施例的一芯片示意圖，該芯片可適用于本發(fā)明的封裝結(jié)構(gòu)。在本實施例中，芯片201包含多個TSV207，每一TSV207包含一上凸塊203以及一下凸塊205。其中各該上凸塊203形成于各該TSV207之上，各該下凸塊205形成于各該TSV207之下。通過此結(jié)構(gòu)，于芯片201與其它毗連的另一芯片進行堆疊時，適以使各芯片中的各該TSV，通過該各該上凸塊，(4連結(jié)至毗連的另一芯片中的各該TSV的下凸塊。通過凸塊，可使多個TSV彼此間的連結(jié)更穩(wěn)固，以更改善接合的良率。
由前述說明可知，上凸塊203及下凸塊205是用以增進不同芯片接合時，TSV彼此間的接合穩(wěn)固性。因此，在其它實施例中，可使芯片中的每一TSV僅包含多個上凸塊，或僅包含多個下凸塊。以圖2舉例而言，若TSV207僅包含上凸塊203，則芯片201之上再堆疊另一具有TSV的芯片時，即便另一芯片的TSV并未具有相對于上凸塊203的下凸塊，另一芯片的TSV亦可接合至TSV 207的上凸塊203，藉此達成與芯片201的TSV 207穩(wěn)固接合。同理，在其它實施例中，可使芯片中的每一TSV僅包含多個下凸塊。仍舊以圖2舉例而言，若TSV207僅包含下凸塊205，則芯片201之下再堆疊另一具有TSV的芯片時，即便另一芯片的TSV并未具有相對于下凸塊205的上凸塊，另一芯片的TSV亦可接合至TSV 207的下凸塊205,藉此達成與芯片201的TSV207穩(wěn)固接合。
圖3是本發(fā)明的第三實施例的一封裝結(jié)構(gòu)的示意圖。封裝結(jié)構(gòu)包含一基板301、一電路結(jié)構(gòu)303及一第一芯片堆疊結(jié)構(gòu)313。與第一實施例最主要不同處，在于第一芯片堆疊結(jié)構(gòu)313包含一第一芯片313a、 一第二芯片313b、及一第三芯片313c。其中該第二芯片313b以及該第三芯片313c通過多個TSV 309，分別地電連結(jié)至毗連的該第一芯片3Ba。類似于第一實施例，第一芯片堆疊結(jié)構(gòu)313與基板301呈電性連結(jié)。第三實施例的封裝結(jié)構(gòu)可應用于一存儲器裝置，主要功效是可增加存儲器容量密度，即通過堆疊式芯片提高存儲器容量，并可增強芯片與存儲器裝置的電性連結(jié)效能。當應用于前述存儲器裝置時，第二芯片313b以及第三芯片313c可為相同尺寸及/或相同功能的芯片，或者不同尺寸及/或不同功能的芯片。
圖4是本發(fā)明的第四實施例的一封裝結(jié)構(gòu)的示意圖。封裝結(jié)構(gòu)包含一基板401 、一電路結(jié)構(gòu)403及一第一芯片堆疊結(jié)構(gòu)413。與第一實施例最主要不同處'在第一芯片堆疊結(jié)構(gòu)413包含一第一芯片413a、 一第二芯片413b、 一第三芯片413c、及一第四芯片413d,各芯片具有不同尺寸以及不同功能。各芯片通過TSV 409電連結(jié)至毗連的另一芯片中的TSV409，在本實施例中，各芯片的TSV，相較于其它芯片的TSV，具有不同尺寸。
圖5是本發(fā)明的第五實施例的一封裝結(jié)構(gòu)的示意圖。封裝結(jié)構(gòu)包含一基板501、
一電路結(jié)構(gòu)503、 一絕緣層505、 一第一芯片堆疊結(jié)構(gòu)513、及一第二芯片堆疊結(jié)
構(gòu)515。與第一實施例最主要不同處，在于本實施例的絕緣層505，是形成于第一
芯片堆疊結(jié)構(gòu)513之上，而后第二芯片堆疊結(jié)構(gòu)515形成于該絕緣層505之上，第
二芯片堆疊結(jié)構(gòu)515包含多個堆疊的芯片515a及515b，芯片515a及515b各具有
一上表面及相對于該上表面的一下表面，且其中設有多個TSV 509，構(gòu)成該上表面
及該下表面間的電性導通，且芯片515a及515b通過其中所設的TSV 509，分別電
連結(jié)至相鄰另一芯片中所設的TSV 509。第一芯片堆疊結(jié)構(gòu)513包含芯片513a及
513b，通過絕緣層501的隔離，第一芯片堆疊結(jié)構(gòu)513及第二芯片堆疊結(jié)構(gòu)515
可分別執(zhí)行不同功能。
圖6是本發(fā)明的第六實施例的一封裝結(jié)構(gòu)的示意圖。封裝結(jié)構(gòu)包含一基板601、一電路結(jié)構(gòu)603、多個無源元件604、 一間隔物605、多個打線607、 一第一芯片堆疊結(jié)構(gòu)613。與第一實施例最主要不同處，在于本實施例包含多個無源元件604，形成于第一芯片613a之上，并電連結(jié)至第一芯片613a，以與第一芯片613a共同發(fā)揮電路功能。且間隔物605是形成于部分第一芯片613a之上，而第二芯片613b形成于該間隔物之上，并具有多個TSV 609b，以于該間隔物以外的部分，電連結(jié)至該第一芯片613a的TSV 609a。在本實施例中，第一芯片613a以及第二芯片613b還可通過打線607而呈現(xiàn)電連結(jié)。
圖7是本發(fā)明的第七實施例的封裝結(jié)構(gòu)的第一芯片堆疊結(jié)構(gòu)的示意圖。第一芯片堆疊結(jié)構(gòu)713包含至少一隔離層703，形成于毗連的二芯片713a及713b之間，適以填充芯片713a及713b與TSV 709所形成的空間。在本實施例中，毗連的TSV709之間，還具有一上凸塊707，而隔離層703即可用以環(huán)繞上凸塊707，填充芯片713a及713b與TSV 709所形成的空間。
隔離層703，是選自下列材料的群組非導電膠、B階段膠、模塑材料、異方
性導電膠及其組合。
以下將詳細說明前述所有實施例中，該基板的材料特性。前述所有實施例中，
該基板的材料可選自下列族群之一 一有機涂布層(coating layer)、 一非有機涂布層及其組合。前述所有實施例中，該基板可以是一單層基板及一多層基板其中之一。前述所有實施例中，該基板為一可移除基板，以于第一芯片堆疊結(jié)構(gòu)完成后，移除該基板，僅保留該第一芯片堆疊結(jié)構(gòu)。前述所有實施例中，該基板是一陶瓷基板。前述所有實施例中，該基板是一軟性基板，且為一薄膜(film)或一箔片(foil)其中之一。
前述所有實施例中，該基板可選自下列族群之一 一聚酰亞胺薄膜(polyimidefilm) 、 一 FR-4型環(huán)氧基樹脂薄膜(FR-4 film) 、 一 FR-5型環(huán)氧基樹脂薄膜(FR-5film)、一雙順丁烯二酸亞氨薄膜(BTfilm)及一聚對苯二甲酸乙二酯樹脂薄膜(PETfilm)。前述所有實施例中，該基板亦可選自下列族群之一銅、鋼、及其合金。前述所有實施例中，該基板亦可選自下列族群之一 一具導電纖維的薄片層壓材料及一片狀纖維。前述所有實施例中，該基板可是一類可重工材料。
以下將詳細說明前述所有實施例中，該TSV的材料特性。前述所有實施例中，該TSV的材料選自下列族群之一銅(Cu)、金(Au)、銀(Ag)、錫(Sn)、錫銀合金(Sn/Ag)、無鉛焊錫(lead-free solder)、鎳金合金(Ni/Au)、鎳鈀合金(Ni/Pd)、鎳鈀金合金(Ni/Pd/Au)、鎢(W)、及其組合。前述所有實施例一一多晶硅(poly Si)、 一摻雜硅(dopedSi)及其組合。前述所有實施例中，該TSV的材料亦可是一導電聚合物(conductivepolymer)。
以下將詳細說明前述所有實施例中，該芯片的種類特性。前述所有實施例中，該多個堆疊的芯片是不同的，且選自下列族群之一 一閃存控制器(Flash memorycontroller)、 一動態(tài)隨機存取存儲器(DRAM controller)及其組合。
圖8a-圖8e，是本發(fā)明的第八實施例，是制造一封裝結(jié)構(gòu)的流程示意圖。請先參照圖8a，于平臺802設置一基板803，該基板803包含電路結(jié)構(gòu)804。并維持基板803的溫度于一第一溫度，并限定一第一涂布區(qū)817于基板803的該上表面803a。而后以涂膠機構(gòu)809，涂布一第一填充膠體807a于該第一涂布區(qū)，其中，第一填充膠體807a部份覆蓋于該電路結(jié)構(gòu)804。在本實施例中，第一溫度可為約攝氏80度。
接著請參照圖8b，貼合一第一芯片805的下表面805b于該第一涂布區(qū)817，并電連結(jié)該第一芯片805的至少部分多個TSV 809至基板803。在本實施例中，是使第一芯片805的一下凸塊806b貼合至電路結(jié)構(gòu)804。此時第一填充膠體807a可填充部分基板803與第一芯片805的下表面805b之間所形成的一空間。
承上所述，為使下凸塊806b穩(wěn)固貼合至電路結(jié)構(gòu)804，維持良好的電連結(jié)，可利用超聲波工藝以完成前述結(jié)構(gòu)，詳述如下。首先維持第一芯片805的溫度為一第二溫度，且大于該第一溫度。在本實施例中，可維持第二溫度約為攝氏200度。此時再通過一超聲波頻率震動該第一芯片805，以壓合該第一芯片805的至少部分該多個TSV809至基板803。在本實施例中，可以一超聲波壓合機820，貼設于第一芯片805之上，其可穩(wěn)定地維持第一芯片805的溫度為攝氏200度，并且同時以一超聲波頻率震動該第一芯片805，以使TSV 809的下凸塊806b可壓合至基板803的電路結(jié)構(gòu)804。
接著請參照圖8c，在第一芯片805之上表面805a限定一第二涂布區(qū)818，以涂膠機構(gòu)809涂布一第二填充膠體807b于該第二涂布區(qū)818上。
接著請參照圖8d，貼合一第二芯片815的下表面815b于該第二涂布區(qū)818，并電連結(jié)該第二芯片815的至少部分多個TSV 819至第一芯片805的上凸塊806a。在本實施例中，是使第二芯片815的一下凸塊816b貼合至第一芯片805的上凸塊806a。此時第二填充膠體807b可填充部分第一芯片805的上表面805a與第二芯片815的下表面815b之間所形成的一空間。承上所述，為使下凸塊816b穩(wěn)固貼合至第一芯片805的上凸塊806a，維持良好的電連結(jié)，可利用超聲波工藝以完成前述結(jié)構(gòu)，詳述如下。首先維持第二芯片816的溫度為一第二溫度，且大于該第一溫度。在本實施例中，可維持第二溫度約為攝氏200度。此時再通過一超聲波頻率震動該第二芯片816,以壓合該第二芯片816的至少部分該多個TSV 819至第一芯片805的上凸塊806a。如同前述，此結(jié)構(gòu)亦可以超聲波壓合機820完成，不再贅述。
最后，請參照圖8e,經(jīng)靜置一段時間后，圖8d的封裝結(jié)構(gòu)，其第一填充膠體807a以及第二填充膠體807b將呈現(xiàn)稍許內(nèi)縮的狀態(tài)，以完成封裝結(jié)構(gòu)。
第八實施例的步驟，可適用于前述第一至第七實施例中，用以貼合二芯片間的TSV的結(jié)構(gòu)。
本發(fā)明的封裝結(jié)構(gòu)，可適用于量產(chǎn)工藝，簡單敘述如下。以第一實施例為例，請一并參考圖l，封裝結(jié)構(gòu)可通過對基板101的控管進行連續(xù)性的大量生產(chǎn)。以軟性基板為例，各基板是一巻長條狀薄膜的一部份，該薄膜以一類似收巻的狀態(tài)，架設于二滾動條之間。通過控制滾動條轉(zhuǎn)動，可使薄膜不停的轉(zhuǎn)動，以使芯片堆疊結(jié)構(gòu)113的各該堆疊的芯片依序黏合該基板101。
以本實施例而言，芯片堆疊結(jié)構(gòu)113可通過下列步驟形成。首先，控制薄膜轉(zhuǎn)動，將基板101置放于一合適的位置，同時將芯片111d通過TSV109黏合于基板101上，此時不移動該基板101,再將芯片111c通過TSV109黏合于芯片1Ud上。依此類推，可依序?qū)⑿酒琹llb及芯片111a通過TSV109黏合于前一芯片上。待所有芯片皆黏合完畢后，再轉(zhuǎn)動薄膜，于另一基板上進行類似的步驟，以完成另一封裝結(jié)構(gòu)。
除此之外，芯片堆疊結(jié)構(gòu)113，也可通過不同的步驟而形成。首先，控制薄膜轉(zhuǎn)動，將基板101置放于一合適的位置，同時將芯片111d通過TSV109黏合于基板101上。此時轉(zhuǎn)動該薄膜，使另一基板位于前述合適的位置，而后將另一芯片黏合于該另一基板上。依此類推，待薄膜上所有基板皆完成首個芯片黏合后，再轉(zhuǎn)動薄膜，依序進行次一個芯片黏合，此時可將芯片1Uc通過TSV 109黏合于芯片llld上。依此類推，可依序?qū)⑿酒琹llb及芯片111a通過TSV109黏合于前一芯片上。
圖9是本發(fā)明的第九實施例示意圖。芯片堆疊結(jié)構(gòu)包含一芯片卯l及一晶片(wafer) 903，其中晶片903包含多個芯片。芯片901與晶片903的各該多個芯片，具有一上表面及相對于該上表面的一下表面。芯片901中設有多個TSV905，同時晶片903中設有多個TSV907，構(gòu)成該上表面及該下表面間的電性導通。芯片卯l通過其中所設的TSV卯5，電連結(jié)至晶片903的該多個芯片其中之一芯片902中所設的TSV 907。在參照圖9后，即可更清楚的理解芯片901與晶片903的堆疊關(guān)系。
此種芯片堆疊結(jié)構(gòu)亦可使用前述實施例的芯片封裝結(jié)構(gòu)及其制造方法完成。第九實施例的優(yōu)點在于，可先量測晶片所包含的芯片，而后再將芯片901接合于晶片上已測定為功能正常的芯片，藉此，可提升后續(xù)工藝產(chǎn)品的良率。第九實施例可適用于芯片堆疊于晶片(Chip on Wafer ; CoW)的堆疊方式。
圖10是本發(fā)明的第十實施例示意圖。芯片堆疊結(jié)構(gòu)包含一第一晶片1001及一第二晶片1003，該第一晶片1001包含多個芯片，同時該第二晶片1003包含多個芯片。該第一晶片1001與該第二晶片1003的多個芯片，具有一上表面及相對于該上表面的一下表面。第一晶片1001中設有多個TSV 1005，同時第一晶片1001中設有多個TSV 1007，構(gòu)成該上表面及該下表面間的電性導通。該第一晶片1001的該多個芯片通過其中所設的TSV 1005，分別電連結(jié)至第二晶片1003的該多個芯片中所設的TSV 1007。圖中例示第一晶片1001的芯片1002通過其中所設的TSV1005，電連結(jié)至第二晶片1003的芯片1004中所設的TSV 1007。在參照圖10后，即可清楚的知道第一晶片1001與第二晶片1003的堆疊關(guān)系
此種芯片堆疊結(jié)構(gòu)亦可使用前述實施例的芯片封裝結(jié)構(gòu)及其制造方法完成。第十實施例的優(yōu)點在于，可在晶片上的芯片制造完成后，即先進行芯片堆疊，而后再進行切割及/或封裝的工序。藉此，可在考量生產(chǎn)成本及品質(zhì)的狀況下，提供一種具高生產(chǎn)率的封裝結(jié)構(gòu)。
上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的保護范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護范圍應以申請專利范圍為準。
權(quán)利要求
1.一種封裝結(jié)構(gòu)，包含一基板；一電路結(jié)構(gòu)，形成于該基板上；以及一第一芯片堆疊結(jié)構(gòu)，形成于該電路結(jié)構(gòu)上，該第一芯片堆疊結(jié)構(gòu)包含多個堆疊的芯片，各該芯片具有一上表面及相對于該上表面的一下表面，且其中設有多個硅通道構(gòu)件(TSV)，構(gòu)成該上表面及該下表面間的電性導通；其中，各該芯片通過其中所設的TSV，分別電連結(jié)至相鄰另一芯片中所設的TSV，且該第一芯片堆疊結(jié)構(gòu)，通過至少部分該多個TSV，電連結(jié)至該電路結(jié)構(gòu)。
2. 如權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征在于，該基板是選自下列族群之一: 一聚酰亞胺薄膜、一 FR-4型環(huán)氧基樹脂薄膜、一 FR-5型環(huán)氧基樹脂薄膜、 一雙 順丁烯二酸亞氨薄膜、 一聚對苯二甲酸乙二酯樹脂薄膜。
3. 如權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征在于，該TSV的材料是選自下列族 群之一銅、金、銀、錫、錫銀合金、無鉛焊錫、鎳金合金、鎳鈀合金、鎳鈀金合 金、鎢、及其組合。
4. 如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該電路結(jié)構(gòu)還包含一測試電 路，電性連結(jié)至該第一芯片堆疊結(jié)構(gòu)，用以接收一測試信號，傳遞該測試信號至該 第一芯片堆疊結(jié)構(gòu)，并產(chǎn)生一測試結(jié)果信號，其中該測試信號適以測試該第一芯片 堆疊結(jié)構(gòu)與該電路結(jié)構(gòu)的電連結(jié)，以及測試該第一芯片堆疊結(jié)構(gòu)所包含的該多個堆 疊芯片的電連結(jié)及功能，該測試結(jié)果信號適以代表該第一芯片堆疊結(jié)構(gòu)與該電路結(jié) 構(gòu)的電連結(jié)的狀態(tài)，以及代表該第一芯片堆疊結(jié)構(gòu)所包含的該多個堆疊芯片的電連 結(jié)及功能的狀態(tài)。
5. 如權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征在于，還包含 一絕緣層，形成于該第一芯片堆疊結(jié)構(gòu)之上；以及一第二芯片堆疊結(jié)構(gòu)，形成于該絕緣層之上，該第二芯片堆疊結(jié)構(gòu)包含多個堆 疊的芯片，各該芯片具有一上表面及相對于該上表面的一下表面，且其中設有多個 硅通道構(gòu)件(TSV)，構(gòu)成該上表面及該下表面間的電性導通；其中，各該芯片通過其中所設的TSV，分別電連結(jié)至相鄰另一芯片中所設的 TSV。
6. 如權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征在于，該第一芯片堆疊結(jié)構(gòu)包含 一第一芯片，具有多個TSV，以電連結(jié)至該電路結(jié)構(gòu)；一間隔物，形成于部分該第一芯片之上；一第二芯片，形成于該間隔物之上，并具有多個TSV，以電連結(jié)至該第一芯 片；以及多個無源元件，形成于該第一芯片之上，適以電連結(jié)至該第一芯片。
7. —種芯片堆疊結(jié)構(gòu)，包含 一芯片；以及一晶片，包含多個芯片；其中，該芯片與該晶片的各該多個芯片，具有一上表面及相對于該上表面的一 下表面，且其中設有多個硅通道構(gòu)件(TSV)，構(gòu)成該上表面及該下表面間的電性 導通，該芯片通過其中所設的TSV，電連結(jié)至該晶片的該多個芯片其中之一中所 設的TSV。
8. —種芯片堆疊結(jié)構(gòu)，包含 一第一晶片，包含多個芯片；以及 一第二晶片，包含多個芯片；其中，各該第一晶片與該第二晶片的多個芯片，具有一上表面及相對于該上表 面的一下表面，且其中設有多個硅通道構(gòu)件(TSV)，構(gòu)成該上表面及該下表面間 的電性導通，該第一晶片的該多個芯片通過其中所設的TSV，分別電連結(jié)至該第 二晶片的該多個芯片中所設的TSV。
9. 一種制造一封裝結(jié)構(gòu)的方法，該封裝結(jié)構(gòu)包含一基板、 一第一芯片以及一 第二芯片，該基板具有一上表面，該第一芯片以及該第二芯片分別具有一上表面、 一下表面、及多個TSV，該方法包含下列步驟維持該基板的溫度于一第一溫度；限定一第一涂布區(qū)于該基板的該上表面，并限定一第二涂布區(qū)于該第一芯片的 該上表面；涂布一第一填充膠體于該第一涂布區(qū)；貼合該第一芯片的該下表面于該第一涂布區(qū)上；電連結(jié)該第一芯片的至少部分該多個TSV至該基板，并使該第一填充膠體填充部分該基板與該第一芯片的該下表面之間所形成的空間； 涂布一第二填充膠體于該第二涂布區(qū)；以及貼合一第二芯片的該下表面于該第二涂布區(qū)上；電連結(jié)該第二芯片的至少部分該多個TSV至該第一芯片的至少部分該多個TSV，并使該第二填充膠體填充部分該第一芯片的該上表面與該第二芯片的該下表 面之間所形成的空間。
10. 如權(quán)利要求9所述的方法，其特征在于，該電連結(jié)該第一芯片的至少部分 該多個TSV至該基板，并使該第一填充膠體實質(zhì)充滿該基板與該第一芯片的該下 表面之間所形成的空間的步驟，還包含下列步驟維持該第一芯片的溫度為一第二溫度；以及通過以一超聲波頻率震動該第一芯片，壓合該第一芯片的至少部分該多個TSV 至該基板；其中，該第二溫度大于該第一溫度。
11. 一種量產(chǎn)一封裝結(jié)構(gòu)的方法，各該封裝結(jié)構(gòu)包含一基板及多個芯片，各該 芯片分別具有多個TSV，該基板是包含于一長條狀薄膜，該長條狀薄膜包含多個 基板，且架設于二滾動條之間，該方法包含下列步驟制造該封裝結(jié)構(gòu)，包含(a) 轉(zhuǎn)動該滾動條，使該多個基板之一基板移動至一適當位置；(b) 通過該多個芯片之一的多個TSV，黏合該多個芯片的一于該基板上；(c) 保持該基板于該適當位置；(d) 通過該多個芯片的另一個的多個TSV，黏合該多個芯片的另一個于該 多個芯片之一的多個TSV上；以及(e) 重復步驟(c)及(d)，使該多個芯片依序黏合至該基板，以完成該封裝結(jié)構(gòu)；轉(zhuǎn)動該滾動條，使次一基板移動至該適當位置；以及 重復該制造該封裝結(jié)構(gòu)的步驟，以完成一次一封裝結(jié)構(gòu)。
12. —種量產(chǎn)一封裝結(jié)構(gòu)的方法，各該封裝結(jié)構(gòu)包含一基板、 一第一芯片及一 第二芯片，該第一芯片及該第二芯片分別具有多個TSV，該基板是包含于一長條 狀薄膜，該長條狀薄膜包含多個基板，且是架設于二滾動條之間，該方法包含下列 步驟(a) 轉(zhuǎn)動該滾動條，使該多個基板的首個基板移動至一適當位置；(b) 通過一第一芯片的多個TSV，黏合該第一芯片于該首個基板上；(c) 轉(zhuǎn)動該滾動條，使該多個基板的次一基板移動至該適當位置；(d) 通過另一第一芯片的多個TSV，黏合該另一第一芯片于該次一基板上；(e) 轉(zhuǎn)動該滾動條，使該多個基板的一最終基板移動至該適當位置；(f) 通過一最終第一芯片的多個TSV，黏合該最終第一芯片于該最終基板上；(g) 轉(zhuǎn)動該滾動條，使該首個基板移動至該適當位置；(h) 通過一第二芯片的多個TSV，黏合該第二芯片于該首個基板上的該第一芯片的TSV;(i) 轉(zhuǎn)動該滾動條，使該多個基板的次一基板移動至該適當位置；(j)通過另一第二芯片的多個TSV，黏合該另一第二芯片于該次一基板上的該另一第一芯片的TSV;(k)轉(zhuǎn)動該滾動條，使該多個基板的一最終基板移動至該適當位置；以及 (1)通過一最終第二芯片的多個TSV，黏合該最終第二芯片于該最終基板上的該最終第一芯片的TSV。
全文摘要
本發(fā)明是一種封裝結(jié)構(gòu)及其形成、量產(chǎn)方法與芯片堆疊結(jié)構(gòu)。該封裝結(jié)構(gòu)包含一第一芯片堆疊結(jié)構(gòu)，通過于芯片中設置多個硅通道構(gòu)件(Through Silicon Via；TSV)，作為電連結(jié)的路徑，以使第一芯片堆疊結(jié)構(gòu)的多個毗連芯片之間可形成電連結(jié)，并使第一芯片堆疊結(jié)構(gòu)電連結(jié)至一基板。該方法包含電連結(jié)一第一芯片的至少部分該多個TSV至一基板，同時電連結(jié)一第二芯片的至少部分該多個TSV至該第一芯片的至少部分該多個TSV，藉此于該基板上，堆疊該第一芯片以及該第二芯片，完成具有芯片堆疊結(jié)構(gòu)的封裝結(jié)構(gòu)。
文檔編號H01L25/04GK101626015SQ200910003189
公開日2010年1月13日 申請日期2009年1月14日 優(yōu)先權(quán)日2008年7月11日
發(fā)明者何淑靜, 劉安鴻, 李宜璋, 偉 王, 蔡豪殷, 黃祥銘 申請人:南茂科技股份有限公司