專利名稱：一種制造一半導體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種制造一半導體結(jié)構(gòu)的方法。
背景技術(shù)：
雙極性/互補金屬氧化物半導體元件/擴散式金屬氧化物半導體元件(BCD) 技術(shù)，通常需要至少18到20個光刻掩膜才能制造出一個已知高壓交流-直流 轉(zhuǎn)換器，且其必須承受超過450V的電壓。如熟悉本領(lǐng)域技術(shù)人員所知，越多 掩膜及相關(guān)工藝，會增加芯片制造成本。利用較多的光刻工藝，亦表示完成 結(jié)構(gòu)較為復雜，且容易出錯。因此，本領(lǐng)域需要的是一種利用較少光刻掩膜， 制造高壓交流-直流轉(zhuǎn)換器的新穎方法。
再者，在整合型交流-直流轉(zhuǎn)換器的已知設(shè)計中，通常會包含低壓脈沖寬 度變調(diào)(PWM)控制器及外部構(gòu)件，如啟動電路及輸出金屬氧化物半導體場效 應(yīng)晶體管(MOSFET)等等。交流-直流轉(zhuǎn)換器的其他己知設(shè)計可包含將PWM控 制器與高壓輸入MOSFET構(gòu)件，整合到同一芯片中。然而，已知整合型交流 -直流轉(zhuǎn)換器的體積仍然相對較大。將許多不同的構(gòu)件整合于單一芯片，需要 許多復雜的工藝，進而導致成本的增加。因此，本領(lǐng)域需要的是一種整合型 交流-直流轉(zhuǎn)換器，其具有更有效的構(gòu)件及簡化電路，以減少最終體積，并降 低生產(chǎn)成本。
再者，當啟動已知交流-直流轉(zhuǎn)換器元件時，在理想的情況下，會避免產(chǎn) 生過充電壓。圖16繪示己知交流-直流轉(zhuǎn)換器的方框圖，其利用軟性啟動塊(如 方框320)來降低輸出電壓的上升率，進而避免基于輸出電壓快速升起而導致 的損毀。己知針對軟性啟動的解決方案，是由一內(nèi)部電流源(如圖16中的方框303)對外部電容器CSS充電，并感測此電容器中的電壓，以限制工作周期，直 到輸出電壓到達一特定值為止。除了軟性啟動方案以外，交流-直流轉(zhuǎn)換器--般包含相位補償塊(未圖示)，以將交流電的相位同步化。因此，本領(lǐng)域需要的 是一種簡化的解決方案，整合外部電容器與小電流源，使內(nèi)部電容器可同時 作軟性起啟動與相位補償之用。
發(fā)明內(nèi)容
本發(fā)明的一實施例，是提供一種制造半導體結(jié)構(gòu)的方法。本方法包含提
供一基板；在此基板的頂面形成一氧化層；在此氧化層上施涂布一光刻膠層， 以定義一阱；在阱中利用一摻雜劑，進行一離子注入；以及通過熱處理技術(shù)， 將摻雜劑的分子驅(qū)入阱中的一深度，其中驅(qū)入工藝提供一濃度特性給阱中的 摻雜劑，使得半導體結(jié)構(gòu)具有高耐壓的特性。
本發(fā)明的另一實施例，是提供一種制造半導體結(jié)構(gòu)的方法。本方法包含 提供一基板，其基板具有一第一部分與一第二部分；在基板的頂面形成一第 一氧化層；在第一氧化層上涂布一第一光刻膠層，以定義第一阱；在第一阱 中利用一第一摻雜劑，進行一第一離子注入；通過熱處理技術(shù)，將第一摻雜 劑的分子驅(qū)入第一阱中的一第一深度；剝除第一氧化層；在基板的頂面形成 一第二氧化層；在第二氧化層上施加一第二光刻膠層，以定義第二阱；在第 二阱中利用一第二摻雜劑，進行一第二離子注入；通過熱處理技術(shù)，將第二 摻雜劑的分子驅(qū)入第二阱中的一第二深度，其中熱處理是至少攝氏6000度* 小時，第一深度是大于5.5微米，而第二深度是大于3微米。
本發(fā)明的另一實施例，是提供一種以上述方法制造的集成電路。此集成 電路包含整合啟動源與供應(yīng)電壓的一單一啟動及供應(yīng)電壓控制器；與單一啟 動及供應(yīng)電壓控制器電性耦接的一第一晶體管，是負責將高輸入電壓轉(zhuǎn)換為 單一啟動及供應(yīng)電壓控制器的內(nèi)部供應(yīng)電壓，其中第一晶體管是一雙擴散金 屬氧化物半導體(DMOS)晶體管。
5熟悉本領(lǐng)域技術(shù)人員在明了本發(fā)明的較佳實施例的詳述后，當可思及本 發(fā)明的其他實施例。
圖1-圖11是剖面圖，其繪示本發(fā)明的一較佳實施例中制造一交流-直流 轉(zhuǎn)換器的方法；
圖12是本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的方框圖； 圖13是本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的方框圖； 圖14是本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的電路圖； 圖15是本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的方框圖； 圖16是已知交流-直流轉(zhuǎn)換器的方框圖；以及
圖17是本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的方框圖。 附圖標號
102基板
110雙擴散型N型金屬氧化物半導體導體 120高壓N型金屬氧化物半導體導體 112、 121、 122N型阱 123、 125 P型阱 116P型基區(qū)
117、 127 P+區(qū)
118、 119、 128、 129 N+區(qū) 126 P型場
130氧化層 132氮化硅層 140 CVD薄膜 142接觸孔洞
6144金屬
150鈍化層
160、 161柵極結(jié)構(gòu)
300虛線框
301啟動電流源
302供應(yīng)電壓單元
303電壓及電流參考單元
304斜坡產(chǎn)生器
310啟動及供應(yīng)電壓控制器
312其他功能方框
320軟性啟動方框
330啟動邏輯方框
具體實施例方式
以下將詳細描述本發(fā)明的各實施例的細節(jié)，各實施例范例的伴隨圖式， 在本說明書中，類似標號是代表類似元件。
在一較佳實施例中，交流-直流轉(zhuǎn)換器是一高壓交流-直流轉(zhuǎn)換器，是可僅 用ll個光刻掩膜制作而成。根據(jù)本發(fā)明的一較佳實施例，本方法制造出高壓 雙擴散型N型金屬氧化物半導體(NLDMOS)與高壓N型金屬氧化物半導體 (HVNMOS)結(jié)構(gòu)。然而，需要知道的是，此工藝可用于制造其他結(jié)構(gòu)，如低 壓互補式金屬氧化物半導體(CMOS)晶體管、雙極晶體管與被動元件。
圖1-圖11是繪示本發(fā)明的一較佳實施例制造一交流-直流轉(zhuǎn)換器的方法 的剖面圖。參照圖1，本方法形成一N型阱。如圖1所示， 一基板102(較佳 但不限于一P型基板)可具有二個部分， 一部分形成一NLDMOS 110，而另一 部份形成一HVNMOS 120。在一較佳實施例中，基板102中可形成多個N型 阱112、 121、 122。根據(jù)本發(fā)明，欲形成N型阱，首先可在基板102的頂面形成一層薄的氧 化層。接著，在涂布一層光刻膠層，并利用光刻技術(shù)定義欲形成N型阱的位
置。接著，本方法可通過例如以磷作摻雜劑，以適當?shù)臐舛燃澳芰?，來實施N
型阱注入。完成注入工藝后，可分別實施電漿化學處理與光刻膠剝離，接著 即可自基板的頂面移除光刻膠層。爾后，通過熱處理，摻雜劑磷原子可被驅(qū)
入一個理想的深度。由于隨著所施加熱能量的提高，N型阱接面的深度亦會 跟著加深，因此在熱處理期間所施加的總溫度可為至少攝氏6000度，小時。
在本發(fā)明的一較佳實施例中，N型阱驅(qū)入工藝提供一濃度特性給N型阱 中的掾雜劑，使得最終MOS結(jié)構(gòu)具有高耐壓的特性。舉例而言，在作業(yè)中， 理想的高耐壓可為700V。圖1中，在完成驅(qū)入工藝后，N型阱112、 121、 122 的接面深度dl可大于3微米。本方法可利用已知技術(shù)在驅(qū)入工藝后剝除氧化 層。
參照圖2，其繪示本方法形成一P型阱。如圖2所示，基板102中可形成 多個P型阱123、 125。類似N型阱的形成，形成P型阱的步驟，首先可在基 板102的頂面形成一層薄的氧化層。接著，在涂布一層光刻膠層，并利用光 刻技術(shù)定義欲形成P型阱的位置。接著，可通過例如以硼作摻雜劑，以適當 的濃度及能量，來實施P型阱注入。完成注入工藝后，即可自基板的頂面移 除光刻膠層。爾后，通過熱處理，摻雜劑硼原子可被驅(qū)入一個理想的深度。 由于隨著所施加熱能量的提高，P型阱接面的深度亦會跟著加深，因此在熱處 理期間所施加的總能量可為至少攝氏6000度，小時。
在本發(fā)明的一較佳實施例中，P型阱驅(qū)入工藝提供一濃度特性給P型阱中 的摻雜劑，使得最終MOS結(jié)構(gòu)具有高耐壓的特性。舉例而言，在作業(yè)中，理 想的高耐壓可為700V。圖2中，在完成驅(qū)入工藝后，P型阱123、 125的接面 深度d2可大于3微米，而N型阱112、 121、 122的接面深度dl可大于5.5 微米。本方法可利用已知技術(shù)在驅(qū)入工藝后剝除氧化層。
圖3繪示主動區(qū)域的形成。首先，本方法可在基板102的頂面形成一層薄的氧化層130。接著，在氧化層130上沉積一氮化硅層132。爾后，本方法 可在氮化硅層132上涂布一光刻膠層(未圖示)。接著，主動區(qū)域可利用光刻技 術(shù)作定義，并刻蝕氮化硅層132中未被光刻膠圖樣覆蓋的部分，以暴露非主 動區(qū)域。接著，本方法可剝除剩余的光刻膠圖樣，而留下圖3所示的結(jié)構(gòu)。
根據(jù)本發(fā)明，P型阱內(nèi)可形成許多P型場(P-field)，以增加最終結(jié)構(gòu)的寄 生臨界電壓。欲形成P型場，首先本方法可利用己知光刻技術(shù)，形成具有預 定圖樣的光刻膠層，其中預定圖樣僅暴露欲形成P型場的區(qū)域。爾后，本方 法可通過例如以硼作注入，以實施P型場注入。完成注入工藝后，即可剝除 光刻膠層。爾后，通過P型場驅(qū)入工藝，本方法可將硼離子驅(qū)入基板中更深 層處。如圖4所示，驅(qū)入工藝后，P型場126的深度d3可為例如大于3微米。 接著，可利用已知熱處理，在氮化硅層132未覆蓋的區(qū)域形成場氧化結(jié)構(gòu) (FOX)。形成場氧化結(jié)構(gòu)后，即可剝除氮化硅層132。圖4顯示此等工藝所產(chǎn) 生的結(jié)構(gòu)，其中P型阱125中形成了二個P型場126。
參照圖5。根據(jù)本發(fā)明，P型基區(qū)(P-Base)可通過已知光刻膠應(yīng)用及光刻 技術(shù)而形成。接著，本方法可進行P型基區(qū)注入、光刻膠剝除，并驅(qū)入基極 離子注入。在本發(fā)明的一較佳實施例中，完成驅(qū)入工藝后，P型基區(qū)116的深 度d4可為例如大于3微米。圖5顯示完成上述程序后的結(jié)構(gòu)，其中N型阱 112兩邊的NLDMOS 110中可形成二個P型基區(qū)116。
根據(jù)本發(fā)明，可接著形成柵極。在氧化后，圖5所示的結(jié)構(gòu)上可先沉積 一層多晶硅。接著，可對多晶硅層作氧化。爾后，可利用已知光刻技術(shù)，進 行光刻程序以定義柵極。隨后，本方法可進行非等向性電漿刻蝕。剝離光刻 膠層后所產(chǎn)生的結(jié)構(gòu)，即如圖6所示。如圖6所示，NLDMOS 110有二個柵 極結(jié)構(gòu)160，而HVNMOS 120有二個柵極結(jié)構(gòu)161 。
如圖7所示，本發(fā)明可接著在NLDMOS IIO的P型基區(qū)以及HVNMOS 120的P型阱中，形成P+區(qū)。此等P+區(qū)以及隨后所形成的N+區(qū)可為接觸金 屬線連接NLDMOS與HVNMOS之處。本方法可通過己知光刻技術(shù)以及注入工藝序形成P+區(qū)。圖7顯示此等工藝所形成的結(jié)構(gòu)，其中NLDMOS的P型 基區(qū)116中形成二個P+區(qū)117，而HVNMOS的P型基區(qū)125中形成二個P十 區(qū)127。
參照圖8，其繪示本發(fā)明在NLDMOS中P型基區(qū)內(nèi)以及NLDMOS與 HVNMOS中N型基區(qū)內(nèi)，形成N+區(qū)。如前述，本發(fā)明可利用已知光刻及注 入工藝形成此等N+區(qū)，以連接接觸金屬線。再者，因為N+與P+區(qū)中所使用 的離子較大，因此在理想的情況下，會需要額外的驅(qū)入程序，以將離子驅(qū)入 理想的深度。圖8顯示此等工藝序所形成的結(jié)構(gòu)，其中NLDMOS的P型基區(qū) 116中形成N+區(qū)118，而NLDMOS 110中的N型阱112以及HVNMOS 120 中的N型阱121、 122中，分別形成N+區(qū)119、 128、 129。
根據(jù)本發(fā)明，可形成接觸點，隨后形成孔洞，以利用傳導性材質(zhì)填補孔 洞，得以提供NLDMOS/HVNMOS與外部電路連接。參照圖9，其繪示形成 接觸點后的結(jié)構(gòu)。圖8所示的結(jié)構(gòu)上可沉積一層化學氣相沉積(CVD)薄膜140。 接著，本發(fā)明可通過已知光刻及刻蝕技術(shù)，在CVD薄膜140中形成接觸孔洞 142。如圖9所示，這些接觸孔洞142較佳是形成在對應(yīng)N+或P+區(qū)之處，而 此N+或P+區(qū)是先前在NLDMOS/HVNMOS中的P基區(qū)、P型阱或N型阱中 所形成的N+或P+區(qū)。
根據(jù)本發(fā)明，接觸孔洞142中以及CVD薄膜140的頂面可進行金屬化， 以在此等MOS元件中可有適當?shù)碾娦赃B接。只要此材質(zhì)可承受已知工藝并同 時達到理想的電性及物理屬性，本發(fā)明并不限制金屬化的材質(zhì)。
根據(jù)一實施例，進行金屬化首先可通過金屬濺射法，在CVD薄膜140上 形成一金屬層(未圖示)。接著，本發(fā)明可在金屬層上進行光刻工藝，以定義適 當?shù)慕饘倬€圖樣。如圖9與10所示，圖9中的每個接觸孔洞142現(xiàn)已由金屬 144所填補。
根據(jù)本發(fā)明，可選擇性地實施一PAD層。首先，圖10所示的結(jié)構(gòu)頂面 可形成一鈍化層150。接著，本方法可通過光刻工藝來定義并開放一些區(qū)域，以供后續(xù)封裝之用。圖11顯示此等工藝所形成的結(jié)構(gòu)。
除了新穎的NLDMOS/HVNMOS結(jié)構(gòu)及其制造方法以外，本發(fā)明亦提供 一種有關(guān)交流-直流轉(zhuǎn)換器的啟動及內(nèi)部電壓調(diào)整的新穎IC設(shè)計。新穎的交流 -直流轉(zhuǎn)換器具有較小的體積，進而提供較小的PCB產(chǎn)品體積并降低成本。
圖12繪示本發(fā)明的一交流-直流轉(zhuǎn)換器的方框圖。如圖12所示，IC的內(nèi) 部設(shè)計包含虛線框300，其中啟動電流源301可連接供應(yīng)電壓單元302，其可 接著連接電壓及電流參考單元303。斜坡產(chǎn)生器304可接著連接電壓與電流參 考單元303。如上述，圖中的DMOS晶體管M可作為輸出電源開關(guān)。由于此 芯片整合啟動電路中的HVNMOS(即高壓MOSFET)與NLDMOS(即DMOS) 作輸出，因此芯片的體積仍然相對較大。
圖13繪示本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例的方框 圖。在本發(fā)明的一實施例中，通過啟動及供應(yīng)電壓控制器310(其可包含圖12 中所示的啟動源301與供應(yīng)電壓302)，圖13中的DMOS晶體管M1 —同運作， 進而減少芯片的芯片大小。圖12中所示的其他功能方框312可與圖13中的 DMOS晶體管M2 —同運作。根據(jù)本發(fā)明，晶體管Ml可負責將高輸入電壓 轉(zhuǎn)換為控制器312的內(nèi)部供應(yīng)電壓。
在此新穎設(shè)計中，輸入高電壓MOSFET可由與輸出DMOS晶體管M2相 同的較有效的DMOS所代替。由于DMOS晶體管比已知MOSFET來的有效， 因此在理想的情況下會作此替換。此設(shè)計可進一步的縮小整體芯片體積。因 此，本發(fā)明不但可以降低芯片的制造成本，其產(chǎn)品亦較具有競爭力，因為較 小的IC芯片體積可以有更多的應(yīng)用。為了顯示之便，圖13中的方框310較 佳包含圖14所示的設(shè)計。
在本發(fā)明的另一實施例中，圖13中的輸出DMOS M2可設(shè)置于交流-直流 轉(zhuǎn)換器IC的外部，以進一步減少IC的體積，如圖15所示。此實施例可適用 于許多應(yīng)用中，好比大型電流/高電力IC設(shè)計。
在本發(fā)明的又一實施例中，揭露一種致能軟性啟動功能的交流-直流轉(zhuǎn)換器。參照圖17，其繪示本發(fā)明的一較佳實施例的一交流-直流轉(zhuǎn)換器的一范例。 參照圖17，在啟動序列中，啟動邏輯方框330可關(guān)閉誤差放大器(晶體管M3)， 并換到電流源(Il)。電流源可接著供電給電容器C1，而電容器C1中的電壓可 隨著轉(zhuǎn)換器工作周期的增加而逐漸增加。當反饋(FB)引腳上的電壓達到所需值 時，啟動邏輯方框330可接著致能誤差放大器M3，并換到負載電阻R1。在 此情況下，電容器C1可作為相位補償單元。
此新穎IC設(shè)計的優(yōu)勢在于，由于使用了內(nèi)部電容器Cl，因此無需外部 電容器作軟性啟動。換句話說，即不需要額外的電容器。再者，內(nèi)部軟性啟 動方框330可換成與相位補償單位運作，以減少芯片設(shè)計中所需的構(gòu)件，進 而減少PCB的大小并降低成本。
本發(fā)明已通過以上具體實施例作一詳細說明，而且以上所述者，僅是用 以說明本發(fā)明的較佳實施例而已，并不能限定本發(fā)明的實施范圍。即凡依本 發(fā)明權(quán)利要求范圍所作的均等變化與修飾等，皆應(yīng)仍屬本發(fā)明權(quán)利要求涵蓋 范圍內(nèi)。
權(quán)利要求
1、一種制造一半導體結(jié)構(gòu)的方法，其特征在于，所述方法包含提供一基板；在所述基板的一頂面形成一氧化層；在所述氧化層上涂布一光刻膠層，以定義一阱；在所述阱中利用一摻雜劑，進行一離子注入；以及通過一熱處理，將所述摻雜劑的分子驅(qū)入所述阱中的一深度，其中所述驅(qū)入工藝提供一濃度特性給所述阱中的所述摻雜劑，使得所述半導體結(jié)構(gòu)具有一高耐壓的特性。
2、 如權(quán)利要求1所述的方法 度，小時。
3、 如權(quán)利要求1所述的方法
4、 如權(quán)利要求3所述的方法
5、 如權(quán)利要求3所述的方法
6、 如權(quán)利要求1所述的方法
7、 如權(quán)利要求6所述的方法
8、 如權(quán)利要求6所述的方法
9、 如權(quán)利要求1所述的方法 700V。
10、 一種制造一半導體結(jié)構(gòu)的方法，其特征在于，所述方法包含 提供一基板，所述基板具有一第一部分與一第二部分； 在所述基板的一頂面形成一第一氧化層；在所述第一氧化層上涂布一第一光刻膠層，以定義一第一阱; 在所述第一阱中利用一第一摻雜劑，進行一第一離子注入； 通過一熱處理技術(shù)，將所述第一摻雜劑的分子驅(qū)入所述第一阱中的一第,其特征在于，所述熱處理是至少攝氏6000，其特征在于，所述摻雜劑是磷。，其特征在于，所述深度是大于5.5微米。，其特征在于，所述阱是一N型阱。，其特征在于，所述深度是大于3微米。，其特征在于，所述摻雜劑是硼。，其特征在于，所述阱是一P型阱。，其特征在于，在作業(yè)期間，所述高耐壓是一深度；剝除所述第一氧化層；在所述基板的所述頂面形成一第二氧化層； 在所述第二氧化層上涂步一第二光刻膠層，以定義一第二阱； 在所述第二阱中利用一第二摻雜劑，進行一第二離子注入； 通過所述熱處理技術(shù)，將所述第二摻雜劑的分子驅(qū)入所述第二阱中的一 第二深度，其中所述熱處理是至少攝氏6000度*小時，所述第一深度是大于5.5微米， 而所述第二深度是大于3微米。
全文摘要
本發(fā)明揭露一種制造一半導體結(jié)構(gòu)的方法。本方法包含提供一基板；在此基板的頂面形成一氧化層；在此氧化層上涂布一光刻膠層，以定義一阱；在阱中利用一摻雜劑，進行一離子注入；以及通過熱處理技術(shù)，將摻雜劑的分子驅(qū)入阱中的一深度，其中驅(qū)入工藝提供一濃度特性給阱中的摻雜劑，使得半導體結(jié)構(gòu)具有高耐壓的特性。
文檔編號H01L21/8234GK101521178SQ200910004620
公開日2009年9月2日 申請日期2009年2月20日 優(yōu)先權(quán)日2008年2月20日
發(fā)明者柯洛克, 王順意, 吉 蘇, 蔡辰輝, 韋達利 申請人:芯瑞科技股份有限公司