專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置，尤其涉及在形成有顯示區(qū)域的同一 基板上還一并形成有驅(qū)動(dòng)電路(外圍電路)的有源矩陣型的顯示裝置。
背景技術(shù)：
這種顯示裝置被稱為所謂的驅(qū)動(dòng)電路一體型的顯示裝置，成為 在小型化方面有效的構(gòu)造。
在該顯示裝置的顯示區(qū)域上，呈矩陣狀配置有具有開(kāi)關(guān)元件的 各像素。首先，為了向某一像素寫入圖像數(shù)據(jù)，而使該像素的開(kāi)關(guān) 元件接通。然后，在該開(kāi)關(guān)元件接通的期間，由上述驅(qū)動(dòng)電路提供 的信號(hào)作為圖像數(shù)據(jù)而被寫入到該像素中。
上述開(kāi)關(guān)元件由薄膜晶體管形成。另外，上述驅(qū)動(dòng)電路也由許 多薄膜晶體管構(gòu)成。
一般而言，各像素中的薄膜晶體管和驅(qū)動(dòng)電路
中的薄膜晶體管分別以并行的方式形成。
并且，公知在上述驅(qū)動(dòng)電路中具有電平移位電路，例如從下述 專利文件1中也能夠得出。利用該電平移位電路，能夠消除來(lái)自外 部設(shè)備的輸入信號(hào)的電壓電平與該顯示裝置中電路的電壓電平不同 這樣的缺點(diǎn)。
專利文件1日本特開(kāi)2004- 242084號(hào)公報(bào)

發(fā)明內(nèi)容
但是近年來(lái)，公知使用了多晶半導(dǎo)體層(例如Poly-Si)作為 上述薄膜晶體管的半導(dǎo)體層。利用多晶半導(dǎo)體層能夠?qū)崿F(xiàn)電荷遷移 率較高的薄膜晶體管。具有多晶半導(dǎo)體層的薄膜晶體管，通常閾值電壓較大，此外其 偏差也較大，因此使用由具有例如單晶半導(dǎo)體層的薄膜晶體管所形 成的電平移位電路進(jìn)行正常工作的電路，在使用了由具有多晶半導(dǎo) 體層的薄膜晶體管所形成的電平移位電路的情況下，會(huì)產(chǎn)生無(wú)法正 常工作的問(wèn)題。
也就是說(shuō)，由于流經(jīng)該薄膜晶體管的電流，盡管輸入信號(hào)是低 電平但輸出電壓不會(huì)下降到低電平而保持在高電平，或者與此相反， 盡管輸入信號(hào)是高電平但輸出電壓不會(huì)上升到高電平而依然保持在 低電平。
本發(fā)明的目的在于，提供一種具有電平移位電路的顯示裝置， 該電平移位電路由具有多晶半導(dǎo)體層的薄膜晶體管形成，即便該薄 膜晶體管的閾值發(fā)生變動(dòng)也能夠可靠地進(jìn)行工作。
簡(jiǎn)單說(shuō)明在本申請(qǐng)所公開(kāi)的發(fā)明中具有代表性的技術(shù)方案的概
要如下。
(1)本發(fā)明的顯示裝置，在基板上形成例如由多晶半導(dǎo)體層的
薄膜晶體管構(gòu)成的電平移位電路，其特征在于
上述電平移位電路包括多個(gè)源極輸入電平移位電路和選擇電
路，
上述各源極輸入電平移位電路包括漏極電阻不同的多個(gè)單位電 平移位電路、與上述各單位電平移位電路分別對(duì)應(yīng)設(shè)置的第一電平 移位電路和第二電平移位電路，
上述第一電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的 漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入高電平的輸 入信號(hào)，
上述第二電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的 漏極電阻的阻值相同的漏極電阻，其源極端子上纟皮輸入低電平的輸 入信號(hào)，
上述選擇電路根據(jù)來(lái)自對(duì)應(yīng)的上述第一電平移位電路和上述第 二電平移位電路的各個(gè)輸出為低電平或高電平的情況，來(lái)選擇來(lái)自多個(gè)單位電平移位電路中的某一個(gè)的輸出。
(2) 本發(fā)明的顯示裝置例如是(1 )所述的顯示裝置，它也可 以是，上述第一電平移位電路的漏極電阻和上述第二電平移位電路 的漏極電阻與上述第一電平移位電路和上述第二電平移位電路所對(duì) 應(yīng)的單位電平移位電路的漏極電阻相接近而形成在基板上。
(3) 本發(fā)明的顯示裝置，在基板上形成例如由多晶半導(dǎo)體層的 薄膜晶體管構(gòu)成的電平移位電路，其特征在于
上述電平移位電路包括多個(gè)源極輸入電平移位電路和選4奪電
路，
上述各源極輸入電平移位電路包括漏極電阻不同的2個(gè)單位電 平移位電路、與上述各單位電平移位電路中漏極電阻較大一方的單 位電平移位電路對(duì)應(yīng)設(shè)置的第 一 電平移位電^各，
上述第一電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的 漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入高電平的輸 入信號(hào)，
上述選擇電路在來(lái)自上述第一電平移位電路的輸出為高電平時(shí) 選擇來(lái)自對(duì)應(yīng)的一方的單位電平移位電路的輸出，在來(lái)自上述第一
電平移位電路的輸出為低電平時(shí)選擇來(lái)自另一方的單位電平移位電 路的輸出。
(4) 本發(fā)明的顯示裝置，在基板上形成例如由多晶半導(dǎo)體層的 薄膜晶體管構(gòu)成的電平移位電路，其特征在于
上述電平移位電路包括多個(gè)源極輸入電平移位電路和選擇電
路，
上述各源極輸入電平移位電路包括漏極電阻不同的2個(gè)單位電 平移位電路、與上述各單位電平移位電路中漏極電阻較小一方的單 位電平移位電路對(duì)應(yīng)設(shè)置的第一電平移位電路，
上述第一電平移位電^各具有與對(duì)應(yīng)的上述單位電平移位電^^的 漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入低電平的輸 入信號(hào)，上述選擇電路在來(lái)自上述第一電平移位電路的輸出為低電平時(shí) 選擇來(lái)自對(duì)應(yīng)的一方的單位電平移位電路的輸出，在來(lái)自上述第一 電平移位電路的輸出為高電平時(shí)選擇來(lái)自另 一方的單位電平移位電 路的輸出。
(5 )本發(fā)明的顯示裝置例如是(1 )所述的顯示裝置，它也可 以是，上述單位電平移位電路的晶體管根據(jù)控制信號(hào)的輸入而被切 換導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。
本發(fā)明并不限于以上的結(jié)構(gòu)，在不脫離本發(fā)明的技術(shù)構(gòu)思的范 圍內(nèi)能夠進(jìn)行各種變更。
由上述結(jié)構(gòu)所構(gòu)成的顯示裝置，包括具有由多晶半導(dǎo)體層構(gòu)成 的薄膜晶體管的電平移位電路，該電平移位電路即便該薄膜晶體管
的閾值發(fā)生變動(dòng)也能夠可靠地進(jìn)行工作。


圖1是表示本發(fā)明的電平移位電路一個(gè)實(shí)施例的整體電路圖。 圖2是表示本發(fā)明的構(gòu)成電平移位電路的單位電平移位電路一 個(gè)實(shí)施例的電路圖。
圖3是表示本發(fā)明的電平移位電路的其他實(shí)施例的整體電路圖。 圖4是表示本發(fā)明的電平移位電路的其他實(shí)施例的整體電路圖。 圖5是表示本發(fā)明的電平移位電路的其他實(shí)施例的整體電路圖。
具體實(shí)施例方式
下面，參照附圖來(lái)說(shuō)明本發(fā)明的顯示裝置的實(shí)施例。 [實(shí)施例1]
圖1是表示本發(fā)明的形成在顯示裝置上的電平移位電路的一個(gè) 實(shí)施例的電路圖。該電平移位電路例如在驅(qū)動(dòng)電路內(nèi)與其他電路一
并形成。
在該電平移位電路中，形成有多個(gè)晶體管Tr。這些晶體管Tr的 每一個(gè)都是具有多晶半導(dǎo)體層(例如Poly-Si)的薄膜晶體管。圖1所示的電平移位電路LS使用多個(gè)(n個(gè))用圖中虛線框所 包圍的電平移位電路uLS(為了便于說(shuō)明，稱為單位電平移位電路)， 并具有選擇來(lái)自這些電平移位電路uLS的輸出之一的電路。
在說(shuō)明圖1所示的電平移位電路LS之前，以圖2所示的電路為 例來(lái)說(shuō)明上述單位電平移位電路u L S的結(jié)構(gòu)和工作。
圖2所示的單位電平移位電路uLS由n型晶體管Tr和順序連接 的反相器INV1、 INV2構(gòu)成。
在晶體管Tr的漏極端子D上連接有漏極電阻Rd，該漏極電阻 Rd連接在電源電壓Vdd上。
上述電源電壓Vdd是大于等于晶體管Tr的閾值的電壓。晶體管 Tr的柵極端子G與該電壓Vdd連接，該晶體管Tr總是保持在導(dǎo)通 狀態(tài)。
在晶體管Tr的源極端子S上連接有源極電阻Rs,該源極電阻 Rs的另一側(cè)端部接地。輸入信號(hào)IN被輸入到上述源極端子S。因此， 圖2所示的單位電平移位電路uLS被稱為源極輸入電平移位電路。
在晶體管Tr的上述漏極端子D上連接有串聯(lián)連接的反相器電路 INV1、 INV2。該反相器電路INV1、 INV2對(duì)來(lái)自該晶體管Tr的輸 出進(jìn)行功率放大。
在具有上述這樣結(jié)構(gòu)的單位電平移位電路uLS中，在其輸入信 號(hào)IN為低電平時(shí)，在晶體管Tr中流過(guò)電流，利用漏極電阻Rd的電 壓降，輸出信號(hào)OUT成為低電平。在輸入信號(hào)IN為高電平時(shí)，晶 體管Tr的源極端子S的電壓上升，因此流過(guò)晶體管Tr的電流減少， 漏極端子D的電壓變?yōu)楦唠娖?。進(jìn)而，被串聯(lián)連接的反相器電路 INV1、 INV2對(duì)漏極端子D的電壓進(jìn)行功率放大，輸出為輸出信號(hào) OUT。由此，即使在輸入信號(hào)的高電平比內(nèi)部電路的閾值電壓低的 情況下，由于該單位電平移位電路uLS將其輸入信號(hào)的高電平電壓 轉(zhuǎn)換成比該閾值電壓高得多的電壓電平，因此該內(nèi)部電^各能夠正常 驅(qū)動(dòng)。
在此，該單位電平移位電路uLS的工作點(diǎn)能夠根據(jù)漏極電阻Rd的值來(lái)進(jìn)行設(shè)定。盡管輸入信號(hào)IN為低電平，但輸出信號(hào)OUT的
電壓變?yōu)楦唠娖綍r(shí)，能夠通過(guò)使漏極電阻Rd增大，而使輸出信號(hào) OUT的電壓變?yōu)榈碗娖?。相反，盡管輸入信號(hào)IN為高電平，但輸出 信號(hào)OUT的電壓變?yōu)榈碗娖綍r(shí)，能夠通過(guò)使漏極電阻Rd減小，而 使輸出信號(hào)OUT的電壓變?yōu)楦唠娖健?br> 再返回到圖1，在圖1所示的電平移位電路LS中，從圖中上級(jí) (段)到下級(jí)(段)，n個(gè)單位電平移位電路uLS并列排列。各工 作點(diǎn)根據(jù)各單位電平移位電路uLS具有的漏極電阻Rd的值來(lái)設(shè)定， 各工作點(diǎn)隨著該值的不同而不同。
在此，從圖中上級(jí)到下級(jí)排列的各單位電平移位電路uLS依次
標(biāo)記標(biāo)號(hào)uLS ( 1 ) 、 uLS (2)..... uLS (n)，各單位電平移位電
路具有的漏極電阻Rd依次標(biāo)記標(biāo)號(hào)Rdl、 Rd2........ Rdn。
即單位電平移位電路uLS ( 1 )具有漏極電阻Rdl，同樣，單位 電平移位電路uLS ( 2)具有漏極電阻Rd2,……，單位電平移位電 路uLS (n)具有漏極電阻Rdn。
這些單位電平移位電路uLS ( 1 ) 、 uLS (2).....uLS (n)的
輸出分別被輸入到時(shí)鐘反相器CIN ( 1 ) 、 CIN(2).....CIN(n)。
并且，在上述單位電平移位電路uLS (1)的橫向，設(shè)置有由第 一電平移位電路pLS ( 1 )、第二電平移位電路dLS ( 1 )以及邏輯電 路XEOR ( 1 )構(gòu)成的切換電路。
同樣，在上述單位電平移位電路uLS (2)的橫向，設(shè)置有由第 一電平移位電路pLS (2)、第二電平移位電路dLS (2)以及邏輯電 路XEOR(2)構(gòu)成的切換電路；……；在上述單位電平移位電路uLS (n)的橫向，設(shè)置有由第一電平移位電路pLS (n)、第二電平移 位電3各dLS (n)以及邏輯電路XEOR (n)構(gòu)成的切換電路。
上述第一電平移位電路pLS( 1 )由與單位電平移位電路uLS( 1 ) 基本相同的構(gòu)造(具有漏極電阻Rdl)構(gòu)成，但與上述單位電平移 位電路uLS ( 1 )不同的是，向其源極端子S輸入高電平的輸入信號(hào) HIN。因此，上述第一電平移位電路pLS ( 1 )應(yīng)輸出高電平作為其輸 出電壓，但在漏極電阻Rdl較大導(dǎo)致工作點(diǎn)比高電平相對(duì)的閾值低
時(shí)，會(huì)輸出低電平作為其輸出電壓。
也就是說(shuō)，上述第一電平移位電路pLS ( 1 )在工作點(diǎn)比高電平 相對(duì)的閾值高、即工作相對(duì)高電平輸入處于良好狀態(tài)時(shí)輸出高電平， 在工作點(diǎn)比高電平相對(duì)的閾值低、即工作相對(duì)高電平輸入處于惡化 狀態(tài)時(shí)輸出低電平。
上述第二電平移位電路dLS( 1 )由與單位電平移位電路uLS( 1 ) 基本相同的構(gòu)造(具有漏極電阻Rdl)構(gòu)成，但與上述單位電平移 位電路uLS ( 1 )不同的是，向其源極端子S輸入由低電平構(gòu)成的輸 入信號(hào)LIN，沒(méi)有連接相當(dāng)于上述源極電阻Rs的電阻。
因此，上述第二電平移位電路dLS ( 1 )應(yīng)輸出低電平作為其輸 出電壓，但在漏極電阻Rdl較小導(dǎo)致工作點(diǎn)比低電平相對(duì)的閾值高 時(shí)會(huì)輸出高電平作為其輸出電壓。
也就是說(shuō)，上述第二電平移位電路dLS (1)在工作點(diǎn)比低電平 相對(duì)的閾值低、即工作相對(duì)高電平輸入處于良好狀態(tài)時(shí)輸出低電平， 在工作點(diǎn)比低電平相對(duì)的閾值高、即工作相對(duì)低電平輸入處于惡化 狀態(tài)時(shí)輸出高電平。
并且，來(lái)自上述第一電平移位電路pLS ( 1 )的輸出與來(lái)自上述 第二電平移位電路dLS ( 1 )的輸出都被輸入到異或電路XEOR ( 1 )。 僅在上述第一電平移位電路pLS ( 1 )相對(duì)高電平工作良好而輸出高 電平的電壓、且上述第二電平移位電路dLS ( 1 )相對(duì)低電平工作良 好而輸出低電平的電壓這樣的情況下，上述異或電路XEOR ( 1 )將 輸出高電平的電壓。與此相對(duì)，無(wú)論是針對(duì)高電平還是低電平哪一 個(gè)，工作處于惡化狀態(tài)時(shí)，上述第一電平移位電路pLS ( 1 )和上述 第二電平移位電路dLS (1)都輸出高電平的電壓，或者都輸出低電 平的電壓。因此，上述異或電路XEOR ( 1 )將輸出低電平的電壓。 因此，能夠挑選上述單位電平移位電路uLS (1)的工作是否良好。
另外，位于上述單位電平移位電路uLS (2)的橫向的、由第一電平移位電路pLS (2)、第二電平移位電路dLS (2)以及異或電路 XEOR (2)構(gòu)成的切換電路的作用；……；位于上述單位電平移位 電路uLS (n)的橫向的由第一電平移位電路pLS (n)、第二電平移 位電路dLS (n)以及異或電路XEOR ( n)構(gòu)成的切換電路的作用也
是相同的。
并且，例如，上述單位電平移位電路uLS ( 1 )、上述第一電平 移位電路pLS ( 1 )以及上述第二電平移位電路dLS ( 1 )分別具有阻 值相同的漏極電阻Rdl，并使各漏極電阻Rdl在基板上鄰近地形成， 從而上述各電路的工作點(diǎn)均是相同的。這樣的結(jié)構(gòu)對(duì)于其他上述單 位電平移位電路uLS以及位于其橫向的上述切換電路也是同樣的。
由此，能夠挑選各單位電平移位電路uLS ( 1 ) 、 uLS(2).....uLS
(n)中正常工作的電路。
在圖1所示的實(shí)施例中，通過(guò)將位于上級(jí)的異或電路XEOR(例 如XEOR(l))的反相輸出與位于下一級(jí)的異或電3各XEOR (例如 XEOR(2))的輸出輸入到"與，，電3各AND (例如AND ( 1,2))， 能夠挑(分)選正常工作的單位電平移位電路uLS (例如uLS (1) 或者uLS(2))。在從上級(jí)側(cè)到下級(jí)側(cè)使漏極電阻Rd的值減少時(shí)， 使上級(jí)的輸出反相，因此能夠最先挑選具有工作相對(duì)高電平為良好 狀態(tài)的漏極電阻Rd的單位電平移位電路uLS。
向輸入單位電平移位電路uLS( 1 )的輸出的上述時(shí)鐘反相器CIN (1 )輸入來(lái)自上述異或電路XEOR ( 1 )的輸出。另外，向從單位
電平移位電路uLS (2).....uLS (n)輸出的各上述時(shí)鐘反相器
CIN ( 2 ).....CIN ( n )輸入來(lái)自上述"與"電路AND ( 1,2 ).....
(n - l,n)的輸出。
時(shí)鐘反相器CIN( 1 ).....CIN(n)在來(lái)自上述異或電路XEOR
(1 )、"與"電路AND ( 1，2)..... (n - l,n)的輸出為高電平
時(shí)分別作為反相器進(jìn)行工作，在為低電平時(shí)成為高阻抗?fàn)顟B(tài)。
并且，來(lái)自各時(shí)鐘反相器CIN ( 1 ).....CIN (n)的輸出能夠
經(jīng)由反相器INV而輸出。這樣構(gòu)成的電平移位電路LS設(shè)定為n個(gè)單位電平移位電路uLS 的各自的工作點(diǎn)各不相同，因此即便工作點(diǎn)由于閾值電壓或電源的 變動(dòng)而發(fā)生變動(dòng)時(shí)，也能夠選擇與此相應(yīng)的適當(dāng)?shù)墓ぷ鲄^(qū)域的單位 電平移位電路uLS,并使用選擇出的該單位電平移位電路uLS的輸 出。因此，能夠得到也能應(yīng)對(duì)閾值電壓或電源電壓的偏差而進(jìn)行工 作的電平移位電路LS。
在圖1中采用了具有n個(gè)單位電平移位電路uLS的結(jié)構(gòu)，但是 采用2個(gè)或者3個(gè)也能夠做成具有充分實(shí)用性的電路結(jié)構(gòu)。具有3 個(gè)單位電平移位電路uLS的電路，設(shè)置針對(duì)所設(shè)定的工作區(qū)域向上 側(cè)偏離的情況和向下側(cè)偏離的情況的3個(gè)工作點(diǎn)的電路。
圖3 (a)、圖3 (b)是分別表示本發(fā)明的電平移位電路的其他 實(shí)施例的電路圖。
圖3 (a)、圖3 (b)所示的各電平移位電路LS均是具有2個(gè) 單位電平移位電路的電路。此時(shí)，能夠構(gòu)成針對(duì)所設(shè)定的工作區(qū)域 應(yīng)對(duì)閾值向上側(cè)偏離的情況的電^各和應(yīng)對(duì)閾值向下側(cè)偏離的情況的 電路。
圖3 (a)示出閾值向低壓側(cè)偏離的情況的應(yīng)對(duì)電路。
在圖3(a)中， 一方的單位電平移位電路uLS ( 1 )的漏極電阻 Rdl的電阻值被設(shè)定得較大，另一方的單位電平移位電路uLS (2) 的漏極電阻Rd2的電阻被設(shè)定得較小。
另外，具有上述第一電平移位電路pLS ( 1 )，它由與單位電平 移位電路uLS ( 1 )基本相同的構(gòu)造(具有漏極電阻Rdl )構(gòu)成，但 與上述單位電平移位電路uLS ( 1 )不同的是，其源極端子S被輸入 高電平的輸入信號(hào)HIN。
第一電平移位電路pLS ( 1 )相對(duì)高電平輸入工作處于良好狀態(tài) 時(shí)，該第一電平移位電路pLS ( 1 )的輸出成為高電平，因此能夠利 用時(shí)鐘反相器CIN (1)選擇上述單位電平移位電路uLS (1)。
另一方面，晶體管Tr的閾值向低電壓側(cè)變動(dòng)時(shí)，流過(guò)該晶體管Tr的電流增大，上述第一電平移位電路pLS( 1 )的輸出成為低電平， 能夠利用時(shí)鐘反相器CIN ( 2 )選擇上述單位電平移位電路uLS ( 2 )。
單位電平移位電路uLS (2)具有的漏極電阻Rd2的阻值小，單 位電平移位電路uLS (2)具有較高的工作點(diǎn)，因此即便晶體管Tr 的閾值向低電壓側(cè)變動(dòng)時(shí)，單位電平移位電路uLS (2)也針對(duì)高電 平輸入而輸出高電平。
圖3 (b)示出閾值向高壓側(cè)偏移時(shí)的應(yīng)對(duì)電路。
在圖3 (b)中，與圖3 (a)標(biāo)號(hào)相同的部件具有相同的功能。 與圖3(a)的情況不同，單位電平移位電路uLS ( 1 )的漏極電阻 Rdl的電阻值被設(shè)定得較小，單位電平移位電路uLS (2)的漏極電 阻Rd2的電阻值被設(shè)定得較大。另外，具有第一電平移位電路pLS (1)，其源極端子S被輸入低電平的輸入信號(hào)。第一電平移位電路 pLS(l)的漏極電阻Rdl的電阻值與單位電平移位電路uLS (l)的 漏極電阻Rdl的電阻值相同。
第一電平移位電路pLS ( 1 )相對(duì)于低電平輸入工作處于良好狀 態(tài)時(shí)，該單位電平移位電路uLS ( 1 );故選擇，在閾值向高電壓側(cè)變 動(dòng)時(shí)，單位電平移位電路uLS (2)被選擇。
圖4與圖5示出本發(fā)明的電平移位電路的其他實(shí)施例，是與例 如圖3所示的實(shí)施例對(duì)應(yīng)描繪的圖。
與圖3的情況相比，不同之處在于被輸入控制信號(hào)ENB,該控 制信號(hào)ENB用于使單位電平移位電路uLS ( 1 )的晶體管Tr、以及 單位電平移位電路uLS (2)的晶體管Tr截止。
利用上述這樣的結(jié)構(gòu)，在未使用電平移位電路LS的待機(jī)狀態(tài)
時(shí)，能夠抑制電流流過(guò)各漏極電阻Rd所導(dǎo)致的功耗的增大。
這樣的結(jié)構(gòu)也能夠應(yīng)用于上述圖l所示的結(jié)構(gòu)。
此外，上述控制信號(hào)既可以由內(nèi)部電if各生成，也可以/人外部輸入。
上述的各實(shí)施例也可以分別單獨(dú)或者組合使用。這是因?yàn)槟軌?使各實(shí)施例的效果單獨(dú)或者組合來(lái)實(shí)現(xiàn)。
權(quán)利要求
1. 一種顯示裝置，在基板上形成有由多晶半導(dǎo)體層的薄膜晶體管構(gòu)成的電平移位電路，其特征在于上述電平移位電路包括多個(gè)源極輸入電平移位電路和選擇電路，上述各源極輸入電平移位電路包括其漏極電阻不同的多個(gè)單位電平移位電路、以及分別與上述各單位電平移位電路對(duì)應(yīng)而設(shè)置的第一電平移位電路和第二電平移位電路，上述第一電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入高電平的輸入信號(hào)，上述第二電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入低電平的輸入信號(hào)，上述選擇電路根據(jù)來(lái)自對(duì)應(yīng)的上述第一電平移位電路和上述第二電平移位電路的各個(gè)輸出為高電平和低電平的情況來(lái)選擇來(lái)自上述多個(gè)單位電平移位電路中的一個(gè)單位電平移位電路的輸出。
2. 根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于 上述第一電平移位電路的漏極電阻和上述第二電平移位電3各的漏極電阻與上述第一電平移位電路和上述第二電平移位電路所對(duì)應(yīng) 的單位電平移位電路的漏極電阻相接近而形成在基板上。
3. —種顯示裝置，在基板上形成有由多晶半導(dǎo)體層的薄膜晶體 管構(gòu)成的電平移位電路，其特征在于上述電平移位電路包括多個(gè)源極輸入電平移位電路和選擇電路，上述各源極輸入電平移位電路包括其漏極電阻不同的2個(gè)單位 電平移位電路、和與上述各單位電平移位電路中漏極電阻較大一方 的單位電平移位電^各對(duì)應(yīng)而"i殳置的第 一 電平移位電路，上述第一電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的 漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入高電平的輸 入信號(hào)，上述選擇電路在來(lái)自上述第一電平移位電路的輸出為高電平時(shí) 選擇來(lái)自對(duì)應(yīng)的 一 方的單位電平移位電路的輸出，在來(lái)自上述第一電平移位電路的輸出為低電平時(shí)選擇來(lái)自另一方的單位電平移位電路的輸出。
4. 一種顯示裝置，在基板上形成有由多晶半導(dǎo)體層的薄膜晶體 管構(gòu)成的電平移位電路，其特征在于上述電平移位電路包括多個(gè)源極輸入電平移位電路和選4奪電路，上述各源極輸入電平移位電路包括其漏極電阻不同的2個(gè)單位 電平移位電路、和與上述各單位電平移位電路中漏極電阻較小一方 的單位電平移位電路對(duì)應(yīng)而設(shè)置的第一電平移位電路，上述第 一 電平移位電路具有與對(duì)應(yīng)的上述單位電平移位電路的 漏極電阻的阻值相同的漏極電阻，其源極端子上被輸入低電平的輸 入信號(hào)，上述選擇電路在來(lái)自上述第一電平移位電路的輸出為低電平時(shí) 選擇來(lái)自對(duì)應(yīng)的 一 方的單位電平移位電路的輸出，在來(lái)自上述第一電平移位電路的輸出為高電平時(shí)選擇來(lái)自另 一方的單位電平移位電 路的輸出。
5. 根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于上述單位電平移位電路的晶體管根據(jù)控制信號(hào)的輸入而被切換 導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。
全文摘要
一種顯示裝置，在基板上形成電平移位電路，該電平移位電路包括多個(gè)源極輸入電平移位電路和選擇電路，各源極輸入電平移位電路包括漏極電阻不同的多個(gè)單位電平移位電路、與各單位電平移位電路分別對(duì)應(yīng)設(shè)置的第一電平移位電路和第二電平移位電路，第一電平移位電路具有與對(duì)應(yīng)的單位電平移位電路的漏極電阻的阻值相同的漏極電阻，在其源極端子上被輸入高電平的輸入信號(hào)，第二電平移位電路具有與對(duì)應(yīng)的單位電平移位電路的漏極電阻的阻值相同的漏極電阻，在其源極端子上被輸入低電平的輸入信號(hào)，選擇電路根據(jù)來(lái)自對(duì)應(yīng)的第一電平移位電路和第二電平移位電路各自的輸出為低電平或高電平的情況來(lái)選擇來(lái)自多個(gè)單位電平移位電路中的某一個(gè)的輸出。
文檔編號(hào)H01L27/12GK101520979SQ20091000634
公開(kāi)日2009年9月2日 申請(qǐng)日期2009年2月10日 優(yōu)先權(quán)日2008年2月26日
發(fā)明者安田好三, 松本克巳 申請(qǐng)人:株式會(huì)社日立顯示器