專利名稱：下導板畫素結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種面板結(jié)構(gòu)，特別是關(guān)于一種可用于薄膜晶體管液晶顯示面板的
下導板畫素結(jié)構(gòu)。背景技術(shù)：
—般薄膜晶體管液晶顯示面板(TFT LCD)的下導板畫素結(jié)構(gòu)包括一第一金屬層用 以作為閘極電極，于第一金屬層上形成非晶硅層，且相互間透過絕緣層以相區(qū)隔；一第二金 屬層將形成于非晶硅層上，此第二金屬層將具有多汲極電極、多源極電極及多條資料線；之 后再于第二金屬層上形成多個薄膜導電層，且第二金屬層與薄膜導電層之間相以絕緣層加 以區(qū)隔。 由于第二金屬層與薄膜導電層之間具有絕緣層，因此，薄膜導電層與第二金屬層 之數(shù)據(jù)現(xiàn)之間將產(chǎn)生邊際電容效應，底下將針對此效應加以說明 圖1所示為薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)立體圖，并請同時參閱圖2所示 的薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)示意圖，如圖所示，多個薄膜導電32設(shè)置于一絕緣 層34上，此薄膜導電層32兩側(cè)為平整面， 一資料線30設(shè)置于兩相鄰薄膜導電層32之中間 位置，如此，數(shù)據(jù)線30與兩相鄰薄膜導電層32形成的邊際電容36將為相對稱。當數(shù)據(jù)線 30與相鄰薄膜導電層32之間具有對位誤差，且誤差過大時，將如圖3所示，數(shù)據(jù)線30對位 將較接近右邊之薄膜導電層32，將使得此數(shù)據(jù)線30因與右邊的薄膜導電層32相距較近，進 而使彼此間形成的邊際電容36較大，反之與左邊薄膜導電層32間相距較遠，進而使彼此間 形成的邊際電容36較小，如此因?qū)ξ徽`差過大所造成邊際電容36不對稱的現(xiàn)象，將使薄膜 晶體管液晶顯示面板容易于特定畫面，產(chǎn)生畫面灰暗不均現(xiàn)象。 有鑒于此，本發(fā)明是針對上述該些困擾，將改良薄膜導電層32的結(jié)構(gòu)，以使當數(shù) 據(jù)線30與薄膜導電層32發(fā)生過大對位誤差時，能有效降低數(shù)據(jù)線30與相鄰膜導電層32 之間邊際電容36不對稱的比例。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種下導板畫素結(jié)構(gòu)，其將大幅降低第二金屬層的數(shù)據(jù)
線與相鄰薄膜導電層之間因?qū)ξ徽`差所造成的邊際電容比例不相對稱的現(xiàn)象。 本發(fā)明的另一目的在提供一種下導板畫素結(jié)構(gòu)，其將大幅改善薄膜晶體管液晶顯
示面板在特定畫面產(chǎn)生的畫面不均現(xiàn)象，以提升顯示面板之畫面顯示質(zhì)量。 為達到上述之目的，本發(fā)明提出的畫素薄膜晶體管結(jié)構(gòu)是以一第一金屬層作為閘
極電極，一非晶硅層位于第一金屬層上，于此非晶硅層上將形成一第二金屬層，此第二金屬
層將具有多個汲極電極、多個源極電極與多條資料線；于此第二金屬層上再形成多個薄膜
導電層，此薄膜導電層兩側(cè)具有多個凸起部與凹陷部，呈現(xiàn)規(guī)則鋸齒形狀，并且第二金屬層
的每一數(shù)據(jù)線位于相鄰兩薄膜導電層之間，通過將薄膜導電層兩側(cè)為規(guī)則鋸齒形狀的結(jié)構(gòu)
設(shè)計，將可降低薄膜導電層與資料線發(fā)生對位誤差過大所導致邊際電容不對稱的現(xiàn)象。

下面結(jié)合附圖和實施例對發(fā)明進一步說明； 圖1為現(xiàn)有技術(shù)的薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)立體圖； 圖2為現(xiàn)有技術(shù)的薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)示意圖； 圖3為現(xiàn)有技術(shù)的薄膜導電層與數(shù)據(jù)線相對位置對位誤差過大的結(jié)構(gòu)示意圖； 圖4為本發(fā)明的結(jié)構(gòu)剖視圖； 圖5為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)立體圖； 圖6為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置的結(jié)構(gòu)示意圖； 圖7為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置對位誤差過大的結(jié)構(gòu)示意圖； 圖8為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置另一實施例的結(jié)構(gòu)立體圖； 圖9為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置另一實施例的結(jié)構(gòu)示意圖； 圖10為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置另一實施例對位誤差過大的結(jié)構(gòu)
示意圖。
具體實施方式
本發(fā)明提出一種下導板畫素結(jié)構(gòu)，其薄膜導電層兩側(cè)將為規(guī)則鋸齒形狀，且于兩 相鄰的薄膜導電層之間將對應第二金屬層設(shè)置數(shù)據(jù)線，當薄膜導電層與資料線發(fā)生對位誤 差過大時，薄膜導電層兩側(cè)鋸齒形狀的設(shè)計，將可有效降低數(shù)據(jù)線與相鄰膜導電層之間邊 際電容值不對稱的比例，底下則將以較佳實施例來詳述本發(fā)明的技術(shù)特征。
圖4所示為本發(fā)明的結(jié)構(gòu)剖視圖，如圖所示，一第一金屬層10是做為閘極電極，于 第一金屬層IO上將形成一非晶硅層12 ;—第二金屬層14位于非晶硅層12上，此第二金屬 層14將具有多個汲極電極(圖中未示)、多個源極電極(圖中未示)及多條為直線對稱設(shè) 計的數(shù)據(jù)線(圖中未示)；于此第二金屬層14上將再形成材質(zhì)為銦錫氧化物的多個薄膜導 電層16，此薄膜導電層16將做為薄膜晶體管液晶顯示面板下導板電極層；此外，第一金屬 層IO及非晶硅層12之間與第二金屬層14及薄膜導電層16之間分別利用材質(zhì)為氧化硅、 氧化鉭或氮化硅的一絕緣層18加以隔絕。 底下將針對薄膜導電層16結(jié)構(gòu)以及其與直線對稱設(shè)計的數(shù)據(jù)線的相對位置的結(jié) 構(gòu)加以說明。 如圖5所示，薄膜導電層16兩側(cè)分別具有多個凸起部22與多個凹陷部24，凹陷部 24位于兩相鄰的凸起部22之間，凸起部22與凹陷部24排列呈現(xiàn)規(guī)則鋸齒形狀；并且于兩 相鄰的薄膜導電層16之間對應于第二金屬層14設(shè)置一資料線20 ;此外，每一薄膜導電層 16的凸起部22可與相鄰的薄膜導電層16的凸起部22相對，使兩相鄰薄膜導電層16呈現(xiàn) 相對稱對應。 由于第二金屬層14及薄膜導電層16之間具有絕緣層18，因此，數(shù)據(jù)線20與相鄰 兩薄膜導電層16之間將有邊際電容26的形成，如圖6所示，請同時參閱圖5的結(jié)構(gòu)立體圖， 數(shù)據(jù)線20設(shè)置于相鄰兩薄膜導電層16之間，且數(shù)據(jù)線20與薄膜導電層16的凸起部22相 距較近，進而所形成的邊寄電容26將較大；反觀，資料線20與薄膜導電層16的凹陷部24 相距較遠，進而所產(chǎn)生的邊寄電容26則將較小；此外，數(shù)據(jù)線20與薄膜導電層16之間的邊際電容26總值為數(shù)據(jù)線20與薄膜導電層16的凸起部22及凹陷部24所形成的多個大小 的邊寄電容26并聯(lián)而成；且由于數(shù)據(jù)線20位于相鄰兩薄膜導電層16的中央位置，使得數(shù) 據(jù)線20與左側(cè)薄膜導電層16形成的邊際電容26總值將等同為資料線20與右側(cè)薄膜導電 層16形成之邊際電容26總值。 當發(fā)生薄膜導電層16與資料線20發(fā)生對位誤差過大情況時，如圖7所示，數(shù)據(jù)線 20較為靠近右側(cè)的薄膜導電層16，因此，數(shù)據(jù)線20與右側(cè)薄膜導電層16的凸起部22及凹 陷部24分別形成的邊際電容26，將較大于數(shù)據(jù)線20與左側(cè)薄膜導電層16的凸起部22及 凹陷部24分別形成的邊際電容26 ;然而，由于數(shù)據(jù)線20與薄膜導電層16的凸起部22所 產(chǎn)生的邊寄電容26與數(shù)據(jù)線20與薄膜導電層16的凹陷部24所產(chǎn)生的邊寄電容26將相 并聯(lián)，透過此并聯(lián)的效果，使得數(shù)據(jù)線20與右側(cè)薄膜導電層16形成的邊際電容26總值，將 可接近于資料線20與左側(cè)薄膜導電層16形成的邊際電容26總值，進而有效降低數(shù)據(jù)線20 與相鄰兩薄膜導電層16之間發(fā)生邊際電容26比例不對稱的情況。 承上所述，相鄰薄膜導電層16之間為相對稱對應的實施例。另外，相鄰薄膜導電 層16之間可為相互補對應，如圖8與圖9所示為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位置另 一實施例的結(jié)構(gòu)立體圖與結(jié)構(gòu)示意圖，每一薄膜導電層16的凸起部22與相鄰的薄膜導電 層16的凹陷部24相對，呈現(xiàn)為相互補對應。圖10為本發(fā)明的薄膜導電層與數(shù)據(jù)線相對位 置另一實施例對位誤差過大的結(jié)構(gòu)示意圖，如圖所示，數(shù)據(jù)線20與薄膜導電層16的凸起部 22所產(chǎn)生的邊寄電容26與數(shù)據(jù)線20與薄膜導電層16的凹陷部24所產(chǎn)生的邊寄電容26 將相并聯(lián)，使得數(shù)據(jù)線20與右左兩側(cè)薄膜導電層16分別形成的邊際電容26總值為相趨 近，使得數(shù)據(jù)線20與相鄰兩薄膜導電層16之間發(fā)生邊際電容26比例不對稱的情況將大幅 改善。 經(jīng)由上述實施例說明可知本發(fā)明是將通過薄膜導電層16兩側(cè)具有鋸齒形狀的凸 起部22與凹陷部24的設(shè)計，使得數(shù)據(jù)線20分別與相鄰兩薄膜導電層16之間形成的邊際 電容能夠于發(fā)生對位誤差過大時，尚能保持對稱比例，進而降低液晶顯示面板在特定畫面 時發(fā)生的畫面不均現(xiàn)象。 以上所述者，僅為本發(fā)明一較佳實施例而已，并非用來限定本發(fā)明實施的范圍，故 凡依本發(fā)明申請專利范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修飾，均應包括 于本發(fā)明的申請專利范圍內(nèi)。
權(quán)利要求
一種下導板畫素結(jié)構(gòu)，其特征在于包括，一第一金屬層；一非晶硅層，位于該第一金屬層上；一第二金屬層，位于該非晶硅層上，且具有多條數(shù)據(jù)線；以及多個薄膜導電層，設(shè)置該第二金屬層上，每一該薄膜導電層之兩側(cè)分別具有多個凸起部與多個凹陷部，且兩相鄰之該薄膜導電層之間對應設(shè)置有該數(shù)據(jù)線。
2. 根據(jù)權(quán)利要求l所述的下導板畫素結(jié)構(gòu)，其特征在于還包括一絕緣層，設(shè)置于該第 一金屬層與該非晶硅層之間及該第二金屬層與該薄膜導電層之間。
3. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該凹陷部位于兩相鄰的該凸 起部之間。
4. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該凸起部與該凹陷部組成規(guī) 則鋸齒形狀。
5. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于每一該薄膜導電層之該凸起 部與相鄰的該薄膜導電層的該凸起部相對應或與相鄰的該薄膜導電層的該凹陷部相對應， 使兩相鄰的該薄膜導電層的該凸起部與凹陷部為相對稱對應或為相互補對應。
6. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該第一金屬層作為一閘極電極。
7. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該第二金屬層具有多個汲極 電極與源極電極。
8. 根據(jù)權(quán)利要求l所述的下導板畫素結(jié)構(gòu)，其特征在于該絕緣層為氧化硅、氧化鉭或 氮化硅等材料。
9. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該第一金屬層與該第二金屬 層為銅、鋁或鎳等材料。
10. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該薄膜導電層為銦錫氧化物。
11. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該薄膜導電層為可透光。
12. 根據(jù)權(quán)利要求1所述的下導板畫素結(jié)構(gòu)，其特征在于該薄膜導電層為薄膜晶體管 液晶顯示面板下導板電極層。
全文摘要
本發(fā)明提供一種下導板畫素結(jié)構(gòu)，其將改良薄膜導電層的結(jié)構(gòu)，將薄膜導電層兩側(cè)設(shè)計成具有凸起部與凹陷部的鋸齒形狀，當薄膜導電層與位于第二金屬層的資料線發(fā)生對位誤差過大時，此兩側(cè)凸起部與凹陷部的結(jié)構(gòu)設(shè)計，將可使薄膜導電層與數(shù)據(jù)線之間形成的邊際電容不對稱的比例大幅降低，如此將可有效改善薄膜晶體管液晶顯示面板發(fā)生畫面不均勻的現(xiàn)象。
文檔編號H01L23/522GK101707201SQ20091003678
公開日2010年5月12日 申請日期2009年1月19日 優(yōu)先權(quán)日2009年1月19日
發(fā)明者邱昌明, 鐘明達 申請人:深超光電(深圳)有限公司