專利名稱：電性地址與物理地址對應關(guān)系的調(diào)整方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及電性地址與物理地址對應關(guān)系的調(diào)整方法。
背景技術(shù)：
失效性分析是提高半導體產(chǎn)品良率的重要手段，其原理通常為在制作出的芯片(die)有故障時，通過失效性分析，定位出失效單元(cell)的物理位置，并分析得出是何種缺陷導致所述cell失效，以便后續(xù)制作過程中進行改進，提高良率。 芯片按其功能大體可分為以實現(xiàn)存儲功能為主的存儲器芯片和以實現(xiàn)邏輯功能為主的邏輯芯片，對于存儲器芯片，常用的失效性分析方法是在芯片制作工藝基本完成后，用激光在芯片上制造缺陷來定位出失效cell的物理位置，然后將芯片的各層單獨剝離出來，再分析是何種缺陷導致該cell失效。 對于邏輯芯片，由于die中通常也包含存儲器(RAM)單元(cell)，因此通常通過對邏輯die中存儲cell進行失效性分析，來得到整個die或die所在晶圓(wafer)的情況。
但由于邏輯die各層間通常有邏輯關(guān)系，因此采用上述適用于存儲器die的失效性分析方案，可能就破壞了所述邏輯關(guān)系，從而無法正確分析出邏輯die失效cell的位置。
于是業(yè)界目前通常采用下述方案對邏輯die進行失效性分析由位圖系統(tǒng)(Bitm即Program)檢測邏輯die并輸出邏輯die中不合格cell的電性地址；然后根據(jù)所述電性地址，及已有電性地址與物理地址的對應關(guān)系，獲得該不合格cell的物理地址，定位至該不合格cell的位置，以進行后續(xù)處理。 但該方案應用過程中，通常出現(xiàn)所述物理地址定位到的cell不是不合格cell,即根據(jù)該對應關(guān)系查找出的物理地址有誤使得失效性分析失敗的問題，為此亟需一種調(diào)整所述對應關(guān)系的方案，以提高失效性分析的成功率。

發(fā)明內(nèi)容
本發(fā)明提供了電性地址與物理地址對應關(guān)系的調(diào)整方法，以根據(jù)該對應關(guān)系，通過位圖系統(tǒng)輸出的損壞邏輯die中不合格cell的電性地址，得到該不合格cell的正確物理地址，進而提高失效性分析的成功率。 本發(fā)明提出了電性地址與物理地址對應關(guān)系的調(diào)整方法，該方法包括破壞die中預定物理地址的cell ;位圖系統(tǒng)檢測該die，并輸出該破壞的cell的電性地址；基于已有電性地址與物理地址的對應關(guān)系，通過該電性地址獲得該破壞cell的物理地址；比較出獲得的該物理地址與預定物理地址的偏差；以及根據(jù)該偏差調(diào)整所述對應關(guān)系。
本發(fā)明通過破壞預定物理地址的cell，然后采用位圖系統(tǒng)檢測并輸出該cell的電性地址，再根據(jù)該電性地址及上述已有對應關(guān)系對應出該cell的物理地址，并根據(jù)對應出的物理地址與預定物理地址比較出兩者偏差，對所述對應關(guān)系進行調(diào)整，從而在用位圖系統(tǒng)檢測損壞邏輯die并輸出不合格cell的電性地址時，能夠該電性地址及調(diào)整后的對應關(guān)系得到不合格cell正確的物理地址，進而提高失效性分析的成功率。


圖1為本發(fā)明實施例中電性地址與物理地址對應關(guān)系調(diào)整方法的流程圖；
圖2為本發(fā)明實施例中分塊選擇的結(jié)構(gòu)示意圖；
圖3為本發(fā)明實施例中物理地址偏移的示意圖。
具體實施例方式
針對背景技術(shù)的問題，本發(fā)明實施例提出如果能夠計算出根據(jù)已有對應關(guān)系及 位圖系統(tǒng)輸出的電性地址獲得的不合格cell的物理地址，與該不合格cell實際物理地址 的偏差，那就能夠基于所述偏差對該對應關(guān)系進行調(diào)整，以能夠根據(jù)調(diào)整后的對應關(guān)系進 行成功的失效性分析。 圖1為本發(fā)明實施例中電性地址與物理地址對應關(guān)系調(diào)整方法的流程圖，結(jié)合該 圖可知，基于上述想法，本發(fā)明實施例提出的所述調(diào)整方法包括步驟
步驟l，破壞die中預定物理地址的cell ; 由于在第一層金屬線連接工藝完成前，無論是已經(jīng)淀積了氧化層還是刻蝕了圖 案，在掃描電子顯微鏡(SEM)下，均會對區(qū)分各個cell造成很大干擾，很難區(qū)分出各個 cell,因此較佳的選擇是在第一層金屬線連接工藝完成后破壞預定物理地址cell ;且由于 在第二層金屬線連接工藝完成后，各個cell —般都通過金屬線連接起來，如果破壞一個 cell，則可能導致與之關(guān)聯(lián)的多個甚至是一片cell的失效，使得后續(xù)步驟無法順利執(zhí)行， 因此較佳的通常選擇在所述第二層金屬線連接工藝開始前破壞預定物理地址的cell。綜上 所述，較佳的，在第一層金屬線連接工藝完成后及第二層金屬線連接工藝開始前，破壞die 中預定物理地址的cell。 步驟2，位圖系統(tǒng)檢測該die,并輸出該破壞的cell的電性地址； 步驟3，基于已有電性地址與物理地址的對應關(guān)系，通過該電性地址獲得該破壞
cell的物理地址； 步驟4，比較出獲得的該物理地址與預定物理地址的偏差；
步驟5，根據(jù)該偏差調(diào)整所述對應關(guān)系。 對于步驟l，可以采用多種方式破壞該cell，較佳的通過聚焦離子束(FIB)對cell 進行轟擊破壞，其準確性較高，能夠保證不會破壞其它cell。此外在轟擊cell后，轟擊處 會產(chǎn)生凹坑，由于本發(fā)明實施例提出的調(diào)整方法常用于die的制作工藝中，因此在轟擊該 cell后，還有后續(xù)工藝，為保證后續(xù)工藝不會受到該凹坑破壞，較佳的可以在該凹坑內(nèi)填入 填充物，所述填充物可以為氧化物，通常要求填充物滿足對后續(xù)工藝影響較小或沒影響，及 填充方便，工藝簡單等條件。 為保證調(diào)整的對應關(guān)系正確，提高調(diào)整準確率及效率，通常會選擇多個die破 壞各個die中的cell， die及die中的cell的選擇方式有多種，例如根據(jù)晶圓中分區(qū)塊 (block)的分布情況，選擇多個die等方式，后續(xù)將通過實施例描述。 通過上述步驟1 5即可實現(xiàn)所述對應關(guān)系的調(diào)整，但較佳的，還可以對調(diào)整的對 應關(guān)系進行驗證，以進一步確認調(diào)整的正確性。
4
驗證調(diào)整是否正確的方案可以用位圖系統(tǒng)檢測已損壞的die，然后輸出該損壞 die中不合格cell的電性地址，并基于調(diào)整后的對應關(guān)系，通過電性地址找到物理地址，再 采用物理失效分析(PFA)等手段檢測該物理地址對應的cell是否不合格，如果合格，則調(diào) 整后的對應關(guān)系正確，如果不合格，則調(diào)整后的對應關(guān)系不正確。 下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例， 應該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然實現(xiàn)本發(fā)明的有利效果。因
此，下列描述應當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結(jié)構(gòu)，因為它們會是本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開 發(fā)中，必須作出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費 時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比率，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
實施例 上述方案可以但不限于采用如下方式實施 首先將多個晶圓的位圖進行疊圖，再根據(jù)疊圖找出存活率較高的多個die，此時晶 圓仍未完成全部制作工藝，此處存活率代表在后續(xù)工藝完成后，該die合格的概率；此處存 活率較高僅僅是一種預定條件，它也可以是其它預定條件，只需有利于排除其它因素對本 方案的影響即可。 在找出存活率較高的die后，再根據(jù)晶圓中block的分布情況選擇相應block,并 在選擇的各個block中各選擇一個die ; 參照圖2，本實施例中，選擇8個兩列四行的block 20，然后在各個block20中選 擇一個die 21，die 21的位置處于各個block 20的頂點附近；圖示8個die 21構(gòu)成嵌套 的兩個矩形。圖示的這種選die的方式能夠使得里外矩形上各點互相驗證，避免單獨選點 可能使得其他因素影響各點die中的cell，使得后續(xù)實施過程有誤的問題；
選擇die后，在各個die中選擇cell時，各個die中較佳的只選擇一個die,以確 保后續(xù)位圖系統(tǒng)輸出的地址不會出現(xiàn)錯誤，提高調(diào)整準確率；die中選擇的cell的位置較 佳的要容易識別，例如尖角處或靠近邊緣處等。本實施例中，選擇各個die中頂點附近的 cell，并保存cell的SEM照片，得到cell的物理地址；其中所述頂點附近是指選擇的cell 與該頂點的距離在預定范圍，所述預定范圍由實施人員自主確定，滿足選擇的cell容易識 別即可。 選擇完cell后，本實施例采用FIB轟擊選擇的cell，破壞選擇的cell，然后再在
轟擊凹坑處填入氧化物以填充該凹坑，避免影響后續(xù)工藝；其中FIB轟擊選擇的cell的工
藝條件根據(jù)本領(lǐng)域一般技術(shù)人員公知常識易于得到，本實施例不詳細闡述。 在破壞選擇的各個cell后，采用位圖系統(tǒng)對各個die進行檢測，并由位圖系統(tǒng)輸
出各個破壞的cell的電性地址；然后根據(jù)已有電性地址與物理地址的對應關(guān)系，獲得各個
破壞的cell的物理地址；
將獲得的各個cell的物理地址與預先保存的各個cell的物理地址比較，比較出 兩者的偏差；參見圖3，為本發(fā)明實施例中比較出的物理地址偏差示意圖，圖中30為獲得的 物理地址對應的cell所屬的die所在的block,標號31代表預先保存的物理地址對應的 cell所屬的die所在的block,可以看出，兩者橫向無偏移，但縱向偏移了兩個單位；
根據(jù)圖3所示的偏移，對物理地址與電性地址的對應關(guān)系進行調(diào)整，例如在根據(jù) 電性地址對應出物理地址后，橫向保持不變，但縱向偏移兩個單位才是不合格cell對應的 物理地址。 本實施例中，在比較出上述偏移調(diào)整對應關(guān)系后，還采用PFA對調(diào)整后的關(guān)系進 行驗證選擇其它損壞的die，然后用位圖系統(tǒng)檢測該die,并由位圖系統(tǒng)輸出該die中不 合格cell的電性地址，再根據(jù)該電性地址及調(diào)整后的對應關(guān)系，獲得不合格cell的物理地 址。根據(jù)實際實施，本實施例調(diào)整的對應關(guān)系能夠用于正確定位出不合格cell的位置。
顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
一種電性地址與物理地址對應關(guān)系的調(diào)整方法，其特征在于，包括破壞芯片中預定物理地址的單元；位圖系統(tǒng)檢測該芯片，并輸出該破壞的單元的電性地址；基于已有電性地址與物理地址的對應關(guān)系，通過該電性地址獲得該破壞的單元的物理地址；比較出獲得的該物理地址與預定物理地址的偏差；以及根據(jù)該偏差調(diào)整所述對應關(guān)系。
2. 如權(quán)利要求1所述的方法，其特征在于，還包括在調(diào)整所述對應關(guān)系后，檢驗調(diào)整后的對應關(guān)系是否正確的步驟。
3. 如權(quán)利要求2所述的方法，其特征在于，所述檢驗步驟具體包括位圖系統(tǒng)檢測其它損壞的芯片，并輸出所述其它損壞的芯片中不合格單元的電性地址；根據(jù)所述調(diào)整后的對應關(guān)系，通過該電性地址，獲得所述其它損壞的芯片中不合格單元的物理地址；以及驗證所述物理地址對應的單元是否不合格，并在合格時確認該調(diào)整后的對應關(guān)系正確。
4. 如權(quán)利要求3所述的方法，其特征在于，采用物理失效分析來進行所述驗證。
5. 如權(quán)利要求1所述的方法，其特征在于，通過聚焦離子束轟擊來破壞該單元。
6. 如權(quán)利要求5所述的方法，其特征在于，在轟擊后，在該單元轟擊凹坑的區(qū)域填入填充物以填補該凹坑。
7. 如權(quán)利要求6所述的方法，所述填充物為氧化物。
8. 如權(quán)利要求1所述的方法，其特征在于，所述芯片有多個；以及還包括在晶圓中選擇多個芯片的步驟。
9. 如權(quán)利要求8所述的方法，其特征在于，所述選擇步驟，具體包括將多個晶圓的位圖進行疊圖；基于疊圖效果，在所述多個晶圓中挑選出存活率滿足預定條件的芯片。
10. 如權(quán)利要求8所述的方法，其特征在于，根據(jù)晶圓中分區(qū)塊的分布情況選擇所述多個芯片。
11. 如權(quán)利要求io所述的方法，其特征在于，所述多個芯片各自所屬的分區(qū)塊互不相同，且各個芯片中被破壞的單元與對應分區(qū)塊頂點的距離處于預定范圍。
12. 如權(quán)利要求1 11中任一項權(quán)利要求所述的方法，其特征在于，在一個芯片中僅破壞一個單元。
13. 如權(quán)利要求1所述的方法，其特征在于，在第一層金屬線連接工藝完成后和該連接工藝的后一工藝開始前破壞芯片中預定物理地址的單元。
全文摘要
本發(fā)明提供了電性地址與物理地址對應關(guān)系的調(diào)整方法，以在根據(jù)該對應關(guān)系，通過位圖系統(tǒng)輸出的損壞邏輯die中不合格cell的電性地址，得到該不合格cell的正確物理地址，進而提高失效性分析的成功率。該方法包括破壞die中預定物理地址的cell；位圖系統(tǒng)檢測該die，并輸出該破壞的cell的電性地址；基于已有電性地址與物理地址的對應關(guān)系，通過該電性地址獲得該破壞cell的物理地址；比較出獲得的該物理地址與預定物理地址的偏差；以及根據(jù)該偏差調(diào)整所述對應關(guān)系。
文檔編號H01L21/66GK101789357SQ20091004593
公開日2010年7月28日 申請日期2009年1月22日 優(yōu)先權(quán)日2009年1月22日
發(fā)明者倪棋梁, 朱曉榮, 趙輝, 龍吟 申請人:中芯國際集成電路制造(上海)有限公司