專利名稱：薄膜晶體管陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，特別涉及一種薄膜晶體管陣列基板及其制造方 法。
背景技術(shù)：
液晶顯示器作為平板顯示器的一種已被廣泛的應(yīng)用在各個領(lǐng)域中。通常，液晶顯 示器具有兩個含有用于產(chǎn)生電場的電極的基板，以及設(shè)置在兩基板之間的液晶層，并通過 兩基板上的電極控制施加到該液晶層的電場強度來控制入射光的透射率，從而實現(xiàn)對顯示 面板亮與暗的控制。所述兩個含有電極的基板分別為薄膜晶體管(Thin Film Transistor, TFT)陣列 基板和濾光片基板，其中薄膜晶體管陣列基板上具有控制像素單元的TFT器件的陣列。在 液晶顯示面板的生產(chǎn)過程中，為避免靜電放電(ElectrostaticDischargejSD)對TFT器件 的破壞，一般需要在制作過程中將TFT器件的柵極與源極通過短路桿(Shorting Bar)進行 短路。圖1為現(xiàn)有技術(shù)中一種薄膜晶體管陣列基板的局部俯視圖，圖2為圖1的C-C方 向的剖視圖，如圖1和圖2所示，在薄膜晶體管陣列基板的非顯示區(qū)域內(nèi)，短路桿6與數(shù)據(jù) 線層4交疊，它們之間隔有介質(zhì)層(圖中未標(biāo)號)，由氧化銦錫(Indium-Tin Oxides, ITO) 膜層5組成的短路電極線覆蓋于包括通孔1和通孔2在內(nèi)的鈍化層3表面上，IT0膜層5分 別與所述通孔1底部的數(shù)據(jù)線層4、所述通孔2底部的短路桿6接觸，將短路桿6與數(shù)據(jù)線 層4短路連接，類似的，短路桿6還可以與柵極線層(圖中未示出)短路連接，從而將薄膜晶 體管陣列基板顯示區(qū)域內(nèi)的TFT器件的柵極或源極短路，而且在電測(Cell Visual Test) 過程中可以通過短路桿向TFT陣列輸入測試信號。所述陣列基板制作并檢測完成后，再采 用激光將所述短路桿燒斷，然后進行下一步工藝。然而問題在于，實際生產(chǎn)過程中需要一起刻蝕形成通孔1和通孔2，由于兩個通孔 相距較近，曝光兩個通孔的圖案時對準(zhǔn)精度的要求較高，兩個通孔的深度也不相同，需要采 用不同透過率的掩模板，而且，在兩個相鄰較近的通孔上沉積短路電極線時，制作精度要求 高，因此，這樣的結(jié)構(gòu)制作難度較大，不利于提高良率。此外，由于數(shù)據(jù)線層4的截面為倒梯形，導(dǎo)致覆蓋于鈍化層3上的短路電極線5在 短路桿6和數(shù)據(jù)線層4之間的交界位置(見圖1和圖2中箭頭A)容易斷裂或在電測時該 位置容易燒毀，圖3為短路桿與柵極線層交界處的電子顯微照片，其中，(a)圖中箭頭所指 為短路電極線斷裂，(b)圖中箭頭所指為短路電極線燒毀。這種缺陷不僅使短路桿的防靜 電功能失效，而且導(dǎo)致電測信號不能正確輸入TFT器件中，不能有效的檢測薄膜晶體管陣 列基板是否合格。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種薄膜晶體管陣列基板，制作過程較簡單，有利于提高產(chǎn)品的良率。為解決上述問題，本發(fā)明提供一種薄膜晶體管陣列基板，包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述數(shù)據(jù)線層交疊的短路桿，所述短路桿與所述柵極線層位于同一層；所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述數(shù)據(jù)線層上的鈍化層；還包括橫跨所述短路桿和數(shù)據(jù)線層交界處的通孔，所述通孔的內(nèi)表面暴露出短路桿、數(shù)據(jù)線層、以及所述介質(zhì)層；在所述通孔的內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述數(shù)據(jù)線層和所述 短路桿電性連接。所述數(shù)據(jù)線層和所述介質(zhì)層的界面，與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè)面的夾角 為銳角或直角。所述夾角為45度至60度。所述通孔平行于襯底方向的形狀為啞鈴形。所述通孔的寬度小于所述短路電極線的寬度。所述短路電極線的寬度大于所述短路桿的寬度。所述短路電極線與所述短路桿的寬度差小于或等于2微米。所述短路桿與所述數(shù)據(jù)線層中的至少兩條數(shù)據(jù)線交疊，每一交疊處的所述通孔上 均覆蓋有短路電極線，各個短路電極線均相互連接。所述短路電極線包括透明導(dǎo)電材料。本發(fā)明還提供另一種薄膜晶體管陣列基板，包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述柵極線層交疊的短路桿，所述短路桿與 所述數(shù)據(jù)線層位于同一層；所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述柵極線層上的鈍化層；還包括橫跨所述短路桿和柵極線層交界處的通孔，所述通孔的內(nèi)表面暴露出短 路桿、柵極線層、以及所述介質(zhì)層；在所述通孔內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述柵極線層和所述短 路桿電性連接。所述柵極線層和所述介質(zhì)層的界面，與所述通孔內(nèi)暴露出的柵極線層側(cè)面的夾角 為銳角或直角。所述夾角為45度至60度。相應(yīng)的，本發(fā)明提供一種薄膜晶體管陣列基板的制造方法，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述數(shù)據(jù)線交疊 的短路桿，所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和所述數(shù)據(jù)線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處的通孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔， 以暴露出所述短路桿、數(shù)據(jù)線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。對所述鈍化層進行刻蝕的過程中采用等離子體刻蝕法，所述等離子體刻蝕中采用 的刻蝕氣體包括SF6和02。以所述光刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例 和刻蝕選擇比，使得所述數(shù)據(jù)線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè) 面的夾角為銳角或直角。 所述夾角為45度至60度。本發(fā)明還提供另一種薄膜晶體管陣列基板的制造方法，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述柵極線層交 疊的短路桿，所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和 所述柵極線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處 的通孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔， 以暴露出所述短路桿、柵極線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。以所述光刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例 和刻蝕選擇比，使得所述柵極線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的柵極線層側(cè) 面的夾角為銳角或直角。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點所述的薄膜晶體管陣列基板及其制造方法中，在短路桿和數(shù)據(jù)線層的交疊區(qū)形成 一個橫跨短路桿和數(shù)據(jù)線層交界處的通孔，該通孔的表面暴露出所述短路桿、數(shù)據(jù)線層、以 及介質(zhì)層，然后在所述通孔表面沉積短路電極線而實現(xiàn)將數(shù)據(jù)線層和短路桿電性連接，這 樣以來，在制造過程中，不需像現(xiàn)有技術(shù)中那樣形成的兩個相鄰很近的通孔(見圖1)，可以 避免較高的對準(zhǔn)精度，而且曝光通孔圖案時掩模板的結(jié)構(gòu)也較為簡單，能夠降低制造難度， 此外，在通孔105中沉積短路電極線時，相對于現(xiàn)有技術(shù)中兩個緊鄰的通孔，制造的精度要 求較低，進而降低成本、提高良率。其次，數(shù)據(jù)線層和介質(zhì)層的界面，與通孔內(nèi)暴露出的數(shù)據(jù)線層的側(cè)面的夾角為銳 角或直角；優(yōu)選的，所述夾角為45度至60度，而現(xiàn)有技術(shù)中(見圖1和圖2)的數(shù)據(jù)線層 4的截面為倒梯形，而本實施例中為使上述夾角為銳角或直角，在刻蝕過程中，數(shù)據(jù)線層突 出的倒梯形結(jié)構(gòu)被去除，這樣以來，短路電極線在淀積過程中，能夠均勻覆蓋整個通孔的表 面，不會有阻擋物(在現(xiàn)有技術(shù)中，由于倒梯形的數(shù)據(jù)線層而導(dǎo)致通孔1和通孔2之間的鈍 化層具有倒梯形的表面，會阻擋短路電極線膜層的淀積，導(dǎo)致圖2中箭頭A處的膜層較薄， 引起短路電極線5在短路桿6和數(shù)據(jù)線層4之間的交界位置容易斷裂或在電測時該位置容易燒毀)，因此，短路電極線的整體厚度均勻，各處應(yīng)力分布均勻性較好，能夠避免短路電極 線斷裂或燒毀等缺陷的發(fā)生，有利于提高可靠性，進而提高產(chǎn)品的良率。另外，所述通孔的寬度小于所述短路電極線的寬度，這樣即使通孔內(nèi)的覆蓋的短 路電極線斷裂或燒毀，在通孔外的平坦表面上的短路電極線仍然可以保持電性連接，使可
靠性進一步提高。
更進一步的，短路電極線的寬度大于短路桿的寬度。這樣以來，能夠彌補通孔內(nèi)的 短路電極線斷路或燒毀引起的連接缺陷，進一步提高可靠性。優(yōu)選的，所述短路電極線與所 述短路桿的寬度差小于或等于2微米，能夠避免因短路電極線過寬而導(dǎo)致薄膜晶體管陣列 基板上短路電極線與線路(數(shù)據(jù)線或柵極線)之間的距離過近，而引起的可靠性問題。同樣的，對于本發(fā)明的另一技術(shù)方案，所述的薄膜晶體管陣列基板及其制造方法 中，在短路桿和柵極線層的交疊區(qū)形成一個橫跨短路桿和柵極線層交界處的通孔，該通孔 的表面暴露出所述短路桿、柵極線層、以及介質(zhì)層，然后在所述通孔表面沉積短路電極線而 實現(xiàn)將柵極線層和短路桿電性連接，這樣以來，在制造過程中，不需像現(xiàn)有技術(shù)中那樣形成 的兩個相鄰很近的通孔(見圖1)，可以避免較高的對準(zhǔn)精度，而且曝光通孔圖案時掩模板 的結(jié)構(gòu)也較為簡單，能夠降低制造難度，此外，在通孔105中沉積短路電極線時，相對于現(xiàn) 有技術(shù)中兩個緊鄰的通孔，制造的精度要求較低，進而降低成本、提高良率。其次，柵極線層和介質(zhì)層的界面，與通孔內(nèi)暴露出的柵極線層的側(cè)面的夾角為銳 角或直角；優(yōu)選的，所述夾角為45度至60度，而現(xiàn)有技術(shù)中(見圖1和圖2)的柵極線層 4的截面為倒梯形，而本實施例中為使上述夾角為銳角或直角，在刻蝕過程中，柵極線層突 出的倒梯形結(jié)構(gòu)被去除，這樣以來，短路電極線在淀積過程中，能夠均勻覆蓋整個通孔的表 面，不會有阻擋物(在現(xiàn)有技術(shù)中，由于倒梯形的柵極線層而導(dǎo)致通孔1和通孔2之間的鈍 化層具有倒梯形的表面，會阻擋短路電極線膜層的淀積，導(dǎo)致圖2中箭頭A處的膜層較薄， 引起短路電極線5在短路桿6和柵極線層4之間的交界位置容易斷裂或在電測時該位置容 易燒毀)，因此，短路電極線的整體厚度均勻，各處應(yīng)力分布均勻性較好，能夠避免短路電極 線斷裂或燒毀等缺陷的發(fā)生，有利于提高可靠性，進而提高產(chǎn)品的良率。另外，所述通孔的寬度小于所述短路電極線的寬度，這樣即使通孔內(nèi)的覆蓋的短 路電極線斷裂或燒毀，在通孔外的平坦表面上的短路電極線仍然可以保持電性連接，使可 靠性進一步提高。更進一步的，短路電極線的寬度大于短路桿的寬度。這樣以來，能夠彌補通孔內(nèi)的 短路電極線斷路或燒毀引起的連接缺陷，進一步提高可靠性。優(yōu)選的，所述短路電極線與所 述短路桿的寬度差小于或等于2微米，能夠避免因短路電極線過寬而導(dǎo)致薄膜晶體管陣列 基板上短路電極線與線路(數(shù)據(jù)線或柵極線)之間的距離過近，而引起的可靠性問題。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中 相同的附圖標(biāo)記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示 出本發(fā)明的主旨。圖1為現(xiàn)有技術(shù)中一種薄膜晶體管陣列基板的俯視圖；圖2為圖1的C-C方向的剖視圖3為圖1中短路桿與數(shù)據(jù)線層交疊處的電子顯微照片；圖4為實施例一中薄膜晶體管陣列基板的俯視圖；圖5為圖4所示的薄膜晶體管陣列基板的非顯示區(qū)域中短路桿和數(shù)據(jù)線層交疊區(qū)的俯視圖；圖6為圖5中B-B方向的剖視圖；圖7至圖9為實施例一中薄膜晶體管陣列基板的制造方法的示意圖；圖10為實施例二中薄膜晶體管陣列基板的非顯示區(qū)域中短路桿和數(shù)據(jù)線層交疊 區(qū)的俯視圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以 采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的 情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng) 限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。在薄膜晶體管陣列基板的生產(chǎn)過程中，在短路桿和數(shù)據(jù)線層的交界處，需要在短 路桿和數(shù)據(jù)線層上分別刻蝕形成兩個通孔，而后淀積短路電極線(ΙΤ0膜層)將短路桿和數(shù) 據(jù)線層短路連接，但是，由于兩個通孔相距較近，曝光兩個通孔的圖案時對準(zhǔn)精度的要求較 高，兩個通孔的深度也不相同，需要采用不同透過率的掩模板，而且，在兩個相鄰較近的通 孔上沉積短路電極線時，制作精度要求高，因此，這樣的結(jié)構(gòu)制作難度較大，不利于提高良 率?；诖?，本發(fā)明的技術(shù)方案提供一種薄膜晶體管陣列基板，包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述數(shù)據(jù)線層交疊的短路桿，所述短路桿與 所述柵極線層位于同一層；所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述數(shù)據(jù)線層上的鈍化層；還包括橫跨所述短路桿和數(shù)據(jù)線層交界處的通孔，所述通孔的內(nèi)表面暴露出短 路桿、數(shù)據(jù)線層、以及所述介質(zhì)層；在所述通孔的內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述數(shù)據(jù)線層和所述 短路桿電性連接。所述數(shù)據(jù)線層和所述介質(zhì)層的界面，與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè)面的夾角 為銳角或直角。所述夾角為45度至60度。所述通孔平行于襯底方向的形狀為啞鈴形。
所述通孔的寬度小于所述短路電極線的寬度。所述短路電極線的寬度大于所述短路桿的寬度。所述短路電極線與所述短路桿的寬度差小于或等于2微米。所述短路桿與所述數(shù)據(jù)線層中的至少兩條數(shù)據(jù)線交疊，每一交疊處的所述通孔上 均覆蓋有短路電極線，各個短路電極線均相互連接。所述短路電極線包括透明導(dǎo)電材料。本發(fā)明還提供另一種薄膜晶體管陣列基板，包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述柵極線層交疊的短路桿，所述短路桿與 所述數(shù)據(jù)線層位于同一層；所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述柵極線層上的鈍化層；還包括橫跨所述短路桿和柵極線層交界處的通孔，所述通孔的內(nèi)表面暴露出短 路桿、柵極線層、以及所述介質(zhì)層；在所述通孔內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述柵極線層和所述短 路桿電性連接。所述柵極線層和所述介質(zhì)層的界面，與所述通孔內(nèi)暴露出的柵極線層側(cè)面的夾角 為銳角或直角。所述夾角為45度至60度。相應(yīng)的，本發(fā)明提供一種薄膜晶體管陣列基板的制造方法，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述數(shù)據(jù)線交疊 的短路桿，所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和所 述數(shù)據(jù)線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處 的通孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔， 以暴露出所述短路桿、數(shù)據(jù)線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。對所述鈍化層進行刻蝕的過程中采用等離子體刻蝕法，所述等離子體刻蝕中采用 的刻蝕氣體包括SF6和02。以所述光刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例 和刻蝕選擇比，使得所述數(shù)據(jù)線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè) 面的夾角為銳角或直角。所述夾角為45度至60度。本發(fā)明還提供另一種薄膜晶體管陣列基板的制造方法，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述柵極線層交 疊的短路桿，所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和 所述柵極線層上的鈍化層；
在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處的通孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔， 以暴露出所述短路桿、柵極線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。以所述光刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例 和刻蝕選擇比，使得所述柵極線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的柵極線層側(cè) 面的夾角為銳角或直角。下面結(jié)合附圖給出本發(fā)明技術(shù)方案的一個具體實施例。實施例一圖4為本實施例所述薄膜晶體管陣列基板的俯視圖，圖5為圖4的非顯示區(qū)域中 短路桿和數(shù)據(jù)線層交疊區(qū)的俯視圖，圖6為圖5中B-B方向的剖視圖。為突出本發(fā)明的特 點，圖中未示出TFT陣列、像素電極等。如圖4所示，所述薄膜晶體管陣列基板包括襯底100 ；所述襯底100上的相互交 疊的柵極線層109和數(shù)據(jù)線層103。所述襯底100例如為玻璃基板，所述柵極線層109包括至少兩條間隔相等、相互平 行排列的柵極線，所述數(shù)據(jù)線層103包括至少兩條間隔相等、相互平行排列的數(shù)據(jù)線，所述 數(shù)據(jù)線與柵極線相互垂直交疊，分隔出至少兩個有序排列的像素單元110 ；所述柵極線層109可以為至少兩層薄膜，包括下層的AlNd膜和上層的Mo膜；所述 數(shù)據(jù)線層103的材料例如為Mo ；每個像素單元110均具有一個薄膜晶體管(圖中未示出)，所述薄膜晶體管的柵極 與所述柵極線層109連接，所述薄膜晶體管的源極與所述數(shù)據(jù)線層103連接，所述薄膜晶體 管的漏極與所述像素單元110中的像素電極(圖中未示出)連接，像素電極用于在TFT的 驅(qū)動下對液晶層形成電場。所述像素單元110的陣列組成顯示區(qū)域A，所述襯底100上位于所述顯示區(qū)域之外 為非顯示區(qū)域B，所述柵極線層109和數(shù)據(jù)線層103延伸至所述非顯示區(qū)域B內(nèi)。如圖4至圖6所示，所述薄膜晶體管陣列基板的非顯示區(qū)域B內(nèi)還包括與所述數(shù)據(jù)線層103交疊的短路桿101 ；所述短路桿101與所述數(shù)據(jù)線層103之 間的隔離絕緣的介質(zhì)層102 ；以及覆蓋于所述短路桿101和所述數(shù)據(jù)線層103上的鈍化層 104;所述短路桿101與柵極線層109位于同一層中，可以在同一工藝中形成，而與數(shù)據(jù)線層 103位于不同層，分別在不同的工藝中形成。(這里所說的“交疊“是指短路桿101與數(shù)據(jù)線 層103交叉，但是兩者不在同一層上，而且兩者之間還具有介質(zhì)層102 ；以下提到的“交疊” 的含義類似。)其中，所述鈍化層104和/或介質(zhì)層102可以采用氮化硅或氧化硅等絕緣材料。在非顯示區(qū)域B內(nèi)，短路桿101與至少兩條數(shù)據(jù)線層103交疊，圖5為所述短路桿 101和數(shù)據(jù)線層103交疊區(qū)的示意圖，即圖4中虛線圓圈內(nèi)結(jié)構(gòu)的放大圖。薄膜晶體管陣列基板的在所述交疊區(qū)還包括橫跨所述短路桿101和數(shù)據(jù)線層 103交界處的通孔105，以及在所述通孔105的內(nèi)表面覆蓋的短路電極線108。其中，所述通孔105暴露出短路桿101、數(shù)據(jù)線層103、以及所述介質(zhì)層102 ；該通孔105的形成過程中，將短路桿101和數(shù)據(jù)線層103交界處覆蓋的鈍化層104全部去除，也即形成一個通孔同時連接短路桿101和數(shù)據(jù)線層103 ；如圖6所示，所述通孔105的內(nèi)表面包括短路桿101的上表面101a，數(shù)據(jù)線層103 的上表面103a，以及與所述兩個上表面IOla和103a連接的、介質(zhì)層的側(cè)面102a和數(shù)據(jù)線 層103的側(cè)面103b。所述短路電極線108可以為透明導(dǎo)電膜層，例如氧化銦錫材料，短路電極線108分 別與所述短路桿101的上表面101a、數(shù)據(jù)線層103的上表面103a、介質(zhì)層的側(cè)面102a、數(shù)據(jù) 線層103的側(cè)面103b相接觸，于是將所述數(shù)據(jù)線層103和短路桿101電性連接。如圖4所示，短路桿101與至少兩條數(shù)據(jù)線層103均交疊，各個交疊位置也同樣具 有橫跨所述短路桿101和數(shù)據(jù)線層103交界處的通孔105，以及所述通孔105的內(nèi)表面覆蓋 的短路電極線，從而將各個數(shù)據(jù)線層103均與短路桿101電性連接。各個數(shù)據(jù)線層103或柵極線層109分別和短路桿101電性連接，這樣通過短路桿 101就可以實現(xiàn)將數(shù)據(jù)線層103或者柵極線層109短路，也可以通過短路桿101向顯示區(qū)域 A內(nèi)的各個TFT輸入測試信號，從而對基板進行電測。下面結(jié)合附圖7至圖9介紹上述薄膜晶體管陣列基板的制造方法。步驟Sl 提供襯底100，如圖7所示，所述襯底100上具有相互交疊的柵極線層(圖 未示)和數(shù)據(jù)線層103，位于非顯示區(qū)域內(nèi)的、與所述數(shù)據(jù)線層103交疊的短路桿101，所述 短路桿101與所述數(shù)據(jù)線層103之間的隔離絕緣的介質(zhì)層102，覆蓋于所述短路桿101和所 述數(shù)據(jù)線層103上的鈍化層104 ；其中，所述短路桿101可以與柵極線層位于同一層中形成；所述短路桿101、柵極 線層、數(shù)據(jù)線層103、介質(zhì)層102和鈍化層104采用現(xiàn)有技術(shù)中采用的各種薄膜沉積方法并 結(jié)合光刻工藝制作，在此不再贅述。步驟S2 如圖8所示，在所述鈍化層104上形成光刻膠層106，所述光刻膠層106 中具有橫跨短路桿101和數(shù)據(jù)線層103交界處的通孔的圖案105a ；步驟S3 如圖9所示，以所述光刻膠層106為掩膜對所述鈍化層104進行刻蝕，從 而形成所述通孔105 ；接著去除所述光刻膠層106，暴露出所述短路桿101、數(shù)據(jù)線層103、以 及介質(zhì)層102 ；所述刻蝕采用等離子體刻蝕法，所述等離子體刻蝕中采用的刻蝕氣體包括 SF6 和 O2。其中，通過調(diào)整蝕刻氣體比例和刻蝕選擇比，使得所述數(shù)據(jù)線層103和所述介質(zhì) 層102的界面103c與所述通孔105內(nèi)暴露出的數(shù)據(jù)線層103側(cè)面103b的夾角為銳角或直 角。優(yōu)選的，所述夾角為45度至60度。步驟S4 如圖6所示，在所述通孔105的內(nèi)表面沉積短路電極線108，該短路電極 線108將所述數(shù)據(jù)線層103和短路桿101電性連接；可以采用現(xiàn)有技術(shù)中任一種薄膜沉積 方法結(jié)合光刻工藝制作所述短路電極線108。本實施例所述的薄膜晶體管陣列基板及其制造方法中，在短路桿和數(shù)據(jù)線層的交 疊區(qū)形成一個橫跨短路桿和數(shù)據(jù)線層交界處的通孔105，該通孔的表面暴露出所述短路桿、 數(shù)據(jù)線層、以及介質(zhì)層102，然后在所述通孔表面沉積短路電極線而實現(xiàn)將數(shù)據(jù)線層和短 路桿電性連接，這樣以來，在制造過程中，不需像現(xiàn)有技術(shù)中那樣形成的兩個相鄰很近的通 孔(見圖1)，可以避免較高的對準(zhǔn)精度，而且曝光通孔圖案時掩模板的結(jié)構(gòu)也較為簡單，能夠降低制造難度，此外，在通孔105中沉積短路電極線時，相對于現(xiàn)有技術(shù)中兩個緊鄰的通孔，制造的精度要求較低，進而降低成本、提高良率。優(yōu)選的，如圖6和圖9所示，數(shù)據(jù)線層103和介質(zhì)層102的界面103c，與通孔105內(nèi)暴露出的數(shù)據(jù)線層103的側(cè)面103b的夾角為銳角或直角；更為優(yōu)選的，所述夾角為45度至60度。由此可見，現(xiàn)有技術(shù)中(見圖1和圖2)的數(shù)據(jù)線層4的截面為倒梯形，而本實施例中為使上述夾角為銳角或直角，在刻蝕過程中，數(shù)據(jù)線層103突出的倒梯形結(jié)構(gòu)被去除，這樣以來，短路電極線108在淀積過程中，能夠均勻覆蓋整個通孔105的表面，不會有阻擋物(在現(xiàn)有技術(shù)中，由于倒梯形的數(shù)據(jù)線層而導(dǎo)致通孔1和通孔2之間的鈍化層具有倒梯形的表面，會阻擋短路電極線膜層的淀積，導(dǎo)致圖2中箭頭A處的膜層較薄，引起短路電極線5在短路桿6和數(shù)據(jù)線層4之間的交界位置容易斷裂或在電測時該位置容易燒毀)，因此，短路電極線108的整體厚度均勻，各處應(yīng)力分布均勻性較好，能夠避免短路電極線108斷裂或燒毀等缺陷的發(fā)生，有利于提高可靠性，進而提高產(chǎn)品的良率。上述數(shù)據(jù)線層103的截面輪廓可以通過改善等離子體干法刻蝕工藝而實現(xiàn)，即在刻蝕所述通孔105時，通過調(diào)整蝕刻氣體SF6和O2的氣體比例，以及工藝條件的調(diào)整，控制刻蝕選擇比。達(dá)到良好的刻蝕效果，獲得所述夾角。以上實施例中，所述通孔105平行于襯底100方向的形狀為啞鈴形，并不限于此，顯然所述通孔105也可以為其他形狀。優(yōu)選的，所述通孔的寬度小于所述短路電極線的寬度，這樣即使通孔內(nèi)的覆蓋的 短路電極線斷裂或燒毀，在通孔外的平坦表面上的短路電極線仍然可以保持電性連接，使
可靠性進一步提高。本實施例中，如圖5所示，短路電極線108的寬度小于短路桿101的寬度，除此以 夕卜，還可以為更為優(yōu)選的結(jié)構(gòu)，具體在以下實施例中說明。實施例二圖10為本實施例薄膜晶體管陣列基板非顯示區(qū)域中短路桿和數(shù)據(jù)線層交疊區(qū)的俯視圖，為突出本發(fā)明的特點，圖中未示出所述陣列基板的顯示區(qū)域，例如TFT陣列、像素
單元等。本實施例中所述薄膜晶體管與實施例一的區(qū)別僅在于，短路電極線208的寬度大于短路桿201的寬度。這樣以來，能夠彌補通孔205內(nèi)的短路電極線斷路或燒毀引起的連
接缺陷，進一步提高可靠性。優(yōu)選的，所述短路電極線208與所述短路桿201的寬度差小于或等于2微米，能夠避免因短路電極線過寬而導(dǎo)致薄膜晶體管陣列基板上短路電極線與線路(數(shù)據(jù)線或柵極線)之間的距離過近，而引起的可靠性問題。本實施例所述薄膜晶體管陣列基板的其他組成、結(jié)構(gòu)、材料及其制造方法等均與實施例一相同，在此不再贅述。此外，在本發(fā)明的又一實施例中，短路桿與數(shù)據(jù)線層中的至少兩條數(shù)據(jù)線交疊、和/或與柵極線層中的至少兩條柵極線交疊，每一交疊處的所述通孔上均覆蓋有短路電極線，各個短路電極線均相互連接，這樣可以起到連接互補作用，能夠有效降低所述短路電極線發(fā)生斷路的概率。
需要說明的是，以上的實施例中，所述短路桿均與柵極線層位于同一層，實際上， 短路桿和柵極線層在同一工藝中形成，除此以外，所述短路桿也可以與所述數(shù)據(jù)線層位于 同一層，此時，在非顯示區(qū)域內(nèi)，短路桿與所述柵極線交疊(相當(dāng)于將圖5和圖6中的數(shù)據(jù) 線層103替換為柵極線層)，各個交疊位置也同樣具有橫跨所述短路桿和柵極線層交界處 的通孔，以及所述通孔表面覆蓋的短路電極線，從而將各個柵極線均與短路桿電性連接。例如，在本發(fā)明的再一實施例中，所述薄膜晶體管陣列基板包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述柵極線層交疊的短路桿，所述短路桿與所述數(shù)據(jù)線層位于同一層；所述短路 桿與所述柵極線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述柵極線層上的鈍化 層；還包括橫跨所述短路桿和柵極線層交界處的通孔，所述通孔內(nèi)表面暴露出短路桿、柵極線層、以及所述介質(zhì)層；在所述通孔的內(nèi)表面覆蓋的短路電極線，所述短路電極線 將所述柵極線層和所述短路桿電性連接。優(yōu)選的，所述柵極線層和所述介質(zhì)層的界面，與所述通孔內(nèi)表面暴露出的柵極線層側(cè)面的夾角為銳角或直角。更為優(yōu)選的，所述夾角為45度至60度。相應(yīng)的，該實施例中所述薄膜晶體管的制造方法包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述柵極線層交 疊的短路桿，所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和 所述柵極線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處 的通孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔， 以暴露出所述短路桿、柵極線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。以所述光刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例 和刻蝕選擇比，使得所述柵極線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的柵極線層側(cè) 面的夾角為銳角或直角。所述夾角優(yōu)選為45度至60度。對所述鈍化層進行刻蝕的過程中采用等離子體刻蝕法，所述等離子體刻蝕中采用 的刻蝕氣體包括SF6和O2。本實施例中所述薄膜晶體管的其他組成、結(jié)構(gòu)、連接關(guān)系及其技術(shù)效果與實施例 一類似，在此不再贅述。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
一種薄膜晶體管陣列基板，包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述數(shù)據(jù)線層交疊的短路桿，所述短路桿與所述柵極線層位于同一層；所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述數(shù)據(jù)線層上的鈍化層；其特征在于，還包括橫跨所述短路桿和數(shù)據(jù)線層交界處的通孔，所述通孔的內(nèi)表面暴露出短路桿、數(shù)據(jù)線層、以及所述介質(zhì)層；在所述通孔的內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述數(shù)據(jù)線層和所述短路桿電性連接。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板，其特征在于，所述數(shù)據(jù)線層和所述介 質(zhì)層的界面，與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè)面的夾角為銳角或直角。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，所述夾角為45度至60度。
4.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，所述通孔平行于襯底方 向的形狀為啞鈴形。
5.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，所述通孔的寬度小于所 述短路電極線的寬度。
6.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，所述短路電極線的寬度 大于所述短路桿的寬度。
7.根據(jù)權(quán)利要求6所述的薄膜晶體管陣列基板，其特征在于，所述短路電極線與所述 短路桿的寬度差小于或等于2微米。
8.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，所述短路桿與所述數(shù)據(jù) 線層中的至少兩條數(shù)據(jù)線交疊，每一交疊處的所述通孔上均覆蓋有短路電極線，各個短路 電極線均相互連接。
9.根據(jù)權(quán)利要求1至8任一項所述的薄膜晶體管陣列基板，其特征在于，所述短路電極 線包括透明導(dǎo)電材料。
10.一種薄膜晶體管陣列基板，包括 襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述柵極線層交疊的短路桿，所述短路桿與所述 數(shù)據(jù)線層位于同一層；所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層； 覆蓋于所述短路桿和所述柵極線層上的鈍化層；其特征在于， 還包括橫跨所述短路桿和柵極線層交界處的通孔，所述通孔的內(nèi)表面暴露出短路桿、 柵極線層、以及所述介質(zhì)層；在所述通孔內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述柵極線層和所述短路桿 電性連接。
11.根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板，其特征在于，所述柵極線層和所述 介質(zhì)層的界面，與所述通孔內(nèi)暴露出的柵極線層側(cè)面的夾角為銳角或直角。
12.根據(jù)權(quán)利要求11所述的薄膜晶體管陣列基板，其特征在于，所述夾角為45度至60度。
13.一種薄膜晶體管陣列基板的制造方法，其特征在于，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述數(shù)據(jù)線交疊的短 路桿，所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和所述數(shù) 據(jù)線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處的通 孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔，以暴 露出所述短路桿、數(shù)據(jù)線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。
14.根據(jù)權(quán)利要求13所述的薄膜晶體管陣列基板的制造方法，其特征在于，對所述鈍 化層進行刻蝕的過程中采用等離子體刻蝕法，所述等離子體刻蝕中采用的刻蝕氣體包括 SF6 和 02。
15.根據(jù)權(quán)利要求13所述的薄膜晶體管陣列基板的制造方法，其特征在于，以所述光 刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例和刻蝕選擇比，使 得所述數(shù)據(jù)線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的數(shù)據(jù)線層側(cè)面的夾角為銳角 或直角
16.根據(jù)權(quán)利要求15所述的薄膜晶體管陣列基板的制造方法，其特征在于，所述夾角 為45度至60度。
17.一種薄膜晶體管陣列基板的制造方法，其特征在于，包括提供襯底，所述襯底上具有相互交疊的柵極線層和數(shù)據(jù)線層，與所述柵極線層交疊的 短路桿，所述短路桿與所述柵極線層之間的隔離絕緣的介質(zhì)層，覆蓋于所述短路桿和所述 柵極線層上的鈍化層；在所述鈍化層上形成光刻膠層，所述光刻膠層中具有橫跨短路桿和數(shù)據(jù)線交界處的通 孔的圖案；以所述光刻膠層為掩膜對所述鈍化層進行刻蝕，在所述鈍化層中形成所述通孔，以暴 露出所述短路桿、柵極線層、以及介質(zhì)層；在所述通孔表面沉積短路電極線。
18.根據(jù)權(quán)利要求17所述的薄膜晶體管陣列基板的制造方法，其特征在于，以所述光 刻膠層為掩膜對所述鈍化層進行刻蝕的過程中，通過調(diào)整蝕刻氣體比例和刻蝕選擇比，使 得所述柵極線層和所述介質(zhì)層的界面與所述通孔內(nèi)暴露出的柵極線層側(cè)面的夾角為銳角 或直角
全文摘要
本發(fā)明提供一種薄膜晶體管陣列基板及其制造方法，其中所述薄膜晶體管陣列基板包括襯底；所述襯底上的相互交疊的柵極線層和數(shù)據(jù)線層；位于所述襯底上非顯示區(qū)域內(nèi)的、與所述數(shù)據(jù)線層交疊的短路桿，所述短路桿與所述柵極線層位于同一層；所述短路桿與所述數(shù)據(jù)線層之間的隔離絕緣的介質(zhì)層；覆蓋于所述短路桿和所述數(shù)據(jù)線層上的鈍化層；還包括橫跨所述短路桿和數(shù)據(jù)線層交界處的通孔，所述通孔的內(nèi)表面暴露出短路桿、數(shù)據(jù)線層、以及所述介質(zhì)層；在所述通孔的內(nèi)表面覆蓋的短路電極線，所述短路電極線將所述數(shù)據(jù)線層和所述短路桿電性連接。所述薄膜晶體管陣列基板的優(yōu)點為制作過程較簡單，有利于提高產(chǎn)品的良率。
文檔編號H01L27/12GK101800227SQ20091004602
公開日2010年8月11日 申請日期2009年2月5日 優(yōu)先權(quán)日2009年2月5日
發(fā)明者周剛, 方永學(xué), 黃長虹 申請人:上海天馬微電子有限公司