專利名稱：制造分離柵級(jí)存儲(chǔ)器浮柵的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，特別涉及一種制造分離柵級(jí)存儲(chǔ)器浮 柵(Floating Gate, FG)的方法。
背景技術(shù)：
隨著閃存(flash memory)的尺寸不斷縮小，自對(duì)準(zhǔn)工藝 (Self-aligned-Process, SAP)由于可以實(shí)現(xiàn)浮柵與淺溝槽隔離(Shallow Trench Isolation, STI)之間良好的自對(duì)準(zhǔn)性能，因此被廣泛應(yīng)用于閃存的存儲(chǔ)單元制造過程中。圖1示出了現(xiàn)有技術(shù)的70納米分離柵級(jí)(Split-Gate)存儲(chǔ)器存的數(shù)據(jù)存儲(chǔ)單元 (bit-cell)的制造過程中，晶片典型結(jié)構(gòu)剖面的變化示意圖。初始晶片為硅基底，其上表面 沉積厚度為110埃(A)的氧化硅薄膜，在氧化硅薄膜上再沉積一層氮化硅薄膜。通過STI 光刻(STI-ET)和氮化硅酸槽蝕刻(TO etch-back)過程在晶片上定義出圖形，取晶片中具 有典型結(jié)構(gòu)單元的片段剖面如圖1中的IA所示。該剖面包括硅基底101、氧化硅薄膜102 和氮化硅薄膜103，硅基底101上具有光刻形成的溝槽結(jié)構(gòu)。其中溝槽上口的寬度為700A， 氮化硅的寬度為800A。然后對(duì)晶片進(jìn)行STI沉積(STI-DEP)處理，實(shí)際就是在所述溝槽中 沉積氧化硅，新沉積的氧化硅與原先的氧化硅薄膜102是相同的物質(zhì)，因此不再區(qū)分，統(tǒng)一 稱為填充氧化硅104。再經(jīng)過STI平坦化(STI-CMP)過程處理后得到如IB所示剖面。接著 進(jìn)行移除氮化硅的處理，得到如IC所示剖面。原先氮化硅所在的位置形成了空位。然后進(jìn) 行re沉積過程，在所述空位處沉積多晶硅105，得到如ID所示剖面。最后再進(jìn)行re平坦化 (FG-CMP)處理過程使多晶硅分離，得到最終薄層多晶硅re形成re 105。由于re所處位置 恰好為光刻后留下的氮化硅的位置，這就被稱為自對(duì)準(zhǔn)效應(yīng)。由此表明re厚度的均一性緊 密取決于氮化硅厚度的均勻性。在70納米分離柵級(jí)存儲(chǔ)器的制造工藝中，為了保證最終的數(shù)據(jù)存儲(chǔ)單元具有良 好的電性均一性，要求同一塊晶片上所有re厚度幾乎完全一致，也就是說re厚度的誤差 必須控制在極小范圍內(nèi)，目前工藝所能達(dá)到的re厚度取值范圍為300士 100A?，F(xiàn)有技術(shù)中 雖然對(duì)數(shù)據(jù)存儲(chǔ)單元制造過程的各個(gè)步驟采取了很多優(yōu)化改進(jìn)的措施，但仍然難以控制FG的厚度均一性。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種制造分離柵級(jí)存儲(chǔ)器浮柵的方法，能夠很好地控制浮 柵厚度，使其達(dá)到預(yù)設(shè)的取值范圍。該方法包括如下步驟在單晶硅晶片表面沉積第一氧化硅薄膜；在所述第一氧化硅薄膜的上表面沉積氮化硅薄膜，所述氮化硅薄膜的厚度大于所 需浮柵的厚度；在所述氮化硅薄膜的上表面沉積第二氧化硅薄膜；對(duì)所述晶片依次進(jìn)行淺溝槽隔離STI光刻、STI沉積、STI平坦化、移除氮化硅、浮柵多晶硅沉積和浮柵平坦化處理。所述在所述氮化硅薄膜的上表面沉積的第二氧化硅薄膜的厚度的取值范圍為150埃至250埃。所述在所述第一氧化硅薄膜的上表面沉積的氮化硅薄膜的厚度的取值范圍為 1000埃至1250埃。所述浮柵平坦化處理后得到的浮柵厚度的取值范圍為300士60埃。從以上技術(shù)方案可以看出，在氮化硅薄膜上表面再沉積第二氧化硅薄膜，第二氧 化硅薄膜可以在STI光刻和氮化硅酸槽蝕刻(SIN pull-back)過程中起到阻止氮化硅在垂 直方向上的損失的作用，而STI光刻是導(dǎo)致氮化硅厚度均一性損失的最主要因素，第二氧 化硅薄膜的存在可以杜絕這種損失，使得STI光刻后氮化硅可以完美保持沉積時(shí)的厚度均 一性3 %，相比原有工藝 10 %，這樣氮化硅厚度均一性得到良好控制，就可以使最終re厚 度處于理想的范圍內(nèi)。


圖1為現(xiàn)有技術(shù)的70納米-分離柵極存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)單元的制造過程中晶片 典型結(jié)構(gòu)剖面的變化示意圖；圖2為為本發(fā)明實(shí)施例的70納米分離柵級(jí)存儲(chǔ)器的制造工藝中，從STI光刻前到 STI平坦化之后的晶片典型結(jié)構(gòu)剖面的變化示意圖。
具體實(shí)施例方式發(fā)明人在對(duì)70納米分離柵級(jí)存儲(chǔ)器的制造工藝進(jìn)行反復(fù)試驗(yàn)后發(fā)現(xiàn)，無論對(duì)該 流程中的STI光刻、STi-CMP、re-CMP進(jìn)行怎樣的工藝改進(jìn)，都難以控制re的厚度。問題的 根源在于，如圖1所示的IA到IB的STI光刻和氮化硅酸槽蝕刻中，不可避免地會(huì)造成氮化 硅103的損失，而STI光刻是導(dǎo)致氮化硅厚度均一性損失的最主要因素，這樣氮化硅103的 厚度均一性也會(huì)相應(yīng)損失，而最終浮柵re厚度不均勻，也導(dǎo)致存儲(chǔ)器件性能不均一。發(fā)明 人通過多次試驗(yàn)，找到了一種有效減少氮化硅厚度均一性損失的解決方案，從而最終使re 厚度均一性達(dá)到預(yù)設(shè)的取值范圍。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步 的詳細(xì)闡述。圖2所示為本發(fā)明實(shí)施例的70納米分離柵級(jí)存儲(chǔ)器的制造工藝中，從STI光刻前 到STI平坦化之后的晶片典型結(jié)構(gòu)剖面的變化示意圖。其中2A為STI光刻前的剖面，自下 而上包括硅基底201、第一氧化硅薄膜202，氮化硅薄膜203和第二氧化硅薄膜204。與現(xiàn) 有技術(shù)的晶片對(duì)比可知，本發(fā)明實(shí)施例在沉積了氮化硅薄膜之后，再次通過化學(xué)氣相沉積 (CVD)的方式沉積了第二氧化硅薄膜。第一氧化硅薄膜的上表面沉積的氮化硅薄膜203的 厚度的取值范圍為1000埃至1250埃。對(duì)晶片進(jìn)行STI光刻之后，剖面從2A變?yōu)?B。剖面2B中，除了氮化硅的頂部還 有第二氧化硅薄膜204，其它均與圖1中的剖面IA相同。對(duì)所述晶片依次進(jìn)行淺溝槽隔離 STI光刻、氮化硅酸槽蝕刻、STI沉積、STI平坦化、移除氮化硅、浮柵多晶硅沉積和浮柵平 坦化處理。在STI光刻和氮化硅酸槽蝕刻過程中，第二氧化硅薄膜204作為緩沖層，可以有效阻止氮化硅203在垂直方向上的損失，也就是阻止了氮化硅203的厚度均一性損失， 這樣相應(yīng)位置浮柵re厚度的均一性得到良好的控制，就可以使最終re厚度均一性處于理 想的范圍內(nèi)。經(jīng)實(shí)驗(yàn)證明，通過本發(fā)明方案可以將re厚度控制在300士60A，相比原有工藝 300+/-100A已是相當(dāng)有效的改善。本發(fā)明方案-已成功運(yùn)用于70納米分離柵級(jí)存儲(chǔ)器的 制造工藝對(duì)re厚度的控制需求，即使對(duì)更小尺寸器件的工藝制造-，本發(fā)明方案依然可以 適用。氧化硅薄膜203的厚度必須具有合理的取值，如果厚度過小，難 以保證對(duì)氮化硅 起到良好的保護(hù)作用；如果厚度過大，會(huì)對(duì)STI光刻形成的硅基底溝槽的外形或?qū)TI沉積 過程帶來影響。通過試驗(yàn)確定，氧化硅薄膜203厚度的較佳取值范圍為150A至250A。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種制造分離柵級(jí)存儲(chǔ)器浮柵的方法，其特征在于，包括如下步驟在單晶硅晶片表面沉積第一氧化硅薄膜；在所述第一氧化硅薄膜的上表面沉積氮化硅薄膜，所述氮化硅薄膜的厚度大于所需浮柵的厚度；在所述氮化硅薄膜的上表面沉積第二氧化硅薄膜；對(duì)所述晶片依次進(jìn)行淺溝槽隔離STI光刻、STI沉積、STI平坦化、移除氮化硅、浮柵多晶硅沉積和浮柵平坦化處理。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在所述氮化硅薄膜的上表面沉積的 第二氧化硅薄膜的厚度的取值范圍為150埃至250埃。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述在所述第一氧化硅薄膜的上表面 沉積的氮化硅薄膜的厚度的取值范圍為1000埃至1250埃。
4.根據(jù)權(quán)利要求1，2，3所述的方法，其特征在于，所述浮柵平坦化之后得到的浮柵厚 度的取值范圍為300士60埃。
全文摘要
本發(fā)明公開了一種制造分離柵級(jí)存儲(chǔ)器浮柵的方法，包括如下步驟在單晶硅晶片表面沉積第一氧化硅薄膜；在所述第一氧化硅薄膜的上表面沉積氮化硅薄膜，所述氮化硅薄膜的厚度大于所需浮柵的厚度；在所述氮化硅薄膜的上表面沉積第二氧化硅薄膜；對(duì)所述晶片依次進(jìn)行淺溝槽隔離(STI)光刻、STI沉積、STI平坦化、移除氮化硅、浮柵多晶硅沉積和浮柵平坦化處理。本發(fā)明能夠很好地控制浮柵厚度，使其達(dá)到預(yù)設(shè)的取值范圍。
文檔編號(hào)H01L29/423GK101819929SQ20091004677
公開日2010年9月1日 申請(qǐng)日期2009年2月27日 優(yōu)先權(quán)日2009年2月27日
發(fā)明者何其旸, 周儒領(lǐng), 洪中山, 王友臻, 詹奕鵬, 黃淇生 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司