專利名稱：閃存中制作外圍電路器件柵極的方法
閃存中制作外圍電路器件柵極的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及閃存中制作外圍電路器件柵極的方法。背景技術(shù)：
閃存是一種常見的集成電路存儲器件，屬于一種非易失性存儲器，被廣泛的應(yīng)用 于各種場合。非易失性存儲器的特點是在工作電壓消失的情況下，存儲器仍然可以較長時 間的保存數(shù)據(jù)而不會丟失。分離柵(Split-Gate)閃存與堆棧-柵閃存器件是兩種常見的閃存器件。同堆棧 柵閃存器件相比較，分離柵閃存的優(yōu)點在于體積小、功耗低。關(guān)于分離柵閃存的制造方法可 以參考美國專利US6538277中敘述的內(nèi)容。典型的閃存芯片包括存儲單元和外圍電路。外 圍電路中的器件用于操控存儲單元進行數(shù)據(jù)的寫入、擦除以及讀取等操作。外圍電路中器件的柵極通常采用多晶硅材料，并同存儲單元中的字線同時定義。 由于存儲單元中的字線所需要厚的多晶硅層以覆蓋字線之間的空隙，以免生成深溝槽易吸 納拋光研磨液而形成難以去除的缺陷，這一厚度遠大于外圍電路中器件柵極多晶硅層的目 標(biāo)厚度，因此需要在生長多晶硅層中插入一層介質(zhì)層以準(zhǔn)確定義柵極多晶硅層的厚度。附圖1所示為現(xiàn)有技術(shù)中制作外圍電路器件中多晶硅柵的實施步驟流程圖，包括 如下步驟步驟S10，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)和外圍電路區(qū)，存 儲單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底中設(shè)置有淺溝槽隔離結(jié)構(gòu)，半導(dǎo)體襯底表面設(shè)置有被 淺溝槽隔離結(jié)構(gòu)分隔的浮柵多晶硅層；步驟S11，刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)，以在 浮柵多晶硅層之間形成溝槽；步驟S12，刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的 堆疊柵；步驟S13，生長第一多晶硅層，所述第一多晶硅層覆蓋半導(dǎo)體襯底、堆疊柵以及淺 溝槽隔離結(jié)構(gòu)的表面；步驟S14，生長介質(zhì)層，所述介質(zhì)層覆蓋于外圍電路區(qū)域的第一多晶 硅層的表面；步驟S15，生長第二多晶硅層，所述第二多晶硅層覆蓋于外圍電路區(qū)的介質(zhì)層 以及存儲單元區(qū)的第一多晶硅層的表面；步驟S16，拋光第二多晶硅層，至露出介質(zhì)層后停 止；步驟S17，除去露出的介質(zhì)層；步驟S18，采用刻蝕工藝形成外圍電路區(qū)域的柵極。附圖2所示，參考步驟S10，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括存儲單 元區(qū)r和外圍電路區(qū)ir，存儲單元區(qū)r和外圍電路區(qū)r的半導(dǎo)體襯底100中設(shè)置有 淺溝槽隔離結(jié)構(gòu)111與112，半導(dǎo)體襯底100表面設(shè)置有被淺溝槽隔離結(jié)構(gòu)111與112分隔 的浮柵多晶硅層114。附圖3所示，參考步驟S11，刻蝕字線之間的介質(zhì)材料112，以在浮柵多晶硅層114 之間形成溝槽113。附圖4與附圖5所示，參考步驟S12，刻蝕浮柵多晶硅層114以形成浮柵115與 116，進一步形成閃存的堆疊柵121與122。以上所述堆疊柵包括浮柵、控制柵、側(cè)墻以及頂層介質(zhì)層等結(jié)構(gòu)。此步驟中關(guān)于堆 疊柵結(jié)構(gòu)以及制作方法是本領(lǐng)域內(nèi)技術(shù)人員的公知技術(shù)，此處不予贅述。附圖6所示，參考步驟S13，生長第一多晶硅層130，所述第一多晶硅層130覆蓋半導(dǎo)體襯底100、堆疊柵121與122，以及淺溝槽隔離結(jié)構(gòu)111與112的表面。附圖7所示，參考步驟S14，生長介質(zhì)層140，所述介質(zhì)層140覆蓋于外圍電路區(qū) II'的第一多晶硅層130的表面。附圖8所示，參考步驟S15，生長第二多晶硅層150，所述第二多晶硅層150覆蓋于 外圍電路區(qū)II'的介質(zhì)層140以及存儲單元區(qū)I'的第一多晶硅層130的表面。附圖9所示，參考步驟S16，拋光第二多晶硅層150，至露出介質(zhì)層140后停止。該 步驟中，由于淺溝槽隔離結(jié)構(gòu)111表面比鄰近區(qū)域突出40 50nm甚至更高，因此在拋光時 首先露出的是位于淺溝槽結(jié)構(gòu)111處的介質(zhì)層140。由于此高度差已經(jīng)超過了現(xiàn)有的拋光 技術(shù)對表面起伏程度的可控范圍，因此位于淺溝槽隔離結(jié)構(gòu)111兩側(cè)的第二多晶硅層150 無法被拋光除去，從而形成了附圖9所示的結(jié)構(gòu)。附圖10所示，參考步驟S17，除去露出的介質(zhì)層140。該步驟可以采用干法刻蝕或 者濕法腐蝕等方法。由于淺溝槽隔離結(jié)構(gòu)111兩側(cè)的第二多晶硅層仍然保留，因此該步驟 只除去了與淺溝槽隔離結(jié)構(gòu)111對應(yīng)部分的介質(zhì)層140。附圖11所示，參考步驟S18，采用刻蝕工藝形成外圍電路區(qū)II'的柵極160。該步 驟采用半導(dǎo)體領(lǐng)域內(nèi)常見的光刻方法。于第一多晶硅層130表面形成圖形化的光刻膠阻擋 層，并采用干法刻蝕、濕法刻蝕等方法對第一多晶硅層130進行刻蝕。此處的柵極用于控制 外圍電路晶體管的工作，因此需要刻穿第一多晶硅層130，至半導(dǎo)體襯底100停止。由于現(xiàn) 有技術(shù)中形成外圍電路區(qū)所采用刻蝕工藝，包括干法刻蝕和濕法腐蝕，都是具有選擇性的， 而殘存的第二多晶硅層使得步驟S17中僅僅除去了與淺溝槽隔離結(jié)構(gòu)111對應(yīng)部分的介質(zhì) 層140，因此本步驟的刻蝕工藝至殘留的第二介質(zhì)層140處停止而無法繼續(xù)刻蝕第一多晶 硅層130，因此未形成完整的柵極圖形。此步驟同時在存儲單元區(qū)I'中形成字線控制線 170。從上面的敘述可以看出，現(xiàn)有技術(shù)中由于殘存的第二介質(zhì)層，在刻蝕形成柵極的 過程中，無法將多晶硅層刻穿，因此無法獲得完整的柵極。顯然，附圖11所示的外圍電路的 器件柵極在后續(xù)的工藝中無法發(fā)揮其電學(xué)功能，會直接導(dǎo)致閃存器件的失效。

發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是，提供一種的閃存中制作外圍電路器件柵極的方 法，能夠?qū)⒂绊憱艠O完整性的介質(zhì)層除去，從而獲得完整柵極，保證工藝順利進行。為了解決上述問題，本發(fā)明提供了一種閃存中制作外圍電路器件柵極的方法，包 括如下步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)和外圍電路區(qū)，存儲單元區(qū) 和外圍電路區(qū)的半導(dǎo)體襯底中設(shè)置有淺溝槽隔離結(jié)構(gòu)，半導(dǎo)體襯底表面設(shè)置有被淺溝槽隔 離結(jié)構(gòu)分隔的浮柵多晶硅層；刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)，以在浮柵多晶硅層之間 形成溝槽；刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的堆疊柵；生長第一多晶硅層， 所述第一多晶硅層覆蓋半導(dǎo)體襯底、堆疊柵以及淺溝槽隔離結(jié)構(gòu)的表面；生長介質(zhì)層，所述 介質(zhì)層覆蓋于外圍電路區(qū)域的第一多晶硅層的表面；生長第二多晶硅層，所述第二多晶硅 層覆蓋于外圍電路區(qū)的介質(zhì)層以及存儲單元區(qū)的第一多晶硅層的表面；拋光第二多晶硅 層，至露出介質(zhì)層后停止；除去露出的介質(zhì)層；采用刻蝕工藝形成外圍電路區(qū)域的柵極；還 包括如下步驟在生長第一多晶硅層之前，刻蝕外圍電路區(qū)域的淺溝槽隔離結(jié)構(gòu)的表面，刻
4蝕結(jié)束時，淺溝槽隔離結(jié)構(gòu)的表面與鄰近區(qū)域表面之間的高度差小于拋光第二多晶硅層所 造成的過拋光深度。根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，在實 施刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)步驟的同時，實施刻蝕外圍電路區(qū)的淺溝槽隔離結(jié)構(gòu) 表面的步驟。作為可選的技術(shù)方案，所述拋光為化學(xué)機械拋光。作為可選的技術(shù)方案，所述拋光第二多晶硅層的過拋光深度為20 30nm。作為可選的技術(shù)方案，所述字線之間填充的介質(zhì)材料是氧化硅。作為可選的技術(shù)方案，所述介質(zhì)層的材料選自于氧化硅、氮化硅以及氮氧化硅中 的一種，該介質(zhì)用作化學(xué)機械拋光工藝的停止層。作為可選的技術(shù)方案，所述刻蝕外圍電路區(qū)域的淺溝槽隔離結(jié)構(gòu)的表面的步驟中 所采用的刻蝕工藝為干法刻蝕。作為可選的技術(shù)方案，所述形成外圍電路區(qū)域柵極所采用的刻蝕工藝為干法刻 蝕。作為可選的技術(shù)方案，所述閃存為分離柵閃存。本發(fā)明的優(yōu)點在于，采用刻蝕的方法降低了淺溝槽隔離結(jié)構(gòu)氧化物(STIOxide) 表面與鄰近區(qū)域的硅活性區(qū)域(AA，Active Area)的高度差至拋光工藝的過腐蝕深度范圍 之內(nèi)，保證了拋光第二多晶硅層的工藝中能夠?qū)⒔橘|(zhì)層表面的多晶硅全部除去而將介質(zhì)層 全部暴露出來，并進一步刻蝕除去全部的介質(zhì)層，保證了在后續(xù)工藝中能夠獲得完整的柵 極。

附圖1為現(xiàn)有技術(shù)中制作外圍電路器件中多晶硅柵的實施步驟流程圖；附圖2至附圖11為現(xiàn)有技術(shù)中制作外圍電路器件中多晶硅柵的工藝示意圖；附圖12是本發(fā)明提供的閃存中制作外圍電路器件柵極的方法的具體實施方式
的 實施步驟流程圖；附圖13至附圖19是本發(fā)明提供的閃存中制作外圍電路器件柵極的方法的具體實 施方式的工藝示意圖。
具體實施方式下面結(jié)合附圖對本發(fā)明提供的閃存中制作外圍電路器件柵極的方法的具體實施 方式做詳細說明。附圖12所示是本具體實施方式
的實施步驟流程圖，包括如下步驟步驟S20，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)和外圍電路區(qū)，存儲 單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底中設(shè)置有淺溝槽隔離結(jié)構(gòu)，半導(dǎo)體襯底表面設(shè)置有被 淺溝槽隔離結(jié)構(gòu)分隔的浮柵多晶硅層；步驟S21，刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)，以在 浮柵多晶硅層之間形成溝槽，并同時刻蝕外圍電路區(qū)的淺溝槽隔離結(jié)構(gòu)的表面；步驟S22， 刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的堆疊柵；步驟S23，生長第一多晶硅層， 所述第一多晶硅層覆蓋半導(dǎo)體襯底、堆疊柵以及淺溝槽隔離結(jié)構(gòu)的表面；步驟S24，生長介
5質(zhì)層，所述介質(zhì)層覆蓋于外圍電路區(qū)域的第一多晶硅層的表面；步驟S25，生長第二多晶硅 層，所述第二多晶硅層覆蓋于外圍電路區(qū)的介質(zhì)層以及存儲單元區(qū)的第一多晶硅層的表 面；步驟S26，拋光第二多晶硅層，至露出介質(zhì)層后停止；步驟S27，除去露出的介質(zhì)層；步驟 S28，采用刻蝕工藝形成外圍電路區(qū)域的柵極。本具體實施方式
所涉及之閃存為分離柵閃存。附圖13至附圖19為本具體實施方式
的工藝示意圖。附圖13所示，參考步驟S10，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括存儲 單元區(qū)I和外圍電路區(qū)II，存儲單元區(qū)I和外圍電路區(qū)I的半導(dǎo)體襯底200中設(shè)置有淺溝 槽隔離結(jié)構(gòu)211與212，半導(dǎo)體襯底200表面設(shè)置有被淺溝槽隔離結(jié)構(gòu)211與212分隔的浮 柵多晶硅層214。所述半導(dǎo)體襯底200是單晶硅襯底，也可以是本領(lǐng)域內(nèi)常見的其他材料襯底。所 述淺溝槽隔離結(jié)構(gòu)211與212的材料是氧化硅。附圖14所示，參考步驟S21，刻蝕存儲單元區(qū)I的淺溝槽隔離結(jié)構(gòu)212，以在浮柵 多晶硅層之間形成溝槽213，并同時刻蝕外圍電路區(qū)II的淺溝槽隔離結(jié)構(gòu)211。以上刻蝕 外圍電路區(qū)II的淺溝槽隔離結(jié)構(gòu)211以降低溝槽氧化物(STIOxide)與硅活性區(qū)(AA)的 高度差?？涛g工藝采用集成電路領(lǐng)域常見的干法刻蝕工藝。淺溝槽隔離結(jié)構(gòu)211與212的材料通常同為氧化硅。此步驟優(yōu)選采用干法刻蝕工藝刻蝕外圍電路區(qū)II的淺溝槽隔離結(jié)構(gòu)211與212 的表面，因為干法刻蝕是采用等離子體從垂直于表面的方向進行離子轟擊，因此只降低淺 溝槽隔離結(jié)構(gòu)211與212的高度，而對其橫向?qū)挾鹊挠绊懖幻黠@。圖12中虛線所示的是刻 蝕之前淺溝槽隔離結(jié)構(gòu)211與212以及介質(zhì)材料212的表面的位置。對比附圖14與附圖13可看出，除了形成字線之間的溝槽213之外，淺溝槽隔離結(jié) 構(gòu)211的表面高度也得到了明顯的降低。參考步驟S22，刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的堆疊柵221與 222。附圖15所示為堆疊柵形成之后的示意圖。以上步驟S22以及步驟S23與步驟S24的實施工藝與現(xiàn)有技術(shù)中的對應(yīng)步驟S12 至步驟S14類似，此處不再重復(fù)敘述。附圖16所示為步驟S24實施完畢后的結(jié)構(gòu)示意圖。襯底表面依次生長了第一多 晶硅層230、介質(zhì)層240以及第二多晶硅層250。附圖17所示，參考步驟S25，拋光第二多晶硅層250，至露出介質(zhì)層240后停止。所 述拋光優(yōu)選為化學(xué)機械拋光。上述步驟S21中，刻蝕可以降低淺溝槽隔離結(jié)構(gòu)211與鄰近區(qū)域表面之間的高度 差，優(yōu)選刻蝕至淺溝槽隔離結(jié)構(gòu)的表面與鄰近區(qū)域表面之間的高度差小于拋光第二多晶硅 層250的過腐蝕深度后停止。所謂“過拋光”(over polish)，是指現(xiàn)有的拋光工藝中的最 后一個步驟，在拋光工藝達到預(yù)定的目標(biāo)位置之后，為了克服表面粗糙度等額外因素對拋 光結(jié)果的影響而進行一步實施的“過拋光”工藝，以保證拋光表面的平整度。過腐蝕會導(dǎo)致 拋光的深度略大于預(yù)計的深度，通常過腐蝕的深度為20nm 30nm。所述介質(zhì)層240生長于外圍電路區(qū)II的第一多晶硅層230的表面。在步驟S21 中采用刻蝕的方法降低了淺溝槽隔離結(jié)構(gòu)211與鄰近區(qū)域表面的高度差至拋光工藝的過腐蝕深度范圍之內(nèi)，因此步驟S25中可以將淺溝槽隔離結(jié)構(gòu)211兩側(cè)的第二多晶硅層也拋 光除去，從而將介質(zhì)層240完全暴露出來。附圖16所示，參考步驟S26，除去露出的介質(zhì)層240。由于第二多晶硅層250已經(jīng) 全部除去而將介質(zhì)層240完全暴露出來，因此本步驟中可以將外圍電路區(qū)II中全部的介質(zhì) 層240刻蝕除去。附圖17所示，參考步驟S27，采用刻蝕工藝形成外圍電路區(qū)II的柵極260。該步驟采用半導(dǎo)體領(lǐng)域內(nèi)常見的光刻方法。于第一多晶硅層230表面形成圖形化 的光刻膠阻擋層，并采用干法刻蝕或濕法刻蝕等方法對第一多晶硅層230進行刻蝕。由于 介質(zhì)層240被全部除去，因此本步驟的刻蝕工藝能夠刻穿第一多晶硅層230，直至半導(dǎo)體襯 底200而停止，因此可以獲得完整的外圍電路區(qū)II的柵極260。。此步驟同時在存儲單元區(qū) I中形成字線控制線270。以上由于采用刻蝕的方法降低了淺溝槽隔離結(jié)構(gòu)211的高度至拋光過腐蝕深度 范圍之內(nèi)，保證了拋光第二多晶硅層250的工藝中能夠?qū)⒔橘|(zhì)層240表面的多晶硅全部除 去而將介質(zhì)層240全部暴露出來，并進一步刻蝕除去全部的介質(zhì)層240，保證了在后續(xù)工藝 中能夠獲得完整的柵極260。以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為 本發(fā)明的保護范圍。
權(quán)利要求
一種閃存中制作外圍電路器件柵極的方法，包括如下步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)和外圍電路區(qū)，存儲單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底中設(shè)置有淺溝槽隔離結(jié)構(gòu)，半導(dǎo)體襯底表面設(shè)置有被淺溝槽隔離結(jié)構(gòu)分隔的浮柵多晶硅層；刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)，以在浮柵多晶硅層之間形成溝槽；刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的堆疊柵；生長第一多晶硅層，所述第一多晶硅層覆蓋半導(dǎo)體襯底、堆疊柵以及淺溝槽隔離結(jié)構(gòu)的表面；生長介質(zhì)層，所述介質(zhì)層覆蓋于外圍電路區(qū)域的第一多晶硅層的表面；生長第二多晶硅層，所述第二多晶硅層覆蓋于外圍電路區(qū)的介質(zhì)層以及存儲單元區(qū)的第一多晶硅層的表面；拋光第二多晶硅層，至露出介質(zhì)層后停止；除去露出的介質(zhì)層；采用刻蝕工藝形成外圍電路區(qū)域的柵極；其特征在于，還包括如下步驟在生長第一多晶硅層之前，刻蝕外圍電路區(qū)的淺溝槽隔離結(jié)構(gòu)的表面，刻蝕結(jié)束時，淺溝槽隔離結(jié)構(gòu)的表面與鄰近區(qū)域表面之間的高度差小于拋光第二多晶硅層所造成的過拋光深度。
2.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，在實施 刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)步驟的同時，實施刻蝕外圍電路區(qū)的淺溝槽隔離結(jié)構(gòu)表 面的步驟。
3.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述拋 光為化學(xué)機械拋光。
4.根據(jù)權(quán)利要求1或3所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述 拋光第二多晶硅層的過拋光深度為20 30nm。
5.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述字 線之間填充的介質(zhì)材料是氧化硅。
6.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述介 質(zhì)層的材料選自于氧化硅、氮化硅以及氮氧化硅中的一種，該介質(zhì)用作化學(xué)機械拋光工藝 的停止層。
7.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述刻 蝕外圍電路區(qū)域的淺溝槽隔離結(jié)構(gòu)的表面的步驟中所采用的刻蝕工藝為干法刻蝕。
8.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述形 成外圍電路區(qū)域柵極所采用的刻蝕工藝為干法刻蝕。
9.根據(jù)權(quán)利要求1所述的閃存中制作外圍電路器件柵極的方法，其特征在于，所述閃 存為分離柵閃存。
全文摘要
一種閃存中制作外圍電路器件柵極的方法，包括如下步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)和外圍電路區(qū)；刻蝕存儲單元區(qū)的淺溝槽隔離結(jié)構(gòu)；刻蝕浮柵多晶硅層以形成浮柵，進一步形成閃存的堆疊柵；生長第一多晶硅層；生長介質(zhì)層；生長第二多晶硅層；拋光第二多晶硅層；除去露出的介質(zhì)層；采用刻蝕工藝形成外圍電路區(qū)域的柵極；還包括在生長第一多晶硅層之前，刻蝕外圍電路區(qū)域的淺溝槽隔離結(jié)構(gòu)的表面。本發(fā)明的優(yōu)點在于，采用刻蝕的方法降低了淺溝槽隔離結(jié)構(gòu)氧化物表面與鄰近區(qū)域的硅活性區(qū)域的高度差至拋光工藝的過腐蝕深度范圍之內(nèi)，保證了在后續(xù)工藝中能夠獲得完整的柵極。
文檔編號H01L21/311GK101853814SQ20091004861
公開日2010年10月6日 申請日期2009年3月31日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者周儒領(lǐng), 王友臻, 詹奕鵬, 黃淇生 申請人:中芯國際集成電路制造(上海)有限公司