專利名稱：快閃存儲器及其制作方法
技術領域：
本發(fā)明涉及半導體器件制作工藝，尤其是一種快閃存儲器及其制作方法。
背景技術：
快閃存儲器是一類非易失性存儲器，即使在供電電源關閉后仍能保持片內信息； 在系統(tǒng)電可擦除和可重復編程，而不需要特殊的高電壓；快閃存儲器具有成本低、密度大的 特點?？扉W存儲器，一般是被設計成具有堆棧式柵極(Stack-Gate)結構，此結 構包括隧穿氧化層、用來儲存電荷的多晶硅浮置柵極、氧化硅/氮化硅/氧化硅 (Oxide-Nitride-Oxide, ΟΝΟ)結構的柵間介電層以及用來控制數(shù)據存取的多晶硅控制柵 極。現(xiàn)有快閃存儲器的制作過程如圖1至圖4所示。參考圖1，提供半導體襯底100 ’然 后，于半導體襯底100上形成隧穿氧化層106，隧穿氧化層106的材質是氧化硅；傳統(tǒng)形成 隧穿氧化層106的工藝是熱氧化法，在高溫環(huán)境下，將半導體襯底100暴露在含氧環(huán)境中， 所述工藝通常在爐管中實現(xiàn)。如圖2所示，在隧穿氧化層106上形成第一導電層108，所述第一導電層108的材 質例如是摻雜多晶硅，其形成的方法例如是低壓化學氣相沉積法(LPCVD)，以硅甲烷為氣體 源沉積一層多晶硅層后，再進行摻雜植入制作工藝；接著，于第一導電層108上形成柵間介 電層116，此柵間介電層116的材質例如是氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧 化硅(ONO)；因快閃存儲器要求與浮置柵極接觸的氧化硅層須具備良好的電性，以避免在 正常電壓下，發(fā)生用來儲存電荷的浮置柵極發(fā)生漏電或是過早電崩潰的問題；以柵間介電 層116的材質是氧化硅/氮化硅/氧化硅為例，以低壓化學氣相沉積法(LPCVD)形成一層 均勻的氧化硅層110，接著以低壓化學氣相沉積法在氧化硅層110上形成氮化硅層112，然 后再以低壓化學氣相沉積法形成另一層氧化硅層114。然后，用化學氣相沉積法在柵間介電層116之上形成第二導電層118，第二導電層 118的材質例如是摻雜復晶硅與金屬硅化物；用化學氣相沉積法在第二導電層118上形成 頂蓋層120，所述頂蓋層120的材料為氮化硅。在頂蓋層120上形成光阻層(未示出)，經 過曝光、顯影工藝，定義柵極圖形；以光阻層為掩膜，刻蝕頂蓋層120和第二導電層118，形 成控制柵極118a ；繼續(xù)以光阻層為掩模蝕刻柵間介電層116、第一導電層108及隧穿氧化層 106，形成浮置柵極108a ；由頂蓋層120、控制柵極118a、柵間介電層116、浮置柵極108a及 隧穿氧化層106構成堆棧柵極結構。請參照圖3，灰化去除光阻層；以堆棧柵極結構為掩模，向堆棧柵極結構兩側的半 導體襯底100內注入離子，形成源/漏極延伸區(qū)122 ；然后，與堆棧柵極結構兩側形成側墻 124 ；以堆棧柵極結構和側墻124為掩膜，向半導體襯底100內注入離子，形成源極/漏極 102。如圖4所示，用化學氣相沉積法在半導體襯底100上形成層間介質層101 ；在層間介質層101上旋涂光阻層(未示出)，經過光刻工藝后，在光阻層上定義出通孔圖形；以光 阻層為掩膜，沿通孔圖形刻蝕層間介質層101至露出源極或漏極；向通孔內填充滿導電物 質，形成導電插塞103 ；接著，于導電插塞103上形成金屬連線104，通過導電插塞103與源 極或漏極電連接。現(xiàn)有形成快閃存儲器過程中，由于后段形成高密度等離子體化學氣相沉積層時所 采用的沉積工藝、刻蝕工藝、合金工藝中會有等離子體或氫離子擴散至隧穿氧化層106中， 導致快閃存儲器編程/擦除循環(huán)過程中耐用性降低，并且導致編程和擦除速率降低，影響 快閃存儲器的壽命。

發(fā)明內容
本發(fā)明解決的問題是提供一種快閃存儲器及其制作方法，防止快閃存儲器編程/ 擦除循環(huán)過程中耐用性降低，以及編程和擦除速率降低，影響快閃存儲器的壽命。本發(fā)明提供一種快閃存儲器的制作方法，包括提供半導體襯底，所述半導體襯底 上形成有柵極結構，柵極結構兩側的半導體襯底內形成有源極和漏極，半導體襯底上形成 有覆蓋柵極結構的層間介質層，其中層間介質層中包含有貫穿層間介質層露出源極或漏極 或柵極結構的導電插塞；在導電插塞和部分層間介質層上形成金屬連線；在層間介質層和 金屬連線上形成阻擋層。本發(fā)明還提供一種快閃存儲器，包括半導體襯底；位于半導襯底上的柵極結構； 位于柵極結構兩側半導體襯底內的源極和漏極；位于半導體襯底上且覆蓋柵極結構的層間 介質層；貫穿層間介質層與源極或漏極或柵極結構連接的導電插塞；位于導電插塞和部分 層間介質層上的金屬連線；位于層間介質層和金屬連線上的阻擋層。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點在形成金屬連線后，進行后段工藝前，在 層間介質層和金屬連線上形成阻擋層。使后段工藝的沉積、刻蝕及合金過程中的等離子體 和氫離子無法穿過阻擋層進入隧穿氧化層中，提高了隧穿氧化層捕獲電荷的能力，提高了 快閃存儲器的編程和擦除速率，進而提高了編程/擦除循環(huán)的耐用性，使快閃存儲器的壽 命延長。


圖1至圖4是現(xiàn)有制作快閃存儲器的示意圖；圖5是本發(fā)明形成快閃存儲器的具體實施方式
流程圖；圖6至圖10是本發(fā)明制作快閃存儲器的實施例示意圖。
具體實施例方式本發(fā)明形成快閃存儲器的流程如圖5所示，執(zhí)行步驟S11，提供半導體襯底，所述 半導體襯底上形成有柵極結構，柵極結構兩側的半導體襯底內形成有源極和漏極，半導體 襯底上形成有覆蓋柵極結構的層間介質層，其中層間介質層中包含有貫穿層間介質層露出 源極或漏極或柵極結構的導電插塞；執(zhí)行步驟S12，在導電插塞和部分層間介質層上形成 金屬連線；執(zhí)行步驟S13，在層間介質層和金屬連線上形成阻擋層?；谏鲜鰧嵤┓绞叫纬傻目扉W存儲器包括半導體襯底；位于半導襯底上的柵極結構；位于柵極結構兩側半導體襯底內的源極和漏極；位于半導體襯底上且覆蓋柵極結構 的層間介質層；貫穿層間介質層與源極或漏極或柵極結構連接的導電插塞；位于導電插塞 和部分層間介質層上的金屬連線；位于層間介質層和金屬連線上的阻擋層。下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。圖6至圖10是本發(fā)明制作快閃存儲器的實施例示意圖。如圖6所示，提供半導體 襯底200 ；接著，在半導體襯底200上用原位蒸汽產生氧化法或爐管氧化法形成隧穿氧化層 206 ；將帶有隧穿氧化層206的半導體襯底200放入爐管205內，對隧穿氧化層206進行退 火，使隧穿氧化層206中的氧化硅與半導體襯底200界面附近的硅的懸掛鍵終結。如圖7所示，將帶有隧穿氧化層206的半導體襯底200從爐管205中取出；然后在 隧穿氧化層206上形成第一導電層208，其材料例如是摻雜多晶硅，形成第一導電層208的 方法例如是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子摻雜步驟而形成； 然后再于第一層電層208上形成柵間介電層216，柵間介電層216的材料例如是氧化硅、氧 化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)等，形成方法例如是低壓化學氣相沉積法； 用化學氣相沉積法在柵間介電層216上形成第二導電層218，第二導電層218的材料例如是 摻雜多晶硅或金屬硅化物；用化學氣相沉積法在第二導電層218上形成頂蓋層220，頂蓋層 220的材料具有蝕刻選擇性與后續(xù)形成的內層介電層具有不同蝕刻選擇性，例如氮化硅。本實施例中，柵間介電層216的材料為氧化硅/氮化硅/氧化硅，其中第一層氧 化硅210的厚度為40埃 40埃，優(yōu)選50埃；氮化硅212的厚度為80埃 100埃，優(yōu)選90 埃；第二層氧化硅214的厚度為30埃 50埃，優(yōu)選40埃。繼續(xù)參考圖7，用旋涂法在頂蓋層220上形成第一光阻層(未圖示)，經過曝光顯 影工藝，定義柵極圖形；以第一光阻層為掩模，蝕刻頂蓋層220和第二導電層218，將蝕刻后 的第二導電層218作為控制柵極218a ；同時繼續(xù)以光阻層為掩模，蝕刻柵間介電層216、第 一導電層208與隧穿氧化層206至露出半導體襯底，將蝕刻后的第一導電層208作為浮置 柵極208a ；由頂蓋層220、控制柵極218a、柵間介電層216、浮置柵極208a及隧穿氧化層206 構成堆棧柵極結構。如圖8所示，灰化去除第一光阻層；以堆棧柵極結構為掩模，向堆棧柵極結構兩側 的有源區(qū)204的半導體襯底200內注入離子，接著進行退火工藝，形成源/漏極延伸區(qū)222 ； 然后，于堆棧柵極結構兩側形成側墻224，側墻224的形成步驟例如先形成一層絕緣層(未 圖示)，此絕緣層的材料為蝕刻選擇性與后續(xù)形成的內層介電層具有不同蝕刻選擇性，例如 氮化硅，然后利用非等向性蝕刻法移除部分絕緣層，于堆棧柵極結構側壁形成側墻224 ；接 著以堆棧柵極結構和側墻224為掩膜，向半導體襯底200內注入離子，形成源極/漏極202。如圖9所示，用化學氣相沉積法在半導體襯底200上形成層間介質層201，所述層 間介質層201的材料可以是氧化硅、正硅酸乙酯等；在層間介質層201上旋涂光阻層(未圖 示)，經過光刻工藝后，在光阻層上定義出通孔圖形；以光阻層為掩膜，用干法刻蝕法沿通 孔圖形刻蝕層間介質層201至露出源極或漏極或柵極結構表面。去除光阻層后，在層間介 質層201表面形成導電物質層，并將通孔內填充滿導電物質；用化學機械拋光法對層間介 質層201上的導電物質層進行平坦化至露出層間介質層201，形成導電插塞203。接著，用 化學氣相沉積法或電鍍法于層間介質層201和導電插塞203上形成金屬連線204，刻蝕采用 刻蝕方法在部分層間介質層201和導電插塞203上保留金屬連線204，使其通過導電插塞203與源極或漏極或柵極結構電連接。由于后段沉積工藝、刻蝕工藝、合金工藝中會有等離子體或氫離子擴散至隧穿氧 化層206中，導致快閃存儲器編程/擦除循環(huán)過程中耐用性降低，并且導致編程和擦除速率 降低，影響快閃存儲器的壽命。為解決上述問題，如圖10所示，用化學氣相沉積法在層間介 質層201和金屬連線204上形成厚度為200埃 600埃的阻擋層223，所述阻擋層223可以 是單層的氧化硅層或氮化硅層。阻擋層223能防止后段工藝的沉積、刻蝕及合金過程中的 等離子體和氫離子穿過進入隧穿氧化層206中，提高了隧穿氧化層206捕獲電荷的能力，提 高了快閃存儲器的編程和擦除速率，進而提高了編程/擦除循環(huán)的耐用性，使快閃存儲器 的壽命延長。而由于堆棧式柵極的擦除操作是通過多晶硅-多晶硅至隧穿氧化層進行的，而編 程操作是利用漏極區(qū)熱載流子注入進行的，因此編程/擦除耐用性的降低在快閃存儲器的 擦除操作中比編程操作中更重要。另外，由于位于阻擋層223上的氧化層是采用高密度等 離子體氣相沉積法形成的氧化硅，其厚度為6000埃 8000埃，在形成氧化層的過程中等離 子體和氫離子很容易穿過其它膜層進入隧穿氧化層206中。雖然，阻擋層223的主要作用 是隔絕層，可以很好的隔絕氧化層制作中的等離子體對金屬連線的傷害，并防止等離子體 向隧穿氧化層中游弋；但是針對上述原因，還需要對所述阻擋層223的厚度進行選擇，當阻 擋層223的材料為氧化硅時，厚度越厚阻擋效果越好，因此阻擋層223厚度為600埃的第一 氧化層的隔絕效果明顯優(yōu)于200埃。但是阻擋層223的厚度也不能過厚，會影響器件的導 電性能?；谏鲜鰧嵤├纬傻目扉W存儲器包括半導體襯底200 ；柵極結構，位于半導襯 底200上，其中柵極結構包含位于半導體襯底200上的隧穿氧化層206，位于隧穿氧化層 206上的浮置柵極208a，位于浮置柵極208a上的柵間介電層216，位于柵間介電層216上的 控制柵極218a，位于控制柵極218a上的頂蓋層220 ；源/漏極延伸區(qū)222，位于柵極結構兩 側的半導體襯底200內；側墻224，位于柵極結構兩側；源極/漏極202，位于柵極結構和側 墻224兩側的半導體襯底200內，處于源/漏極延伸區(qū)222下方；層間介質層201，位于半 導體襯底200上且覆蓋柵極結構；導電插塞203，貫穿層間介質層201與源極或漏極或柵極 結構連接；金屬連線204，位于導電插塞203和部分層間介質層201上；阻擋層223，位于層 間介質層201和金屬連線204上。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
一種快閃存儲器的制作方法，其特征在于，包括提供半導體襯底，所述半導體襯底上形成有柵極結構，柵極結構兩側的半導體襯底內形成有源極和漏極，半導體襯底上形成有覆蓋柵極結構的層間介質層，其中層間介質層中包含有貫穿層間介質層露出源極或漏極或柵極結構的導電插塞；在導電插塞和部分層間介質層上形成金屬連線；在層間介質層和金屬連線上形成阻擋層。
2.根據權利要求1所述快閃存儲器的制作方法，其特征在于所述阻擋層的材料為氧化硅或氮化硅。
3.根據權利要求2所述快閃存儲器的制作方法，其特征在于形成阻擋層的方法是化 學氣相沉積法。
4.根據權利要求3所述快閃存儲器的制作方法，其特征在于所述阻擋層的厚度為200埃 600埃。
5.根據權利要求1所述快閃存儲器的制作方法，其特征在于形成所述阻擋層后還包 括步驟用高密度等離子體化學氣相沉積法在阻擋層上形成厚度為6000埃 8000埃的氧化層。
6.一種如權利要求1所述制作方法形成的快閃存儲器，包括半導體襯底，位于半導襯 底上的柵極結構，位于柵極結構兩側半導體襯底內的源極和漏極，位于半導體襯底上且覆 蓋柵極結構的層間介質層，貫穿層間介質層與源極或漏極或柵極結構連接的導電插塞，位 于導電插塞和部分層間介質層上的金屬連線；其特征在于，還包括位于層間介質層和金 屬連線上的阻擋層。
7.根據權利要求6所述快閃存儲器，其特征在于所述阻擋層的材料為氧化硅或氮化娃。
8.根據權利要求7所述快閃存儲器，其特征在于所述阻擋層的厚度為200埃 600埃。
9.根據權利要求6所述快閃存儲器，其特征在于還包括位于阻擋層上的氧化層。
全文摘要
本發(fā)明提出一種快閃存儲器及其制作方法。其中快閃存儲器的制作方法，包括提供半導體襯底，所述半導體襯底上形成有柵極結構，柵極結構兩側的半導體襯底內形成有源極和漏極，半導體襯底上形成有覆蓋柵極結構的層間介質層，其中層間介質層中包含有貫穿層間介質層露出源極或漏極或柵極結構的導電插塞；在導電插塞和部分層間介質層上形成金屬連線；在層間介質層和金屬連線上形成阻擋層。本發(fā)明提高了快閃存儲器的編程和擦除速率，進而提高了編程/擦除循環(huán)的耐用性，使快閃存儲器的壽命延長。
文檔編號H01L21/8247GK101894802SQ200910051850
公開日2010年11月24日 申請日期2009年5月22日 優(yōu)先權日2009年5月22日
發(fā)明者張艷紅, 楊林宏 申請人:中芯國際集成電路制造(上海)有限公司