專利名稱：半導(dǎo)體器件灰化制程的檢測方法和電特性的檢測方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，更具體的說，涉及一種半導(dǎo)體器件的灰化制程 的檢測方法及電特性檢測方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，半導(dǎo)體器件的尺寸越來越趨于微型化，當(dāng)器件尺寸 發(fā)展到90納米以下時，灰化制程會對半導(dǎo)體器件的電特性(如飽和電流、關(guān)斷電流等)影 響也越來越重要，所以，在研究開發(fā)新的包含灰化的工藝制程時，灰化的質(zhì)量也成為生產(chǎn)廠 家必須考慮的問題?，F(xiàn)有技術(shù)中，測試半導(dǎo)體器件(如晶圓)的電特性必須要等到所述半導(dǎo)體器件流 通到后段(BEOL)，即等到整個半導(dǎo)體器件基本制造完畢時，才能測試其電特性；如我們要 得到晶圓的新的灰化制程的電特性參數(shù)就必須要等到晶圓流通到到后段，這一過程往往要 等一個月以上。這樣長的時間對新制程的研發(fā)是極為不利的，而且對于晶圓的電特性控制 也很是不利，不能及時調(diào)整工藝以使晶圓的電特性達到預(yù)期值。有鑒于此，急需提出一種能解決半導(dǎo)體器件的灰化制程及半導(dǎo)體器件電特性測試 研發(fā)周期長，且不能及時調(diào)整工藝以使其電特性值達到預(yù)期值的方法。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中，灰化制程的檢測和電特性檢測中，周期較長，不能及時調(diào)整 工藝的問題，本發(fā)明提供了一種半導(dǎo)體器件的灰化制程及電特性檢測方法。根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的灰化制程的檢測方法，包括提供至少兩個半導(dǎo)體基底，所述至少兩個半導(dǎo)體基底表面均具有第一濃度的摻雜 離子；對所述至少兩個半導(dǎo)體基底分別進行不同程度的灰化，在所述至少兩個半導(dǎo)體基 底上分別形成不同厚度的氧化層；測試灰化后的所述至少兩個半導(dǎo)體基底的氧化層的厚度；挑選出符合氧化層厚度要求的半導(dǎo)體器件，其中符合氧化層厚度要求的半導(dǎo)體器 件對應(yīng)的灰化制程為標(biāo)準(zhǔn)灰化制程。優(yōu)選的，所述氧化層的厚度范圍為大于等于5埃至小于等于20埃。優(yōu)選的，所述測試灰化后的所述至少兩個半導(dǎo)體基底的氧化層的厚度，還包括對 所述至少兩個半導(dǎo)體基底進行電特性測試，繪制氧化膜厚度與電特性的關(guān)系圖。優(yōu)選的，所述半導(dǎo)體器件為晶圓。優(yōu)選的，所述灰化制程是晶圓形成的前段工藝中的源漏極形成的灰化制程。優(yōu)選的，所述摻雜離子為硼(B)、銦(In)、磷(P)或砷(As)離子。優(yōu)選的，所述對所述至少兩個半導(dǎo)體基底分別進行不同程度的灰化，是為了去除 所述半導(dǎo)體基底上的光阻層。
根據(jù)本發(fā)明的一個方面，提供一種檢測半導(dǎo)體器件的電特性的方法，包括提供半導(dǎo)體襯底，部分所述半導(dǎo)體襯底被光阻層覆蓋；采用灰化工藝去除所述光阻層，在所述半導(dǎo)體襯底的裸露部分形成有氧化層；檢測所述氧化層的厚度，以判斷所述半導(dǎo)體器件的電特性。優(yōu)選的，所述氧化層的厚度范圍為大于等于5埃至小于等于20埃。優(yōu)選的，所述半導(dǎo)體器件為晶圓。優(yōu)選的，采用灰化工藝去除所述光阻層是晶圓形成的前段工藝中的源漏極形成的 制程。本發(fā)明的半導(dǎo)體器件的灰化制程的檢測方法及電特性檢測方法，可以大大縮短灰 化制程的研發(fā)周期，以及電特性的測試周期；所述灰化制程的檢測方法可以在進行完灰化 工藝時，立即檢測灰化制程的合格與否，有利于及時調(diào)整工藝；所述電特性檢測方法有利于 及時發(fā)現(xiàn)灰化不良品和對不良品進行返工，使不良品不再進入后續(xù)工藝，有利于節(jié)約成本。


圖1為不同灰化制程的晶圓產(chǎn)品的氧化層厚度對比圖。圖2為晶圓產(chǎn)品的飽和電流隨灰化制程得到氧化層厚度的變化圖。圖3為半導(dǎo)體器件基底的截面示意圖。圖4為經(jīng)過灰化后的其中一個半導(dǎo)體基底100的截面示意圖。圖5為另一個半導(dǎo)體基底100的截面示意圖。圖6為一實施例一款半導(dǎo)體器件的襯底的截面結(jié)構(gòu)示意圖。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi) 容進行詳細描述。以下實施例中，以晶圓為例，對如何縮短半導(dǎo)體器件灰化制程的電特性研發(fā)周期 和電特性測試周期，但是本發(fā)明的半導(dǎo)體器件并不限于晶圓產(chǎn)品，只要是半導(dǎo)體器件包含 灰化制程，則均可以利用本發(fā)明的方法屬于本發(fā)明的保護范圍。本發(fā)明的發(fā)明人在研發(fā)晶圓產(chǎn)品的新灰化制程時，發(fā)現(xiàn)不同的基臺生產(chǎn)的晶圓產(chǎn) 品的電特性差異很大，經(jīng)研究發(fā)現(xiàn)是由于在灰化制程中，不同的灰化制程會在晶圓上形成 不同厚度的氧化層，由于摻雜雜質(zhì)在不同厚度的氧化層中的固體溶解度不同，所以，所述氧 化層的厚度大小成為了影響晶圓產(chǎn)品的摻雜基底上摻雜雜質(zhì)的表面濃度的關(guān)鍵因素，而摻 雜雜質(zhì)的表面濃度直接影響最終晶圓產(chǎn)品的電特性。圖1為不同灰化制程的晶圓產(chǎn)品的氧化層厚度對比圖。參照圖1所示，其中橫軸 表示測量次數(shù)，即同一灰化制程的晶圓產(chǎn)品的測量次數(shù)；縱軸表示氧化層厚度，其中單位為 埃；由圖1可知，同一灰化制程的晶圓產(chǎn)品的氧化層的厚度基本一致，不同灰化制程(方案 1和方案2)的晶圓產(chǎn)品的氧化層的厚度也不同。圖2為晶圓產(chǎn)品的飽和電流隨灰化制程得到氧化層厚度的變化圖。參照圖2所示， 其中，橫軸代表晶圓產(chǎn)品的飽和電流(Idsat)，單位為毫安每微米；縱軸代表灰化制程得到 的氧化層厚度(d)，單位為埃；由圖2可知，隨著灰化制程得到的氧化層厚度的不斷增加，晶圓產(chǎn)品的飽和電流不斷減小。實施例1本實施例的半導(dǎo)體器件的灰化制程的監(jiān)測方法，包括首先，提供至少兩個半導(dǎo)體基底，所述至少兩個半導(dǎo)體基底表面均具有第一濃度 的摻雜離子；具體的，參照圖3所示，半導(dǎo)體基底100可以是但不限于為硅基底，在所述半導(dǎo)體 基底100表面具有第一濃度的摻雜離子200，所述摻雜離子200可以是硼(B)、銦(In)、磷 (P)或砷(As)離子；其次，對所述至少兩個半導(dǎo)體基底分別進行不同程度的灰化，在所述至少兩個半 導(dǎo)體基底上分別形成不同厚度的氧化層；其中，所述半導(dǎo)體器件可以是晶圓，所述灰化制程可以是晶圓形成的前段(FOEL) 工藝中的源漏極形成的灰化制程；可選的，所述對所述至少兩個半導(dǎo)體基底分別進行不同程度的灰化，是為了去除 所述半導(dǎo)體基底上的光阻層。具體的，參照圖4和圖5所示，圖4為經(jīng)過灰化后的其中一個半導(dǎo)體基底100的截 面示意圖?；一に嚳梢栽诎雽?dǎo)體基底100表面形成第一厚度的氧化層102a，所述第一厚 度的氧化層102a具有第三濃度的摻雜離子204a，所述半導(dǎo)體基底100表面的摻雜離子200 由第一濃度的摻雜離子200變?yōu)榈诙舛鹊膿诫s離子204a，其中，所述第一濃度大于所述 第二濃度，所述第二濃度大于所述第三濃度；圖5為另一個半導(dǎo)體基底100的截面示意圖?；一に嚳梢栽诎雽?dǎo)體基底100 表面形成第一厚度的氧化層102b，所述第二厚度的氧化層102b具有第三濃度的摻雜離子 204b，所述半導(dǎo)體基底100表面的摻雜離子200由第一濃度的摻雜離子200變?yōu)榈诙舛?的摻雜離子204b，其中，所述第一濃度大于所述第二濃度，所述第二濃度大于所述第三濃 度；再次，測試灰化后的所述至少兩個半導(dǎo)體基底的氧化層的厚度；優(yōu)選的，還包括對所述至少兩個半導(dǎo)體基底進行電特性測試，繪制氧化層厚度與 電特性的關(guān)系圖；這樣，可以進一步驗證所述氧化層厚度和半導(dǎo)體器件的電特性之間的關(guān) 系；最后，挑選出符合氧化層厚度要求的半導(dǎo)體器件，其中符合氧化層厚度要求的半 導(dǎo)體器件對應(yīng)的灰化制程為標(biāo)準(zhǔn)灰化制程。優(yōu)選的，所述氧化層的厚度為大于等于5埃至小于等于20埃。因為在此范圍內(nèi)， 半導(dǎo)體器件的電特性和氧化層厚度的相關(guān)性最密切。本實施例中，通過不同灰化制程產(chǎn)生的氧化層厚度不同，而且不同氧化層厚度對 應(yīng)的半導(dǎo)體器件的電特性也不同，對應(yīng)符合電特性要求的氧化層厚度對應(yīng)的半導(dǎo)體器件為 符合要求產(chǎn)品，所述符合要求的半導(dǎo)體器件所利用的灰化制程為標(biāo)準(zhǔn)灰化制程。用本實施例的確定符合條件的灰化制成的方法簡單方便，需要的時間非常短，利 用現(xiàn)在的工藝條件一般只需要一天左右的時間，這樣，有利于及時調(diào)整和改善灰化工藝，有 利于在較短的時間內(nèi)研發(fā)出符合要求的半導(dǎo)體器件。實施例2
本實施例提供一種檢測半導(dǎo)體器件電特性的方法，包括首先，提供半導(dǎo)體襯底，部分所述半導(dǎo)體襯底被光阻層覆蓋；其中，所述半導(dǎo)體襯底上還可以形成有柵極結(jié)構(gòu)和淺溝道隔離區(qū)，所述光阻層可 以是離子注入工藝中的掩模層；可選的，所述半導(dǎo)體器件為晶圓。其次，采用灰化工藝去除所述光阻層，在所述半導(dǎo)體襯底的裸露部分形成有氧化 層；可選的，采用灰化工藝去除所述光阻層是晶圓形成的前段工藝中的源漏極形成的 制程；其中，所述半導(dǎo)體襯底的裸露部分為需要進行離子注入形成源漏極的部分；所述氧化層的厚度為大于等于5埃至小于等于20埃；最后，檢測所述氧化層的厚度，以判斷所述半導(dǎo)體器件的電特性。其中，由于所述氧化層的厚度與所述半導(dǎo)體期間的電特性有著直接的密切聯(lián)系， 所以，檢測所述氧化層的厚度相當(dāng)于檢測所述半導(dǎo)體器件的電特性。而一般的檢測所述半 導(dǎo)體器件的電特性需要等到整個半導(dǎo)體器件基本制作完成才能被檢測，所以，本實施例的 在線檢測半導(dǎo)體器件的電特性方法，非常方便易行，可以做完灰化工藝后立即進行檢測，大 量節(jié)省了時間；可以及時發(fā)現(xiàn)灰化后的不良品，使不良品的排出更加方便，對不符合要求的 半導(dǎo)體器件及時返工，而不用對不良品再進行后續(xù)的加工，節(jié)省了后續(xù)的工藝步驟和后續(xù) 的工藝成本。圖6為一實施例一款半導(dǎo)體器件的襯底的截面結(jié)構(gòu)示意圖。參照圖6所示，對本 實施例的檢測半導(dǎo)體器件的電特性的方法做詳細說明，襯底300上形成有柵極結(jié)構(gòu)304、淺 溝道隔離區(qū)306、第一阱區(qū)308a、第二阱區(qū)308b以及離子注入?yún)^(qū)302，所述第一阱區(qū)308a和 所述第二阱區(qū)308b可以分別是正性摻雜區(qū)和負(fù)性摻雜區(qū)；在灰化前，只有所述離子注入?yún)^(qū) 302沒有被光阻層(未圖示)覆蓋；在灰化所述光阻層時，所述離子注入?yún)^(qū)302上會形成氧 化層，所述氧化層的厚度和灰化工藝有關(guān)，如和灰化的時間、灰化離子的能量、光阻層的厚 度等有關(guān)系。
權(quán)利要求
一種半導(dǎo)體器件的灰化制程的檢測方法，包括提供至少兩個半導(dǎo)體基底，所述至少兩個半導(dǎo)體基底表面均具有第一濃度的摻雜離子；對所述至少兩個半導(dǎo)體基底分別進行不同程度的灰化，在所述至少兩個半導(dǎo)體基底上分別形成不同厚度的氧化層；測試灰化后的所述至少兩個半導(dǎo)體基底的氧化層的厚度；挑選出符合氧化層厚度要求的半導(dǎo)體器件，其中符合氧化層厚度要求的半導(dǎo)體器件對應(yīng)的灰化制程為標(biāo)準(zhǔn)灰化制程。
2.如權(quán)利要求1所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在于，所述氧化層 的厚度范圍為大于等于5埃至小于等于20埃。
3.如權(quán)利要求1所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在于，所述測試灰 化后的所述至少兩個半導(dǎo)體基底的氧化層的厚度，還包括對所述至少兩個半導(dǎo)體基底進 行電特性測試，繪制氧化膜厚度與電特性的關(guān)系圖。
4.如權(quán)利要求1至3中任意一項所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在 于，所述半導(dǎo)體器件為晶圓。
5.如權(quán)利要求4所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在于，所述灰化制 程是晶圓形成的前段工藝中的源漏極形成的灰化制程。
6.如權(quán)利要求4所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在于，所述摻雜離 子為硼⑶、銦(In)、磷(P)或砷(As)離子。
7.如權(quán)利要求4所述的半導(dǎo)體器件的灰化制程的檢測方法，其特征在于，所述對所述 至少兩個半導(dǎo)體基底分別進行不同程度的灰化，是為了去除所述半導(dǎo)體基底上的光阻層。
8.—種檢測半導(dǎo)體器件的電特性的方法，包括提供半導(dǎo)體襯底，部分所述半導(dǎo)體襯底被光阻層覆蓋；采用灰化工藝去除所述光阻層，在所述半導(dǎo)體襯底的裸露部分形成有氧化層；檢測所述氧化層的厚度，以判斷所述半導(dǎo)體器件的電特性。
9.如權(quán)利要求6所述的檢測半導(dǎo)體器件的電特性的方法，其特征在于，所述氧化層的 厚度范圍為大于等于5埃至小于等于20埃。
10.如權(quán)利要求8或9所述的檢測半導(dǎo)體器件的電特性的方法，其特征在于，所述半導(dǎo) 體器件為晶圓。
11.如權(quán)利要求4所述的檢測半導(dǎo)體器件的電特性的方法，其特征在于，采用灰化工藝 去除所述光阻層是晶圓形成的前段工藝中的源漏極形成的制程。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的灰化制程及電特性的檢測方法，所述灰化制程的檢測方法和電特性的檢測方法，均通過灰化制程會產(chǎn)生一層氧化層，通過測試所述半導(dǎo)體的厚度來判斷灰化制程是否合格和半導(dǎo)體期間的電特性是否符合要求。
文檔編號H01L21/316GK101996909SQ20091005661
公開日2011年3月30日 申請日期2009年8月18日 優(yōu)先權(quán)日2009年8月18日
發(fā)明者吳永皓, 曾德強, 楊榮華, 段曉斌 申請人:中芯國際集成電路制造(上海)有限公司