專利名稱：非易失性存儲器結(jié)構(gòu)及其形成方法
技術領域：
本發(fā)明涉及半導體技術領域，尤其涉及非易失性存儲器結(jié)構(gòu)及其形成方法。
背景技術：
本發(fā)明針對用于制造半導體器件的集成電路及其工藝。更具體地，本發(fā)明提供一 種用于形成半導體集成電路器件的雙比特單元結(jié)構(gòu)的方法和設備，但是應當認識到，本發(fā) 明具有更加廣泛的應用范圍。集成電路已從在單個硅片上制作的少量互連器件發(fā)展到上百萬個器件。傳統(tǒng)的集 成電路提供了遠遠超出最初想象的性能和復雜度。為了改善復雜度和電路密度(即在給定 芯片面積上能夠容納的器件的數(shù)量)，最小器件特征尺寸(也稱為器件“幾何形狀”)隨著 每一代集成電路而變得更小。越來越大的電路密度不但改進了集成電路的復雜度和性能，而且還向用戶提供了 成本更低的部件。集成電路或芯片制作設施可能花費數(shù)億美元甚至數(shù)十億美元。每個制作 設施具有特定的晶片吞吐量，在每個晶片上具有特定數(shù)量的集成電路。因此，通過使集成電 路的各器件更小，可以在每個晶片上制作更多的器件，從而增加制作設施的輸出。使器件更 小極具挑戰(zhàn)性，這是由于集成制作中使用的每個工藝都具有限制。也就是說，特定的工藝通 常僅向下工作到特定的特征尺寸，然后需要改變工藝或器件布局。這種限制的示例存在于 存儲器件的制造中。隨著特征尺寸不斷縮小，由于難以獨立控制柵極所以雙比特單元結(jié)構(gòu) 變得難以應用。根據(jù)以上所述，可見需要用于處理半導體器件的改進技術。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，提供針對存儲器件結(jié)構(gòu)及制造技術。更特別地，根據(jù)本發(fā)明 的實施例提供用于制造非易失性存儲器件的雙比特單元結(jié)構(gòu)的方法和結(jié)構(gòu)。但是應該認識 到，本發(fā)明具有更加廣泛的應用范圍。在特定實施例中，提供了用于形成非易失性存儲器結(jié)構(gòu)的方法。該方法包括提供 包括表面區(qū)域的半導體襯底。形成覆蓋該表面區(qū)域的柵極電介質(zhì)層。該方法形成覆蓋柵極 電介質(zhì)層的多晶硅柵極結(jié)構(gòu)。在特定實施例中，該方法使多晶硅柵極結(jié)構(gòu)經(jīng)受氧化環(huán)境的 影響，以使得形成覆蓋多晶硅柵極結(jié)構(gòu)的第一氧化硅層。優(yōu)選地，允許在多晶硅柵極結(jié)構(gòu)的 下面形成底切(undercut)區(qū)域。該方法包括形成氧化鋁材料，氧化鋁材料覆蓋多晶硅柵極 結(jié)構(gòu)以及底切區(qū)域和柵極電介質(zhì)層的暴露部分。在特定實施例中，氧化鋁材料包括夾在第 一氧化鋁層與第二氧化鋁層之間的納米晶硅材料。氧化鋁材料經(jīng)受選擇性蝕刻工藝以在底 切區(qū)域的一部分中形成嵌入?yún)^(qū)域，同時該嵌入?yún)^(qū)域保持填充有氧化鋁材料。本發(fā)明還提供一種非易失性存儲器結(jié)構(gòu)，包括半導體襯底，所述半導體襯底含有 表面區(qū)域；位于表面區(qū)域上的柵極電介質(zhì)層；位于柵極電介質(zhì)層上的多晶硅柵極結(jié)構(gòu)；在 所述多晶硅柵極結(jié)構(gòu)的下面的部分柵極電介質(zhì)層中形成有底切區(qū)域；第一氧化硅層，覆蓋所述多晶硅柵極結(jié)構(gòu)的外圍；氧化鋁材料，位于部分底切區(qū)域中，所述氧化鋁材料包括夾在 第一氧化鋁層和第二氧化鋁層之間的納米晶硅材料；側(cè)壁結(jié)構(gòu)，覆蓋所述多晶硅柵極結(jié)構(gòu) 的側(cè)面區(qū)域。相對于傳統(tǒng)技術，通過本發(fā)明獲得很多益處。例如，根據(jù)本發(fā)明的實施例提供了一 種形成可靠的雙比特單元結(jié)構(gòu)的方法。
圖1是示出使用傳統(tǒng)方法形成的非易失性存儲器件的柵極結(jié)構(gòu)示意圖。圖2是示出根據(jù)本發(fā)明實施例形成非易失性存儲器件的柵極結(jié)構(gòu)的方法的簡化 流程圖。圖3至11是根據(jù)本發(fā)明實施例形成非易失性存儲器件的柵極結(jié)構(gòu)的方法的簡化 示圖。圖12是示出根據(jù)本發(fā)明實施例的非易失性存儲器件的性能的簡化曲線圖。
具體實施例方式根據(jù)本發(fā)明的實施例，提供了針對制作存儲器件的技術。僅僅舉例而言，根據(jù)本發(fā) 明的實施例提供了一種用于制造非易失性存儲器件的雙比特單元結(jié)構(gòu)的方法和結(jié)構(gòu)。但是 根據(jù)本發(fā)明的實施例能夠應用于制造其它器件。圖1是使用傳統(tǒng)方法制作的非易失性存儲器件的柵極結(jié)構(gòu)。所述結(jié)構(gòu)包括半導 體襯底100 ；位于半導體襯底100上的柵極電介質(zhì)層，所述柵極電介質(zhì)層包括位于半導體襯 底100上的通過熱氧化法半導體襯底100表面形成的氧化硅層102，位于氧化硅層102上的 通過化學氣相沉積法形成的氮化硅層104，位于氮化硅層104上的通過化學氣相沉積法形 成的氧化硅層106 ；位于柵極電介質(zhì)層上的柵極108，所述柵極108是采用化學氣相沉積法 形成的，材料為多晶硅。圖2是示出根據(jù)本發(fā)明實施例的形成非易失性存儲器件的柵極結(jié)構(gòu)的簡化流程 圖。該圖僅僅是一個示例，而不應該不適當?shù)叵拗拼颂幍臋?quán)利要求。本領域技術人員應當 認識到其他的變化、修改和替代方式。如圖所示，該方法具有開始步驟(步驟202)。該方法 包括提供半導體襯底(步驟204)。在特定實施例中，半導體襯底可以是摻雜了 P型雜質(zhì) 的單晶硅?；蛘?，半導體襯底可以是絕緣體上硅襯底，通常稱為S0I。取決于實施例，半導體 襯底也可以是硅鍺晶片或其他。該方法包括形成覆蓋半導體襯底的表面區(qū)域的柵極電介質(zhì) 層(步驟206)。柵極電介質(zhì)層可以是使用合適的技術(如熱生長工藝)而沉積的氧化硅。 形成覆蓋柵極電介質(zhì)層的多晶硅柵極結(jié)構(gòu)(步驟208)。通過使用摻雜的多晶硅材料的沉積 并接著通過圖案化和蝕刻工藝來形成該多晶硅柵極結(jié)構(gòu)。再次參照圖2，本方法使多晶硅柵極經(jīng)受氧化環(huán)境的影響(步驟210)。在特定實 施例中，氧化環(huán)境使得形成氧化硅層，氧化硅層圍繞多晶硅柵極結(jié)構(gòu)，并且在柵極電介質(zhì) 層中形成底切區(qū)域。然后該方法沉積氧化鋁材料，氧化鋁材料覆蓋多晶硅柵極結(jié)構(gòu)以及 底切區(qū)域和柵極電介質(zhì)層的暴露部分(步驟212)。在特定實施例中，氧化鋁材料包括夾 在氧化鋁層內(nèi)的納米晶硅材料。該方法執(zhí)行選擇性蝕刻工藝(步驟214)以去除一部分 氧化鋁材料。在優(yōu)選實施例中，選擇性蝕刻工藝使嵌入?yún)^(qū)域保持填充有氧化鋁材料(步驟216)。該方法執(zhí)行其他工藝以完成單元結(jié)構(gòu)。這些其他工藝可以包括但不限于側(cè)壁間 隔層形成(sidewall spacer formation)(步驟 218)、多晶硅柵極注入(polysilicongate implantation)(步驟220)。該方法還包括執(zhí)行其他步驟222以完成存儲器件至停止步驟 224。當然，可以有其他修改、變化和替代方式。圖3至圖11是根據(jù)本發(fā)明實施例形成非易失性存儲器件的柵極結(jié)構(gòu)的簡化示圖。 這些示圖只是示例，并且不應該不適當?shù)叵拗拼颂幍臋?quán)利要求。本領域技術人員應當認識 其他變化、修改和替代方式。如圖3所示，該方法提供半導體襯底302。在特定實施例中，半導體襯底可以是摻 雜了P型雜質(zhì)的單晶硅。或者，半導體襯底可以是絕緣體上硅襯底，通常稱為S0I。取決于 實施例，半導體襯底也可以是硅鍺晶片或其他。如圖所示，半導體襯底包括表面區(qū)域304。在特定實施例中，該方法包括形成覆蓋半導體襯底的表面區(qū)域的柵極電介質(zhì)層 402，如圖4所示。柵極電介質(zhì)層402可以是通過熱生長工藝形成的高密度氧化硅層。柵極 電介質(zhì)層402也可以是電介質(zhì)復合疊層，例如氧化硅-氮化硅-氧化硅疊層，通常稱為0N0。 取決于實施例，也可以使用其他電介質(zhì)材料，如氮化硅、氮氧化硅等。以作為柵極電介質(zhì)層 402的熱生長氧化物為例，柵極電介質(zhì)402的厚度可以是大約20埃至大約200埃。當然，可 以存在其他變化、修改和替換方式。參照圖5，該方法包括形成覆蓋柵極電介質(zhì)層402的柵極結(jié)構(gòu)502。在特定實施例 中，柵極結(jié)構(gòu)502可以是多晶硅柵極結(jié)構(gòu)。多晶硅柵極結(jié)構(gòu)可以通過多晶硅材料的沉積并 接著通過圖案化和蝕刻工藝來形成。多晶硅材料可以摻雜有合適的雜質(zhì)以提供所需的特 性。在特定實施例中，多晶硅材料摻雜了 N型雜質(zhì)，如砷、磷或銻等，但還可以是其他雜質(zhì)。在特定實施例中，該方法在柵極電介質(zhì)層的一部分中形成第一底切區(qū)域602，如圖 6所示。在特定實施例中，可以使用稀釋的氫氟酸溶液蝕刻工藝來形成底切區(qū)域。如圖所 示，在特定實施例中，底切區(qū)域是由柵極電介質(zhì)厚度所限定的空區(qū)域。在特定實施例中，該方法包括將多晶硅柵極結(jié)構(gòu)置于氧化環(huán)境702中，所述氧化 環(huán)境中，通入氧氣，溫度設置為950°C，壓強為760ΤΟΠ·。如圖7中所示。氧化環(huán)境使得形成 第一氧化硅層704，第一氧化硅層704覆蓋多晶硅柵極的一部分。氧化環(huán)境還使得在多晶硅 柵極結(jié)構(gòu)和襯底的表面之間形成第二底切區(qū)域708。如圖所示，還形成有覆蓋半導體襯底的 表面區(qū)域的薄氧化硅層710。當然，可以有其他變化、修改和替換方式。在特定實施例中，該方法包括形成氧化鋁材料802，所述氧化鋁材料802覆蓋 多晶硅柵極結(jié)構(gòu)的外圍區(qū)域、薄氧化物層并且填充第二底切區(qū)域。所述形成氧化鋁材料 802的工藝中，在溫度450°C，壓強為0. ITorr時通入三甲基色氨酸鋁(TMA) 300sCCm，臭氧 350sCCm，如圖8所示。在特定實施例中，氧化鋁材料包括夾在氧化鋁層之間的納米晶硅材 料。還示出了氧化鋁材料的更詳細示圖。氧化鋁材料是通過沉積覆蓋多晶硅柵極結(jié)構(gòu)的外 圍區(qū)域和薄氧化物層的第一氧化鋁層804而形成的。然后該方法沉積覆蓋第一氧化鋁層的 納米晶硅材料806。可以通過使用氯化硅物質(zhì)作為前體的化學氣相沉積工藝來沉積納米晶 硅材料。取決于實施例，氯化硅物質(zhì)可以包括3讓2(12、5讓(13或5比14。優(yōu)選使用低壓化學 氣相沉積工藝來沉積納米晶硅材料。僅僅作為示例，可以在大約0. 1托的壓力和大約800攝 氏度的溫度下以大約50SCCM(standard-state cubic centimeter per minute,標況毫升每 分)的流速提供的氬氣中使用I1^SiH2Cl2來沉積納米晶硅材料。經(jīng)過大約20分鐘的沉積時間，可以形成大約2nm厚的納米晶硅材料。在此之后，沉積第二氧化鋁層808，覆蓋納米晶 硅材料以完成氧化鋁材料。在特定實施例中，可以使用原子層沉積工藝來形成第一氧化鋁 層和第二氧化鋁層。在特定實施例中，第一氧化鋁層和第二氧化鋁層可以具有大約1 1.3 至大約1 1.7的鋁比氧的比例。在特定實施例中，納米晶硅材料具有電荷捕獲表面以接 收和儲存注入到納米晶硅材料中的電荷。當然，可以存在其他變化、修改和替代方式。圖9是本發(fā)明實施例中舉例說明的簡化圖。如圖所示，該方法執(zhí)行選擇性蝕刻工 藝902以從柵極結(jié)構(gòu)去除氧化鋁材料的第一部分，在底切區(qū)域內(nèi)的嵌入?yún)^(qū)域904中保留氧 化鋁材料。所述蝕刻工藝902中，將射頻功率設定為100W，壓強設為30毫托，通入的Cl2為 30sccm, BCl3為80sccm，Ar為20sccm。在特定實施例中，嵌入?yún)^(qū)域中的氧化鋁材料為存儲 器件提供具有雙比特功能的雙側(cè)結(jié)構(gòu)。當然，可以有其他變化、修改和替換方式。參照圖10，該方法包括形成覆蓋多晶硅柵極結(jié)構(gòu)和覆蓋嵌入?yún)^(qū)域的暴露部分的 介質(zhì)層1002。在特定實施例中，介質(zhì)層可以是使用TEOSCTetraethylorthosilicate，原硅 酸四乙酯)作為前體而沉積的氧化硅。取決于實施例，介質(zhì)層也可以是復合疊層，如氧化 硅_氮化硅_氧化硅(或通常稱為0N0)。參照圖11，該方法包括執(zhí)行選擇性蝕刻工藝以 形成覆蓋多晶硅柵極結(jié)構(gòu)和嵌入?yún)^(qū)域中的氧化鋁材料的暴露部分的側(cè)壁結(jié)構(gòu)1102。在特定 實施例中，側(cè)壁間隔層結(jié)構(gòu)隔離并保護多晶硅柵極結(jié)構(gòu)。根據(jù)上述實施例形成的非易失性存儲器件的柵極結(jié)構(gòu)包括半導體襯底302，所 述半導體襯底302含有表面區(qū)域304 ；位于表面區(qū)域304上的柵極電介質(zhì)層402 ；柵極結(jié)構(gòu) 502，位于柵極電介質(zhì)層402上，其材料可以是多晶硅；第一底切區(qū)域602，位于所述柵極結(jié) 構(gòu)502的下面的部分柵極電介質(zhì)層402中；第一氧化硅層702，覆蓋所述柵極結(jié)構(gòu)502的外 圍；第二底切區(qū)域708，位于柵極結(jié)構(gòu)502上第一氧化硅層702與半導體襯底302之間；氧 化鋁材料802，位于部分第二底切區(qū)域708中，所述氧化鋁材料802包括夾在第一氧化鋁層 804和第二氧化鋁層808之間的納米晶硅材料806 ；側(cè)壁結(jié)構(gòu)1102，覆蓋所述柵極結(jié)構(gòu)502 的側(cè)面區(qū)域。圖12是示出根據(jù)本發(fā)明實施例的使用氧化鋁材料的雙比特存儲器件的保持特性 的簡化曲線圖。該曲線圖只是示例而已不應該不適當?shù)叵拗拼颂幍臋?quán)利要求。本領域技術 人員應當認識其他變化、修改和替代方式。如圖所示，提供了作為時間的函數(shù)的閾值電壓 (Vth)的曲線圖。被編程比特的閾值電壓保持在大約3. 4伏特，在IO8秒期間沒有電荷損失。 被擦除比特1204的閾值電壓也保持在大約2. 5伏特的值，在所述時間期間沒有電荷損失。 各閾值電壓是在Vg = Vd = Vs = Vb = 0處測量的。當然，可以存在其他修改、變化和替代 方式。盡管已描述了本發(fā)明的特定實施例，但是本領域技術人員應當理解，存在與所描 述的實施例等同的其他實施例。因此，應當理解，本發(fā)明不是由特定的所說明的實施例所限 定，而是僅由所附權(quán)利要求的范圍所限定。
權(quán)利要求
一種非易失性存儲器結(jié)構(gòu)的形成方法，所述方法包括提供包括表面區(qū)域的半導體襯底；形成覆蓋所述表面區(qū)域的柵極電介質(zhì)層；形成覆蓋所述柵極電介質(zhì)層的多晶硅柵極結(jié)構(gòu)；在所述多晶硅柵極結(jié)構(gòu)的下面的部分柵極電介質(zhì)層中形成底切區(qū)域；將所述多晶硅柵極結(jié)構(gòu)置于氧化環(huán)境，形成第一氧化硅層，所述第一氧化硅層覆蓋所述多晶硅柵極結(jié)構(gòu)的外圍；形成覆蓋所述多晶硅柵極結(jié)構(gòu)并填充所述底切區(qū)域的氧化鋁材料，所述氧化鋁材料包括夾在第一氧化鋁層和第二氧化鋁層之間的納米晶硅材料；使所述氧化鋁材料經(jīng)受選擇性蝕刻工藝，在所述底切區(qū)域的一部分中的嵌入?yún)^(qū)域中保留氧化鋁材料；以及形成側(cè)壁結(jié)構(gòu)，所述側(cè)壁結(jié)構(gòu)覆蓋所述多晶硅柵極結(jié)構(gòu)的側(cè)面區(qū)域。
2.根據(jù)權(quán)利要求1所述的方法，其中，通過沉積覆蓋所述多晶硅柵極結(jié)構(gòu)的介質(zhì)層并 接著通過選擇性蝕刻工藝來形成所述側(cè)壁結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述半導體襯底是P型硅晶片。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述底切區(qū)域是使用自限制蝕刻工藝而形成的。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述底切區(qū)域是空區(qū)域。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述納米晶硅具有外表面，所述外表面能夠積累 電荷。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述氧化鋁材料是高k電介質(zhì)材料。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述第一氧化鋁層和所述第二氧化鋁層是使用 原子層沉積而形成的。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述第一氧化鋁層和所述第二氧化鋁層每個都 具有大約1 1.3至大約1 1.7的鋁比氧的比例。
10.根據(jù)權(quán)利要求1所述的方法，其中，所述嵌入?yún)^(qū)域提供雙側(cè)的比特結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1所述的方法，其中，所述納米晶硅材料的厚度為大約2nm至大約4nm。
12.根據(jù)權(quán)利要求1所述的方法，其中，所述氧化鋁材料的特征在于第一厚度，所述第 一厚度受所述柵極電介質(zhì)層的厚度控制。
13.根據(jù)權(quán)利要求1所述的方法，還包括在所述半導體襯底的表面區(qū)域附近形成有源 區(qū)域。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述有源區(qū)域是通過注入工藝形成的，該注入 工藝使用N型砷作為摻雜物質(zhì)，使用多晶硅柵極結(jié)構(gòu)、包括所述側(cè)壁作為掩模。
15.一種非易失性存儲器結(jié)構(gòu)，包括半導體襯底，所述半導體襯底含有表面區(qū)域；位 于表面區(qū)域上的柵極電介質(zhì)層；位于柵極電介質(zhì)層上的多晶硅柵極結(jié)構(gòu)；在所述多晶硅柵 極結(jié)構(gòu)的下面的部分柵極電介質(zhì)層中形成有底切區(qū)域；第一氧化硅層，覆蓋所述多晶硅柵 極結(jié)構(gòu)的外圍；氧化鋁材料，位于部分底切區(qū)域中，所述氧化鋁材料包括夾在第一氧化鋁層 和第二氧化鋁層之間的納米晶硅材料；側(cè)壁結(jié)構(gòu)，覆蓋所述多晶硅柵極結(jié)構(gòu)的側(cè)面區(qū)域。
16.根據(jù)權(quán)利要求15所述的結(jié)構(gòu)，其中，所述底切區(qū)域是空區(qū)域。
17.根據(jù)權(quán)利要求15所述的結(jié)構(gòu)，其中，所述納米晶硅具有外表面，所述外表面能夠積 累電荷。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述納米晶硅材料的厚度為大約2nm至大約4nm。
19.根據(jù)權(quán)利要求15所述的結(jié)構(gòu)，其中，所述氧化鋁材料是高k電介質(zhì)材料。
全文摘要
一種非易失性存儲器結(jié)構(gòu)及其形成方法。其中非易失性存儲器結(jié)構(gòu)的形成方法包括提供半導體襯底以及形成覆蓋半導體襯底的表面區(qū)域的柵極電介質(zhì)層。形成覆蓋柵極電介質(zhì)層的多晶硅柵極結(jié)構(gòu)。該方法使多晶硅柵極結(jié)構(gòu)經(jīng)受氧化環(huán)境的影響，以使得形成覆蓋多晶硅柵極結(jié)構(gòu)的第一氧化硅層并且在多晶硅柵極結(jié)構(gòu)的下面形成底切區(qū)域。形成覆蓋多晶硅柵極結(jié)構(gòu)并填充底切區(qū)域的氧化鋁材料。在特定實施例中，氧化鋁材料具有夾在第一氧化鋁層與第二氧化鋁層之間的納米晶硅材料。氧化鋁材料經(jīng)受選擇性蝕刻工藝，在底切區(qū)域的一部分中的嵌入?yún)^(qū)域中保留氧化鋁材料。該方法形成覆蓋多晶硅柵極結(jié)構(gòu)的側(cè)面區(qū)域的側(cè)壁結(jié)構(gòu)。
文檔編號H01L29/423GK101996951SQ200910056728
公開日2011年3月30日 申請日期2009年8月20日 優(yōu)先權(quán)日2009年8月20日
發(fā)明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司