專利名稱：形成互連結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種形成互連結(jié)構(gòu)的方法。
背景技術(shù)：
隨著超大規(guī)模集成(ULSI)技術(shù)的飛速發(fā)展，半導(dǎo)體設(shè)備的布線設(shè)計(jì)原則的小型 化在不斷進(jìn)展。被集成的元件數(shù)量在增加，大規(guī)模集成電路的布線更為復(fù)雜，在此情況下， 多層互連結(jié)構(gòu)吸引了注意力，互連技術(shù)對(duì)產(chǎn)品成品率的提高起著關(guān)鍵性的作用。結(jié)合圖1A，現(xiàn)有的一種形成互連結(jié)構(gòu)的方法包括在晶圓的半導(dǎo)體器件層或金屬 布線層U上形成第一介質(zhì)層12 ；在所述第一介質(zhì)層12中形成貫穿第一介質(zhì)層12的接 觸孔，以暴露出半導(dǎo)體器件的電極或金屬布線；在所述接觸孔中填充金屬，形成導(dǎo)電插塞 12a ；在第一介質(zhì)層12和導(dǎo)電插塞12a上形成第二介質(zhì)層13 ；在第二介質(zhì)層13中形成開口， 以暴露出導(dǎo)電插塞12a ；在第二介質(zhì)層13的開口中填充金屬，形成金屬布線13a。因?yàn)殒u具有優(yōu)異的臺(tái)階覆蓋特性，符合填充接觸孔金屬的性能要求，所以成為填 充接觸孔的主要材料。鎢插塞的形成工藝可以參考中國專利申請(qǐng)200310122396. 9公開的 技術(shù)方案。然而，在后續(xù)的晶圓驗(yàn)收測試(WAT)中，對(duì)用現(xiàn)有方法形成的互連結(jié)構(gòu)進(jìn)行電性 測試時(shí)，經(jīng)常會(huì)發(fā)現(xiàn)測得的鎢插塞的阻值偏高，超過了規(guī)格所允許的上限，從而影響了互連 結(jié)構(gòu)的導(dǎo)電性能，導(dǎo)致產(chǎn)品成品率和可靠性降低。

發(fā)明內(nèi)容
本發(fā)明解決的是用現(xiàn)有方法形成的互連結(jié)構(gòu)中導(dǎo)電插塞的阻值偏高，影響互連結(jié) 構(gòu)導(dǎo)電性能的問題。為解決上述問題，本發(fā)明實(shí)施方式提供一種形成互連結(jié)構(gòu)的方法，包括提供依次包括互連層、第一介質(zhì)層和第二介質(zhì)層的晶圓，所述第一介質(zhì)層中形成 有導(dǎo)電插塞；用干式蝕刻在所述第二介質(zhì)層中形成開口，以暴露出所述導(dǎo)電插塞；對(duì)所述暴露出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝；
在所述第二介質(zhì)層的開口中填充金屬?？蛇x的，所述熱處理工藝的加熱溫度為500°C 760°C，加熱時(shí)間為25士5s。所述 導(dǎo)電插塞為鎢插塞。所述第二介質(zhì)層的開口中填充的金屬為銅。與現(xiàn)有技術(shù)相比，上述技術(shù)方案在形成導(dǎo)電插塞上開口的干式蝕刻工藝后，加入 了熱處理工藝，以使導(dǎo)電插塞中因干式蝕刻工藝形成的非晶態(tài)金屬再結(jié)晶，從而降低導(dǎo)電 插塞的阻值，提高互連結(jié)構(gòu)的導(dǎo)電性能。因此，上述形成互連結(jié)構(gòu)的方法可以提高產(chǎn)品的可 靠性和成品率。


圖IA和IB是現(xiàn)有技術(shù)形成的互連結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施方式形成互連結(jié)構(gòu)的方法流程圖；圖3是本發(fā)明實(shí)施例形成互連結(jié)構(gòu)的方法流程圖；圖4A至4E是本發(fā)明實(shí)施例形成互連結(jié)構(gòu)的方法的過程示意圖。
具體實(shí)施例方式經(jīng)發(fā)明人分析發(fā)現(xiàn)，用現(xiàn)有方法形成互連結(jié)構(gòu)的過程中，由于第二介質(zhì)層中的開 口是通過等離子體干式蝕刻(plasma dry etch)形成在鎢插塞上的，金屬鎢會(huì)與干式蝕刻 的等離子束氣體(例如氟碳化合物CF4、CHF3)接觸而轉(zhuǎn)為非晶態(tài)(amorphous)，例如圖IB 所示，在干式蝕刻形成開口后，鎢插塞12a的表面形成了一層薄的非晶層12b。非晶態(tài)的鎢 導(dǎo)電性能差，使得鎢插塞的阻值偏高。本發(fā)明實(shí)施方式在等離子體干式蝕刻形成導(dǎo)電插塞上的開口后，采用熱處理工藝 使導(dǎo)電插塞中的非晶態(tài)金屬再結(jié)晶(re-crystallize)，以降低導(dǎo)電插塞的阻值。本實(shí)施方 式形成互連結(jié)構(gòu)的方法如圖2所示，包括步驟S21，提供依次包括互連層、第一介質(zhì)層和第二介質(zhì)層的晶圓，所述第一介質(zhì) 層中形成有導(dǎo)電插塞； 步驟S22，用干式蝕刻在所述第二介質(zhì)層中形成開口，以暴露出所述導(dǎo)電插塞；步驟S23，對(duì)所述暴露出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝；步驟S24，在所述第二介質(zhì)層的開口中填充金屬。所述互連層可以是半導(dǎo)體器件層，也可以是金屬布線層；所述第二介質(zhì)層的開口 中填充金屬后形成半導(dǎo)體器件層或金屬布線層的上層金屬布線層。其中，形成所述第一介質(zhì)層的導(dǎo)電插塞包括用干式蝕刻在所述第一介質(zhì)層中形 成接觸孔，以暴露出半導(dǎo)體器件層中的半導(dǎo)體器件的電極或金屬布線層中的金屬布線；在 所述第一介質(zhì)層的接觸孔中填充金屬，形成導(dǎo)電插塞。另外，上述方法還包括在對(duì)所述暴露出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝后，及在 所述第二介質(zhì)層的開口中填充金屬前，濕式清洗所述暴露出導(dǎo)電插塞的晶圓。下面以所述互連層是半導(dǎo)體器件層為例對(duì)上述實(shí)施方式進(jìn)行詳細(xì)說明，圖3是本實(shí) 施例形成互連結(jié)構(gòu)的方法流程圖，圖4A至4E是本實(shí)施例形成互連結(jié)構(gòu)的方法的過程示意圖。請(qǐng)結(jié)合參考圖3和圖4A，首先執(zhí)行步驟S31，提供晶圓3，包括依次帶有半導(dǎo)體器件 層和第一介質(zhì)層32的硅襯底30。半導(dǎo)體器件層形成有MOS晶體管，包括依次位于硅襯底30上的柵介質(zhì)層311、多 晶硅柵層312和金屬硅化物(silicide)層313 ；位于柵介質(zhì)層311和多晶硅柵層312兩側(cè) 的硅襯底30上的側(cè)墻314 ；位于柵介質(zhì)層311兩側(cè)的硅襯底30中的低摻雜源/漏延伸區(qū) 315 ；以及位于柵介質(zhì)層311兩側(cè)的硅襯底30中的重?fù)诫s源/漏極316。其中，金屬硅化物 層313用于降低多晶硅柵層312的接觸電阻。第一介質(zhì)層32用于將半導(dǎo)體器件層與上層器件和金屬布線進(jìn)行縱向隔離。所述 第一介質(zhì)層32可以為氧化硅、氮化硅、氮氧化硅、各種低K材料，比如為摻碳的氧化硅等。形 成半導(dǎo)體器件層以及第一介質(zhì)層32為本領(lǐng)域技術(shù)人員公知技術(shù)，在此不加贅述。
接著請(qǐng)參考圖3和圖4B，執(zhí)行步驟S32，在第一介質(zhì)層32中形成接觸孔 (contact) 32a、32b，以暴露出半導(dǎo)體器件的電極。其中，接觸孔32a暴露出硅襯底30上的 金屬硅化物層313，接觸孔32b暴露出硅襯底30中的源/漏極316。形成接觸孔32a、32b的步驟具體可以包括用旋涂法在第一介質(zhì)層32上形成光阻 層(未圖示)，經(jīng)過曝光顯影工藝后，在光阻層上形成開口圖形；以光阻層為掩膜，用等離子 體干式蝕刻第一介質(zhì)層32至露出金屬硅化物層313和源/漏極316，形成接觸孔32a、32b。接著請(qǐng)參考圖3和圖4C，執(zhí)行步驟S33，在第一介質(zhì)層32的接觸孔32a、32b中填 充金屬鎢，形成鎢插塞321、322。形成鎢插塞321、322的步驟具體可以包括在第一介質(zhì)層32上及接觸孔32a、32b 內(nèi)壁沉積阻擋層33，用化學(xué)氣相沉積法(CVD)在第一介質(zhì)層32上形成金屬鎢層，且將金屬 鎢層填充滿接觸孔32a、32b ；用化學(xué)機(jī)械研磨法(CMP)研磨阻擋層和金屬鎢層至露出介質(zhì) 層32，形成鎢插塞321,322ο接著請(qǐng)參考圖3和圖4D，執(zhí)行步驟S34，在第一介質(zhì)層32和鎢插塞321、322上形 成第二介質(zhì)層34，用干式蝕刻在第二介質(zhì)層34中形成開口 34a、34b，以暴露出鎢插塞321、 322。第二介質(zhì)層34的材料為氧化硅或者氮化硅或者氮氧化硅等絕緣材料，第二介質(zhì) 層34可以是單層絕緣材料形成，還可以是一層以上的絕緣材料堆疊而形成的，例如一層氧 化硅和一層氮化硅堆疊而成。本實(shí)施例中，第二介質(zhì)層34是氮化硅-氧化硅-氮化硅的三 層堆疊結(jié)構(gòu)，用旋涂法在第二介質(zhì)層34上形成光阻層(未圖示)，經(jīng)過曝光顯影工藝后，在 光阻層上形成開口圖形；以光阻層為掩膜，用等離子體干式蝕刻第二介質(zhì)層34至露出鎢插 塞 321、322，形成開口 34a,34bο接著執(zhí)行步驟S35，對(duì)暴露出鎢插塞321、322的晶圓3進(jìn)行熱處理工藝。如圖4D 所示，經(jīng)過等離子體干式蝕刻后，金屬鎢會(huì)與干式蝕刻的等離子束氣體接觸而轉(zhuǎn)為非晶態(tài)， 因此在鎢插塞321、322的表面形成了一層薄的非晶層321a、322a。熱處理工藝可以實(shí)現(xiàn)金屬材料的再結(jié)晶，為了去除非晶層321a、322a，可以采用 熱處理工藝將非晶層321a、322a的鎢從非晶態(tài)轉(zhuǎn)化為晶態(tài)，以降低鎢插塞的阻值，提高 鎢插塞的導(dǎo)電性能。熱處理工藝可以在熱處理爐中進(jìn)行，熱處理工藝的參數(shù)可以根據(jù)非 晶層的材料和厚度來確定，本實(shí)施例中，熱處理工藝的參數(shù)具體為加熱溫度為500°C 760°C，加熱時(shí)間為25士5s，所述加熱溫度和時(shí)間可以按照一定的對(duì)應(yīng)關(guān)系進(jìn)行設(shè)定，例如 5000C *30s，630°C *25s，或 760°C *20s 等。接著請(qǐng)參考圖3和圖4E，執(zhí)行步驟S36，在第二介質(zhì)層34的開口 34a、34b中填充 金屬銅，形成金屬布線341、342?？梢圆捎秒婂児に囋诘诙橘|(zhì)層34的開口 34a、34b中填 充金屬銅，形成金屬布線341、342，其中，金屬布線341與半導(dǎo)體器件層中的MOS晶體管的多 晶硅柵層312電連接，金屬布線342與半導(dǎo)體器件層中的MOS晶體管的源/漏極316電連接。需要說明的是，在上述形成接觸孔32a、32b的步驟S32中，由于第一介質(zhì)層32中 的接觸孔32a也是通過等離子體干式蝕刻形成的，金屬硅化物也會(huì)與干式蝕刻的等離子束 氣體接觸而轉(zhuǎn)為非晶態(tài)，形成如圖3B所示的非晶層313a。因此在干式蝕刻形成接觸孔32a 后，也可以進(jìn)行熱處理工藝，以使非晶層313a再結(jié)晶，此時(shí)，根據(jù)非晶層313a的材料和厚度，熱處理工藝的參數(shù)可以為加熱溫度為200士20°C，加熱時(shí)間為25士5s。實(shí)踐證明，步驟 S35的熱處理工藝完成后，鎢插塞底部(金屬硅化物層表面)的非晶層313a和鎢插塞表面 的非晶層321a、322a都可以被去除，因此，在干式蝕刻形成接觸孔32a后的熱處理工藝可以省略。另外，在熱處理工藝后，還可以包括濕式清洗(wet clean)工藝，以清除干式蝕刻 接觸孔或開口而在其中形成的有機(jī)物殘留，在濕式清洗工藝后，再在第一介質(zhì)層的接觸孔 中填充金屬鎢或第二介質(zhì)層的開口中填充金屬銅。上述實(shí)施例是在半導(dǎo)體器件層上形成互連結(jié)構(gòu)，在其他實(shí)施例中，也可以是在金 屬布線層上形成互連結(jié)構(gòu)，例如可以在步驟S36形成的金屬布線層上形成互連結(jié)構(gòu)，所述 金屬布線層包括第二介質(zhì)層34和形成在第二介質(zhì)層34的開口 34a、34b中的金屬布線 341、342，可以繼續(xù)在所述金屬布線層的金屬布線341、342上形成互連結(jié)構(gòu)和上層金屬布 線層。上述技術(shù)方案在干式蝕刻第二介質(zhì)層以形成開口后，加入了熱處理工藝，以使鎢 插塞中因干式蝕刻形成的非晶層(包括非晶態(tài)的金屬鎢和金屬硅化物)再結(jié)晶，從而去除 鎢插塞中的非晶層，改善鎢插塞的導(dǎo)電性能。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保 護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種形成互連結(jié)構(gòu)的方法，其特征在于，包括提供依次包括互連層、第一介質(zhì)層和第二介質(zhì)層的晶圓，所述第一介質(zhì)層中形成有導(dǎo)電插塞；用干式蝕刻在所述第二介質(zhì)層中形成開口，以暴露出所述導(dǎo)電插塞；對(duì)所述暴露出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝；在所述第二介質(zhì)層的開口中填充金屬。
2.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述熱處理工藝的加熱 溫度為500°C 760°C，加熱時(shí)間為25士5s。
3.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述導(dǎo)電插塞為鎢插塞。
4.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述第二介質(zhì)層的開口 中填充的金屬為銅。
5.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述互連層為半導(dǎo)體器 件層。
6.根據(jù)權(quán)利要求5所述的形成互連結(jié)構(gòu)的方法，其特征在于，形成所述第一介質(zhì)層的 導(dǎo)電插塞包括用干式蝕刻在所述第一介質(zhì)層中形成接觸孔，以暴露出半導(dǎo)體器件的電極； 在所述第一介質(zhì)層的接觸孔中填充金屬，形成導(dǎo)電插塞。
7.根據(jù)權(quán)利要求6所述的形成互連結(jié)構(gòu)的方法，其特征在于，還包括用干式蝕刻在所 述第一介質(zhì)層中形成接觸孔后，對(duì)所述暴露出半導(dǎo)體器件的電極的晶圓進(jìn)行熱處理工藝。
8.根據(jù)權(quán)利要求7所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述熱處理工藝的加熱 溫度為200士20°C，加熱時(shí)間為25士5sn
9.根據(jù)權(quán)利要求6所述的形成互連結(jié)構(gòu)的方法，其特征在于，還包括在對(duì)所述暴露出 半導(dǎo)體器件的電極的晶圓進(jìn)行熱處理工藝后，濕式清洗所述暴露出半導(dǎo)體器件的電極的晶 圓。
10.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，所述互連層為金屬布線層。
11.根據(jù)權(quán)利要求10所述的形成互連結(jié)構(gòu)的方法，其特征在于，形成所述第一介質(zhì)層 的導(dǎo)電插塞包括用干式蝕刻在所述第一介質(zhì)層中形成接觸孔，以暴露出金屬布線；在所 述第一介質(zhì)層的接觸孔中填充金屬，形成導(dǎo)電插塞。
12.根據(jù)權(quán)利要求1所述的形成互連結(jié)構(gòu)的方法，其特征在于，還包括在對(duì)所述暴露 出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝后，濕式清洗所述暴露出導(dǎo)電插塞的晶圓。
全文摘要
一種形成互連結(jié)構(gòu)的方法，包括提供依次包括互連層、第一介質(zhì)層和第二介質(zhì)層的晶圓，所述第一介質(zhì)層中形成有導(dǎo)電插塞；用干式蝕刻在所述第二介質(zhì)層中形成開口，以暴露出所述導(dǎo)電插塞；對(duì)所述暴露出導(dǎo)電插塞的晶圓進(jìn)行熱處理工藝；在所述第二介質(zhì)層的開口中填充金屬。所述形成互連結(jié)構(gòu)的方法可以降低導(dǎo)電插塞的阻值，改善互連結(jié)構(gòu)的導(dǎo)電性能。
文檔編號(hào)H01L21/768GK101996932SQ20091005673
公開日2011年3月30日 申請(qǐng)日期2009年8月20日 優(yōu)先權(quán)日2009年8月20日
發(fā)明者王玉科, 陳險(xiǎn)峰 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司