專利名稱：形成交替的p型和n型單晶硅結構的方法
技術領域：
本發(fā)明涉及一種半導體集成電路制造工藝，特別是涉及一種形成交替的P型和N 型單晶硅結構的方法。
背景技術：
請參閱圖1，這是平面型超級結MOS管(super junction M0SFET)單元結構示意 圖。在N型重摻雜硅襯底11上具有一層N型外延層12，外延層12上具有一個溝槽，該溝 槽底部延伸到硅襯底11。溝槽的側壁為P型層13，即在圍繞且緊鄰溝槽側壁的N型外延層 12上所形成的P型摻雜硅區(qū)域。溝槽內緊鄰溝槽側壁和底部具有二氧化硅層141，再往內 填充有填充物142，填充物142可以是不摻雜的無定型硅、不摻雜的多晶硅、二氧化硅、氮化 硅、氧化氮化硅(SiOxNy)或其任意結合。P型層13上部(靠近外延層12表面)有P型重 摻雜區(qū)18，再向外兩側有N型重摻雜區(qū)19作為源極，再向外兩側為P阱17。外延層12之 上有柵氧化層15以及其上的多晶硅柵極16，柵氧化層15在上下位置上緊接源極19。柵極 16、部分源極19、溝槽填充物14之上有第一層層間介質(ILD-I)層21。層間介質21、部分 源極19、P型重摻雜區(qū)18之上有源極金屬電極層22。上述超級結MOS管采用新的耐壓層結構，即利用N型外延層12和緊鄰的P型層13 形成交替排列的P型和N型單晶硅結構。這種新的耐壓層結構具有如下特性在截止狀態(tài) 下，外加電壓使器件內部既有橫向電場也有縱向電場，如果擊穿發(fā)生前，P型和N型單晶硅 中的載流子都被耗盡，實現(xiàn)空穴和電子相互補償，那么器件的擊穿電壓就只依賴于N型外 延層12的厚度，而與N型外延層12的摻雜濃度無關，從而可以利用高摻雜濃度的N型外延 層12，在獲得低導通電阻的同時，實現(xiàn)超級結MOS管的高擊穿電壓，打破傳統(tǒng)功率MOS管的 理論極限。上述交替的P型和N型單晶硅結構的制作方法目前有多種。第一種是利用多次光 刻、外延成長和離子注入來制備，這種方法不僅工藝復雜、實現(xiàn)難度大、而且成本很高。第二 種是先在N型外延層上刻蝕溝槽，再在溝槽中淀積P型多晶硅，這種方法中淀積P型多晶硅 在工藝上難以得到需要的濃度，而且P型多晶硅在反向電壓下存在漏電大的問題。第三種 是先在N型外延層上刻蝕溝槽，再在溝槽側壁和/或底部以傾斜角度進行P型雜質的離子 注入，這種方法的穩(wěn)定性和重復性差不能用入批量生產。第四種是先在N型外延層上刻蝕 溝槽，再在溝槽中進行P型外延生長(淀積單晶硅)，然后進行化學機械研磨(CMP)，這是目 前通常的做法，這種方法對于溝槽深度在40 50 μ m或更深的情況，存在工藝時間長、成本 相對高而且難以得到無縫填充的缺點，并且由于外延成長在溝槽中，其缺陷控制也很困難。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種形成交替的P型和N型單晶硅結構的方法。為解決上述技術問題，本發(fā)明形成交替的P型和N型單晶硅結構的方法包括如下步驟第1步，在N型重摻雜硅襯底上具有一層N型外延層，其上熱氧化生長或淀積有一 層二氧化硅，其上再淀積有一層介質層；第2步，在硅片上已刻蝕一溝槽，穿過介質層、二氧化硅層、部分或全部外延層，溝 槽底部位于外延層或硅襯底；第3步，在溝槽中淀積一層高摻雜濃度的P型單晶硅或P型多晶硅；第4步，采用擴散工藝將P型單晶硅或P型多晶硅中的P型雜質擴散到溝槽的側 壁和底部，使溝槽的側壁和/或底部由原來的N型單晶硅變?yōu)镻型單晶硅從而形成一 P型 層；第5步，去除硅片表面的介質層；第6步，采用干法刻蝕工藝反刻硅片表面的二氧化硅直至刻蝕到外延層；第7步，在硅片表面淀積一層不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或 其任意結合；第8步，去除外延層之上的不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或其
任意結合。作為本發(fā)明的進一步改進，所述方法第1步、第2步、第5步、第7步、第8步中，所 述介質為氮化硅、氧化硅、氧化氮化硅或三者的任意結合。所述方法第3步中，所淀積的單晶硅或多晶硅中，雜質濃度為5 X IO15 1 X IO17原 子每立方厘米，淀積厚度為0. 5 2 μ m。所述方法第4步中，所述P型單晶硅或P型多晶硅也在高溫擴散過程中變?yōu)槎?化硅；或者所述方法第4步中，在高溫擴散工藝之后增加氧化工藝將所述P型單晶硅或 P型多晶硅氧化為二氧化硅。所述方法的第5步和第6步還可以改為第5’步，采用干法刻蝕工藝反刻硅片表面的二氧化硅和溝槽上部的二氧化硅直到 溝槽上部凸出的二氧化硅膜被刻掉為止；第6’步，去除硅片表面的介質層和氧化硅層。所述方法第7步中，所淀積的不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或 其三者的任意結合填充所述溝槽，并且所述溝槽中不存在封閉的空洞。本發(fā)明所述方法降低了傳統(tǒng)的P型外延方法對外延或淀積工藝的工藝要求，還可 以得到無縫的溝槽填充效果，從而提高采用此種工藝的半導體器件的可靠性。


圖1是超級結MOS管的單元結構示意圖；圖2a 圖2h是本發(fā)明各步驟的硅片剖面示意圖。圖中附圖標記說明11為N型重摻雜硅襯底；12為N型外延層；13為P型層；141為二氧化硅；142為 溝槽填充物；15為柵氧化層；16為多晶硅柵極；17為P阱；18為P型重摻雜區(qū)；19為N型 摻雜區(qū)(源極)；21為層間介質；22為源極金屬電極；23為接觸孔；31為氧化硅；32為介質層；33為溝槽；34為P型單晶硅或P型多晶硅；35為二氧化硅；36為溝槽填充物。
具體實施例方式本發(fā)明所述交替的P型和N型單晶硅結構包括兩種情況，第一種是在N型外延層 和/或硅襯底上形成P型層，所述P型層是指由P型單晶硅或P型多晶硅在溝槽的側壁和 /或底部經擴散形成的P型單晶硅；第二種是在P型外延層和/或硅襯底上形成N型層，所 述N型層是指由N型單晶硅或N型多晶硅在溝槽的側壁和/或底部經擴散形成的N型單晶 硅。下面僅以第一種情況為例詳細說明，第二種情況可以完全比照第一種情況實施。本發(fā)明形成交替的P型和N型單晶硅結構的方法包括如下步驟第1步，請參閱圖2a，在N型重摻雜硅襯底11上具有一層N型外延層12，在外延 層12上熱氧化生長或淀積一層二氧化硅31，在氧化硅層31上再淀積一層介質層32。氧化 硅層31作為介質層32的緩沖層，氧化硅層31的厚度可以是150 300 A。介質層32可以 是氮化硅、氧化硅、氧化氮化硅或三者的任意結合等，厚度為1000 3000八。第2步，請參閱圖2b，在硅片上已刻蝕出溝槽33。一般600V的平面型超級結MOS 管器件外延厚度為40 50 μ m,溝槽33的深度可以是40 50 μ m (穿透外延層22，溝槽33 底部位于硅襯底11，如圖2b所示)；也可以是20-30 μ m (停留在外延層22中，溝槽33底部 位于外延層22，未圖示)。溝槽33的寬度可以是1. 5 5 μ m，根據器件的具體設計而定。 在刻蝕溝槽33時可以利用光刻膠或者介質層32作為掩膜層。上述第1 2步是在硅片上刻蝕出溝槽，這兩步可以認為是本發(fā)明的預備步驟。第3步，請參閱圖2c，在溝槽33中淀積一層高摻雜濃度的P型單晶硅34(即外 延)，或者在溝槽33中淀積一層高摻雜濃度的P型多晶硅34。所述P型單晶硅或P型多 晶硅34中的雜質濃度可以是5X IO15 IX IO17原子(或離子)每立方厘米，淀積厚度為 0. 5 2 μ m。第4步，請參閱圖2d，采用擴散工藝將P型單晶硅或P型多晶硅34中的P型雜質 擴散到溝槽33的側壁和底部，這里需要區(qū)分兩種情況。第一種情況，當溝槽33穿透了外延 層22，本步操作使溝槽33的側壁由原來的N型單晶硅(外延層12)變?yōu)镻型單晶硅(P型 層)，但是溝槽33的底部仍然為N型硅襯底11。這是由于N型硅襯底11的摻雜濃度通常 為IO19原子每立方厘米的數(shù)量級，IO15 IO17原子每立方厘米的P型雜質擴散對硅襯底11 的N型摻雜濃度幾乎沒有影響。此時的P型層僅存在于溝槽33的側壁，如圖2d所示。第 二種情況，當溝槽33停留在外延層22中，本步操作使溝槽33的側壁和底部都由原來的N 型單晶硅(外延層12)變?yōu)镻型單晶硅(P型層)。此時的P型層同時存在于溝槽33的側 壁和底部(未圖示)。本步操作中，P型單晶硅或P型多晶硅34可以同時在高溫擴散過程中被氧化成二 氧化硅35。或者，在高溫擴散工藝之后采用氧化工藝將P型單晶硅或P型多晶硅34氧化為 二氧化硅35。第5步，請參閱圖2e，去除硅片表面的介質層32。例如介質層32為氮化硅時，可 以采用濕法腐蝕工藝、干法刻蝕工藝或兩者的結合去除。第6步，請參閱圖2f，采用干法刻蝕工藝反刻(回刻)二氧化硅31和凸出于硅片 表面之上的二氧化硅35，直至刻蝕到外延層12的上表面時停止刻蝕。這一步例如可以采用高密度等離子體刻蝕工藝。這一步將二氧化硅35在溝槽33開口附近的凸出部位去除，從 而使溝槽33的開口擴大，便于后續(xù)對溝槽進行填充。第7步，請參閱圖2g，在硅片表面淀積一層不摻雜的無定型硅(Amorphous silicon) 36、不摻雜的多晶硅36、介質36或其任意結合，其中的介質層36可以是二氧化硅、 氮化硅、氧化氮化硅或其任意結合等。這一步如果填充物36為氧化硅，則與二氧化硅35合 為一層，該氧化硅的淀積可以采用化學氣相淀積(CVD)、或者高密度等離子體化學氣相淀積 (HDPCVD)以提高填充能力。如果填充物36為不摻雜的無定型硅或不摻雜的多晶硅，則在 淀積之前先以氧化工藝或淀積工藝在硅片表面形成一層100 500人厚度的氧化層(未圖 示)。由于本步驟之前具有一次反刻，因此本步中填充物36可以將溝槽33無縫填充(即溝 槽33內部不存在封閉的空洞)。填充物36的厚度根據第6步完成后溝槽33的開口處的寬 度而定，通常淀積厚度為第6步完成后溝槽33的開口處的寬度的0. 5 0. 8倍。第8步，請參閱圖2h，去除外延層12之上的淀積物36 (即溝槽填充物36)。這一 步可以采用化學機械研磨工藝、干法刻蝕工藝反刻或者兩者的結合實現(xiàn)。上述方法中，第5步和第6步可以改為第5’步，采用干法刻蝕工藝反刻(回刻)溝槽33上部的二氧化硅35，至少將二氧 化硅35在溝槽33開口附近的凸出部位刻蝕掉為止，理想情況下可以將二氧化硅35刻蝕到 抵達外延層12的上表面。這一步可以使溝槽33的開口擴大，便于后續(xù)對溝槽進行填充。第6’步，去除硅片表面的介質層32和二氧化硅31直至到達外延層12的上表面。 如果第5’步反刻的二氧化硅35還在外延層12的上表面之上，這一步也同時將外延層12 之上的二氧化硅35去除。這一步可以采用濕法腐蝕工藝、干法刻蝕工藝、化學機械研磨工 藝或其任意結合。上述第5’步、第6’步中，如果介質層32的材料就是二氧化硅，那么第5’步和第 6’步可以合并，統(tǒng)一采用干法刻蝕反刻、濕法腐蝕、化學機械研磨或其結合的工藝去除介質 層32、二氧化硅31和二氧化硅35直至到達外延層12的上表面。本發(fā)明形成交替的P型和N型單晶硅結構的方法，其第3 4步先在溝槽中填充高 濃度的P型硅，再將P型雜質擴散到溝槽的側壁和/或底部，最后將所填充的P型硅氧化； 這樣就降低了傳統(tǒng)的P型外延方法對外延或淀積工藝的工藝要求。其第5 7步先采用反 刻工藝去除溝槽上部側壁的氧化硅，再往溝槽中進行填充；這樣可以得到無縫的溝槽填充 效果，從而提高采用此種工藝的半導體器件的可靠性。上述方法僅介紹了“在N型外延層和/或硅襯底上形成P型層”，如果想要“在P型 外延層和/或硅襯底上形成N型層”，可以比照上述方法，只需將上述方法各步驟中的“P” 和“N”互換即可。同樣的，“在P型外延層和/或硅襯底上形成N型層”也有區(qū)分第a種情況，交替的P型和N型單晶硅結構是在P型硅外延層上形成的N型層，所 述N型層是指由N型單晶硅所構成的一溝槽的側壁和底部；此時在第2步中，所述溝槽穿過介質層、二氧化硅層和部分外延層，溝槽底部位于 外延層；在第4步中，采用擴散工藝將N型單晶硅或N型多晶硅中的N型雜質擴散到溝槽的 側壁和底部，使溝槽的側壁和底部由原來的P型單晶硅變?yōu)镹型單晶硅從而形成一 N型層。第b種情況，交替的P型和N型單晶硅結構是在P型硅外延層和硅襯底上形成的N型層，所述N型層是指由N型單晶硅所構成的一溝槽的側壁；此時在第2步中，所述溝槽穿過介質層、二氧化硅層和全部外延層，溝槽底部位于 硅襯底；在第4步中，采用擴散工藝將N型單晶硅或N型多晶硅中的N型雜質擴散到溝槽的 側壁和底部，使溝槽的側壁由原來的P型單晶硅變?yōu)镹型單晶硅從而形成一 N型層。采用本發(fā)明所述方法，并結合成熟的VDMOS(垂直導電雙擴散型MOS管)加工工 藝，可以制作如圖1所示的平面型超級結MOS管。下面僅以600伏平面型超級結MOS管 (VDMOS)為例進行說明，請參閱圖1。在高摻雜(電阻率為0. 001 0. 002ohm'cm)的N型硅襯底11上具有一層40 50 μ m厚的高摻雜(電阻率為1 3ohm*cm)N型外延層12。這是預備狀態(tài)，其后依次包括 淀積二氧化硅作為保護環(huán)(厚度為6000 ΙΟΟΟΟΑ，未圖示)；對保護環(huán)進行離子注入；本發(fā) 明所述第1步 第8步(在進行第7步時，同時對保護環(huán)離子注入的雜質進行擴散推阱)； 形成柵氧化層15 (厚度為800 1000 A )；淀積多晶硅(通常厚度為2000 4000 A )；刻 蝕出多晶硅柵極16 ；離子注入形成P阱17和P型重摻雜區(qū)18 ；離子注入形成N型重摻雜 區(qū)19 ；淀積層間介質層21 (厚度為8000 10000人)；刻蝕接觸孔23 ；淀積源極金屬電極 層22 (厚度為20000 40000人)；背面減薄和背面金屬化(未圖示)等。將上述方法和圖1中的N與P符號交換，即可得到PMOS的制作工藝。并且，本發(fā) 明所述方法既可以適用于圖1所示的平面型器件，也可以適用于垂直型器件(未圖示)。以上實施例所述工藝、步驟、數(shù)值僅為示意，在不違反本發(fā)明原理、精神與思想的 前提下所作的任何變化與修飾，均應視作本發(fā)明的保護范圍之內。
權利要求
一種形成交替的P型和N型單晶硅結構的方法，其特征是，所述交替的P型和N型單晶硅結構是在N型硅外延層和/或N型重摻雜硅襯底上形成的P型層，所述P型層是指由P型單晶硅所構成的一溝槽的側壁和/或底部；所述方法包括如下步驟第1步，在N型重摻雜硅襯底上具有一層N型外延層，其上熱氧化生長或淀積有一層二氧化硅，其上再淀積有一層介質層；第2步，在硅片上已刻蝕一溝槽，穿過介質層、二氧化硅層、部分或全部外延層，溝槽底部位于外延層或硅襯底；第3步，在溝槽中淀積一層高摻雜濃度的P型單晶硅或P型多晶硅；第4步，采用擴散工藝將P型單晶硅或P型多晶硅中的P型雜質擴散到溝槽的側壁和底部，使溝槽的側壁和/或底部由原來的N型單晶硅變?yōu)镻型單晶硅從而形成一P型層；第5步，去除硅片表面的介質層；第6步，采用干法刻蝕工藝反刻硅片表面的二氧化硅直至刻蝕到外延層；第7步，在硅片表面淀積一層不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或其三者的任意結合；第8步，去除外延層之上的不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或其三者的任意結合。
2.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述交 替的P型和N型單晶硅結構是在N型硅外延層上形成的P型層，所述P型層是指由P型單 晶硅所構成的一溝槽的側壁和底部；所述方法第2步中，所述溝槽穿過介質層、二氧化硅層和部分外延層，溝槽底部位于外 延層；所述方法第4步中，采用擴散工藝將P型單晶硅或P型多晶硅中的P型雜質擴散到溝 槽的側壁和底部，使溝槽的側壁和底部由原來的N型單晶硅變?yōu)镻型單晶硅從而形成一 P型層。
3.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述交 替的P型和N型單晶硅結構是在N型硅外延層和硅襯底上形成的P型層，所述P型層是指 由P型單晶硅所構成的一溝槽的側壁；所述方法第2步中，所述溝槽穿過介質層、二氧化硅層和全部外延層，溝槽底部位于硅 襯底；所述方法第4步中，采用擴散工藝將P型單晶硅或P型多晶硅中的P型雜質擴散到溝 槽的側壁和底部，使溝槽的側壁由原來的N型單晶硅變?yōu)镻型單晶硅從而形成一 P型層。
4.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述方 法第1步、第2步、第5步、第7步、第8步中，所述介質為氮化硅、氧化硅、氧化氮化硅或三 者的任意結合。
5.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述方 法第3步中，所淀積的單晶硅或多晶硅中，雜質濃度為5X IO15 IX IO17原子每立方厘米， 淀積厚度為0. 5 2 μ m。
6.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述方法第4步中，所述P型單晶硅或P型多晶硅也在高溫擴散過程中變?yōu)槎趸?；或者所述方法?步中，在高溫擴散工藝之后增加氧化工藝將所述P型單晶硅或P型 多晶硅氧化為二氧化硅。
7.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述方 法的第5步和第6步改為第5’步，采用干法刻蝕工藝反刻溝槽上部的二氧化硅，至少將溝槽上部的二氧化硅的 凸出部位刻蝕掉；第6’步，去除硅片表面的介質層和氧化硅層、和/或溝槽上部的二氧化硅，直至到達外 延層。
8.根據權利要求1所述的形成交替的P型和N型單晶硅結構的方法，其特征是，所述方 法第7步中，所淀積的不摻雜的無定型硅、或不摻雜的多晶硅、或介質、或其三者的任意結 合填充所述溝槽，并且所述溝槽中不存在封閉的空洞。
9.根據權利要求1至8中任何一項所述的形成交替的P型和N型單晶硅結構的方法， 其特征是，所述交替的P型和N型單晶硅結構是在P型外延層和/或硅襯底上形成N型層， 所述N型層是指由N型單晶硅所構成的一溝槽的側壁和/或底部；所述方法的第1 8步中，將字母P和字母N互換。
全文摘要
本發(fā)明公開了一種形成交替的P型和N型單晶硅結構的方法，該方法先在溝槽中淀積一層高摻雜濃度的P型單晶硅或P型多晶硅，然后采用擴散工藝將P型雜質擴散到溝槽的側壁和底部從而在溝槽的側壁和/或底部形成P型層，最后將所淀積的P型單晶硅或P型多晶硅氧化為為二氧化硅。本發(fā)明所述方法降低了傳統(tǒng)的P型外延方法對外延或淀積工藝的工藝要求，還可以得到無縫的溝槽填充效果，從而提高采用此種工藝的半導體器件的可靠性。
文檔編號H01L21/311GK101887847SQ200910057250
公開日2010年11月17日 申請日期2009年5月13日 優(yōu)先權日2009年5月13日
發(fā)明者肖勝安 申請人:上海華虹Nec電子有限公司