專利名稱：一種單大馬士革工藝集成方法
技術領域：
本發(fā)明涉及集成電路制造中大馬士革結構的工藝集成方法，尤其涉及一種單大馬 士革工藝集成方法。
背景技術：
隨著集成度的提高，低介電常數(shù)材料被廣泛用于90nm以下技術金屬層間膜。使用 低介電常數(shù)電介質作為金屬層間膜，可以有效地降低互連線之間的寄生電容容量，降低信 號串擾，可以縮短信號傳播延時，提高芯片速度。但是由于低介電常數(shù)材料的松軟結構和易 滲透性，在芯片制造過程很容易受到損傷，比如等離子體去膠。傳統(tǒng)單大馬士革工藝，一般包含如下步驟(1)在氮化硅膜1上淀積金屬層間膜2，見圖IA ；(2)線槽光刻形成線槽圖形，在金屬層間膜2的特定區(qū)域上形成光刻膠3，見圖 IB ；(3)線槽刻蝕，光刻膠3去除，見圖IC ；(4)全面淀積金屬，形成金屬連線4，見圖ID ；(5)化學機械拋光磨平金屬，使金屬連線4與金屬層間膜2同高，見圖IE ；其中步驟(3)中光刻膠去除一般都采用氧氣等離子體去膠，低介電常數(shù)金屬層間 膜會受到一定程度的損傷，K值(介電常數(shù))增加。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種單大馬士革工藝集成方法，避免低介電常數(shù) 金屬層間膜在工藝流程中受到氧氣等離子體損傷導致介電常數(shù)增加，進而影響器件性能。為解決上述技術問題，本發(fā)明提供一種單大馬士革工藝集成方法，包含如下步 驟(1)在氮化硅膜上淀積金屬層間膜；(2)線槽光刻形成線槽圖形；(3)線槽刻蝕，光刻膠去除；(4)全面淀積金屬，形成金屬連線；(5)化學機械拋光磨平金屬；(6)金屬層間膜去除，留下金屬連線；(7)全面淀積低介電常數(shù)金屬層間膜；(8)化學機械拋光磨平低介電常數(shù)金屬層間膜。步驟(1)中淀積的金屬層間膜是普通氧化膜或者低介電常數(shù)材料。步驟(3)中所述的光刻膠去除采用氧氣等離子體去膠；如果步驟⑴中淀積的金 屬層間膜是低介電常數(shù)材料，在步驟(3)的光刻膠去除時，低介電常數(shù)材料會被等離子體 損傷，K值增加。
步驟⑴淀積的金屬層間膜在步驟(6)被全部去除。步驟(6)所述的金屬層間膜去除采用偏向各向同性的干法等離子體刻蝕。和現(xiàn)有技術相比，本發(fā)明具有以下有益效果采用本發(fā)明方法可以完全避免低介 電常數(shù)金屬層間膜受到氧氣等離子體去膠損傷，從而提高器件性能。


圖1是現(xiàn)有的單大馬士革工藝集成方法工藝流程示意圖；圖2是本發(fā)明的一種單大馬士革工藝集成方法工藝流程示意圖；其中，1是氮化硅膜，2是金屬層間膜，3是光刻膠，4是金屬連線，5是低介電常數(shù)金 屬層間膜。
具體實施例方式下面結合附圖和實施例對本發(fā)明作進一步詳細的說明。本發(fā)明一種避免等離子體去膠損傷低介電常數(shù)金屬層間膜的單大馬士革工藝集 成方法，具體包含圖1 8所示的工藝流程(1)在氮化硅膜1上淀積金屬層間膜2，見圖2A ；該步驟淀積的金屬層間膜2可以 是普通氧化膜(例如TE0S，或者PE oxide材料)，不一定要低介電常數(shù)材料，這樣可以降低 成本。如果是低介電常數(shù)材料，也將在工藝流程步驟(3)光刻膠去除時被等離子體損傷，K 值(介電常數(shù))增加。(2)線槽光刻形成線槽圖形，在金屬層間膜2的特定區(qū)域上形成光刻膠3，見圖2B。(3)線槽刻蝕，光刻膠3去除，見圖2C ；該步驟光刻膠3去除采用半導體制造技術 里后道最常用的氧氣等離子體去膠。如果步驟(1)淀積的是低介電常數(shù)材料，會被損傷，K 值增加。(4)全面淀積金屬，形成金屬連線4，見圖2D。(5)化學機械拋光磨平金屬，使金屬連線4與金屬層間膜2同高，見圖2E。(6)金屬層間膜2去除，留下金屬連線4，見圖2F;步驟(1)淀積的金屬層間膜2在 該步驟中被全部去除。所述的金屬層間膜2去除采用偏向各向同性的干法等離子體刻蝕， 否則金屬連線4側壁的金屬層間膜2將去除不掉，形成側墻。(7)全面淀積低介電常數(shù)金屬層間膜5，見圖2G。(8)化學機械拋光磨平低介電常數(shù)金屬層間膜5，使低介電常數(shù)金屬層間膜5與金 屬連線4同高，見圖2H ；該步驟的化學機械拋光磨平低介電常數(shù)金屬層間膜5會遇到一些 挑戰(zhàn)。原因是低介電常數(shù)材料結構比較松軟，容易滲透研磨液。本發(fā)明的主要解決方案是在形成單大馬士革結構后再把被去膠過程氧氣損傷的 金屬層間膜去除掉，再重新淀積新鮮的金屬層間膜，然后用化學機械拋光磨到需要的厚度。 采用本發(fā)明方法可以完全避免低介電常數(shù)金屬層間膜受到氧氣等離子體去膠損傷，從而提 高器件性能。
權利要求
一種單大馬士革工藝集成方法，其特征是，包含如下步驟(1)在氮化硅膜上淀積金屬層間膜；(2)線槽光刻形成線槽圖形；(3)線槽刻蝕，光刻膠去除；(4)全面淀積金屬，形成金屬連線；(5)化學機械拋光磨平金屬；(6)金屬層間膜去除，留下金屬連線；(7)全面淀積低介電常數(shù)金屬層間膜；(8)化學機械拋光磨平低介電常數(shù)金屬層間膜。
2.根據(jù)權利要求書1所述的單大馬士革工藝集成方法，其特征是，步驟(1)中淀積的金 屬層間膜是普通氧化膜，或者低介電常數(shù)材料。
3.根據(jù)權利要求書1所述的單大馬士革工藝集成方法，其特征是，步驟(3)中所述的光 刻膠去除采用氧氣等離子體去膠；如果步驟(1)中淀積的金屬層間膜是低介電常數(shù)材料， 在步驟(3)的光刻膠去除時，低介電常數(shù)材料會被等離子體損傷，K值增加。
4.根據(jù)權利要求書1所述的單大馬士革工藝集成方法，其特征是，步驟(1)淀積的金屬 層間膜在步驟(6)被全部去除。
5.根據(jù)權利要求4所述的單大馬士革工藝集成方法，其特征是，步驟(6)所述的金屬層 間膜去除采用偏向各向同性的干法等離子體刻蝕。
全文摘要
本發(fā)明公開了一種單大馬士革工藝集成方法，包含如下步驟(1)在氮化硅膜上淀積金屬層間膜；(2)線槽光刻形成線槽圖形；(3)線槽刻蝕，光刻膠去除；(4)全面淀積金屬，形成金屬連線；(5)化學機械拋光磨平金屬；(6)金屬層間膜去除，留下金屬連線；(7)全面淀積低介電常數(shù)金屬層間膜；(8)化學機械拋光磨平低介電常數(shù)金屬層間膜。該方法能避免低介電常數(shù)金屬層間膜在工藝流程中受到氧氣等離子體損傷導致介電常數(shù)增加，從而提高器件性能。
文檔編號H01L21/768GK101937870SQ20091005752
公開日2011年1月5日 申請日期2009年6月30日 優(yōu)先權日2009年6月30日
發(fā)明者曾林華 申請人:上海華虹Nec電子有限公司