專利名稱：等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，主要應(yīng)用于PDP(Plasma Display Pand)等離子 平板顯示器驅(qū)動(dòng)芯片。
背景技術(shù)：
等離子顯示器以其出眾的圖像效果、獨(dú)特的數(shù)字信號(hào)直接驅(qū)動(dòng)方式而成為優(yōu)秀的視頻 顯示設(shè)備和高清晰的電腦顯示器，是目前大型壁掛式電視、HDTV(High Definition Television) 和大型多媒體顯示屏的發(fā)展趨勢(shì)。相比液晶面板，等離子面板能以更少的工序、更快的時(shí) 間、更低的設(shè)備投資完成同等產(chǎn)能產(chǎn)品的制造，并且具有視角寬、壽命長(zhǎng)、刷新速度快、 光效及亮度高、易于制作大屏幕，工作溫度范圍寬等許多優(yōu)良特性。隨著等離子平板顯示 器朝大尺寸和高分辨率方向發(fā)展，單個(gè)屏幕所需的驅(qū)動(dòng)芯片數(shù)目顯著增加，這就對(duì)驅(qū)動(dòng)芯 片提出了多輸出和緊縮芯片面積的需要。在PDP驅(qū)動(dòng)芯片中高壓器件占據(jù)了芯片的絕大部 分面積，并且相對(duì)于邏輯電路具有很大的功耗，因此PDP驅(qū)動(dòng)芯片中的高壓器件設(shè)計(jì)尤為 關(guān)鍵。
文獻(xiàn)(1) Kenya Kobayashi, Hiroshi Yanagigawa， Kazuhisa Mori， Shuichi Yamanaka, Akira Fujiwara. High Voltage SOI CMOS IC Technology for Driving Plasma Display Panels. Proceedings of 1998 International Symposium on Power Semiconductor Devices and ICs, Vol.10: 141-144，采用硅基自隔離技術(shù)，在體硅材料上集成了高壓NMOS(HV-NMOS)和高壓PMOS (HV-PMOS)器件，如圖1所示。其中，l是p襯底，4是HV-NMOS n型漂移區(qū)，9是 HV-NMOS n+漏區(qū)，7是HV-NMOS n+源區(qū)，5是HV-NMOS源區(qū)p+阱接觸區(qū)，5和7被包 圍在HV-NMOS源區(qū)p阱6中，8是HV-NMOS柵氧化層。2是深n阱，3是HV-PMOS p 型漂移區(qū)，13是HV-PMOS p+漏區(qū)，11是HV-PMOS p+源區(qū)，10是深n阱n+阱接觸區(qū)， 12是HV-PMOS厚柵氧化層。HV-PMOS柵氧化層12較厚，可以承受高的柵源電壓VGS， 滿足電平位移電路對(duì)HV-PMOS柵源間耐高壓的要求。14是場(chǎng)氧化層，16是多晶硅柵極， 15是源極金屬，17是漏極金屬，18是金屬前介質(zhì)。然而由于HV-NMOS和HV-PMOS采 用硅基自隔離技術(shù)，具有很大的PN結(jié)隔離面積，且存在由p型漂移區(qū)3、深n阱2和p 襯底1構(gòu)成的寄生PNP管開啟的可能。此外，隨著溫度的升高反偏PN結(jié)的泄漏電流會(huì)急 劇增加，增加了器件的功耗，并易導(dǎo)致由HV-NMOSn型漂移區(qū)4、 p襯底l、深n阱2和 HV-PMOS p型漂移區(qū)3構(gòu)成的寄生晶閘管開啟。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一組基于厚層SOI材料的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件。 由于體硅技術(shù)采用PN結(jié)隔離，寄生效應(yīng)嚴(yán)重，不易實(shí)現(xiàn)IGBT的單片集成。高端IGBT由 于器件陰極會(huì)工作在高電位，因此較低端IGBT相比更難集成于體硅技術(shù)中。本發(fā)明中的SOI 技術(shù)采用全介質(zhì)隔離，可實(shí)現(xiàn)高耐壓、低導(dǎo)通電阻的IGBT單片集成，避免體硅技術(shù)所帶來 的泄漏電流大、芯片面積大、寄生效應(yīng)嚴(yán)重、同襯底各個(gè)電路單元間相互影響等缺點(diǎn)。利用 LIGBT作為輸出管的等離子平板顯示器驅(qū)動(dòng)芯片具有負(fù)載能力強(qiáng)、導(dǎo)通損耗小等優(yōu)點(diǎn)。同時(shí) 厚層SOI材料可以滿足器件高耐壓的要求，與薄層SOI技術(shù)相比自熱效應(yīng)得到明顯緩解，且 IGBT具有更低的導(dǎo)通電阻。這組基于厚層SOI材料的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器 件充分利用了SOI技術(shù)的低漏電、占用芯片面積小、高速、高集成度、低功耗的特點(diǎn)，滿足 了大尺寸PDP的發(fā)展需求。
本發(fā)明提供的基于厚層SOI材料的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件，其具體結(jié)構(gòu) 如圖2所示，包括襯底l、埋氧層2、 SOI層3，在SOI層3上建立的高壓pLDMOS器件 (p-channel Lateral Double-diffused MOSFET) 50、高壓nLDMOS器件(n-channel Lateral Double-diffiised MOSFET) 51和高壓nLIGBT器件(n-channel Lateral Insulated Gate Bipolar Transistor) 52。埋氧層2處于襯底1和SOI層3中間，SOI層3的厚度為8 15pm。高壓 pLDMOS 50、高壓nLDMOS 51和高壓nLIGBT 52通過深槽介質(zhì)隔離區(qū)4分開。
由于本發(fā)明中采用了厚層SOI材料，因此可以采用深槽介質(zhì)隔離實(shí)現(xiàn)器件的介質(zhì)隔離。 如圖2所示，深槽介質(zhì)隔離區(qū)4由側(cè)壁二氧化硅層43、槽內(nèi)填充物41以及場(chǎng)氧化層42構(gòu)成。 場(chǎng)氧化層42位于側(cè)壁二氧化硅層43和槽內(nèi)填充物41的上方。根據(jù)隔離島間耐壓不同，不 同器件間可采用單槽隔離、雙槽隔離或多槽隔離的方式來實(shí)現(xiàn)高壓器件或高低壓器件間的電 氣隔離。在雙槽隔離或多槽隔離時(shí)，深槽介質(zhì)隔離區(qū)4之間是SOI層34。
所述高壓pLDMOS器件50由n型SOI層30、 p型漂移區(qū)8、 p+漏區(qū)9、 n型體區(qū)10、 p+源區(qū)7、 n+體接觸區(qū)6、柵氧化層503、場(chǎng)氧化層501、多晶硅柵極507、源極金屬505、 漏極金屬502和層間介質(zhì)509構(gòu)成。部分n型體區(qū)10上具有柵氧化層503，為滿足等離子平 板顯示器驅(qū)動(dòng)芯片電平位移電路對(duì)pLDMOS柵極和源極間耐高壓的要求，柵氧化層503的 厚度為100nm 650nm 。場(chǎng)氧化層501處于多晶硅柵極507和p型漂移區(qū)8之間。部分多 晶硅柵極507位于層間介質(zhì)509和柵氧化層503之間。p+漏區(qū)9位于漏極金屬502下，并且 被p型漂移區(qū)8包圍。p+源區(qū)7和n+體接觸區(qū)6相連，兩者位于源極金屬505之下，被n型 體區(qū)10包圍。所述多晶硅柵極507、源極金屬505和漏極金屬502通過層間介質(zhì)509相互隔離。其中多晶硅柵極507沿著場(chǎng)氧化層501上方延伸，形成柵場(chǎng)板。漏極金屬502跨過場(chǎng)氧 化層501的上方，形成漏極場(chǎng)板。
所述高壓nLDM0S器件51由n型S0I層31、 n型緩沖層ll、 n+漏區(qū)12、 p型體區(qū)15、 n+源區(qū)13、 p+體接觸區(qū)14、源極深p+區(qū)21、柵氧化層513、場(chǎng)氧化層511、多晶硅柵極517、 源極金屬515、漏極金屬512和層間介質(zhì)519構(gòu)成。源極深p+區(qū)21位于p+體接觸區(qū)14和 n+源區(qū)13的下方，柵氧化層513處于多晶硅柵極517和p型體區(qū)15之間，多晶硅柵極517 位于柵氧化層513和部分場(chǎng)氧化層511上。n+源區(qū)13和p+體接觸區(qū)14并排位于源極金屬515 之下，被p型體區(qū)15包圍。源極深p+區(qū)21結(jié)深比p型體區(qū)15深，可抑制由n+源區(qū)13、 p 型體區(qū)15和n型SOI層31構(gòu)成的寄生npn雙極晶體管開啟。n+漏區(qū)12位于漏極金屬512 下，被n型緩沖層11包圍。所述多晶硅柵極517、源極金屬515和漏極金屬512通過層間介 質(zhì)519相互隔離。
所述高壓nLIGBT器件52由n型SOI層32、 p型體區(qū)18、 n+陰極區(qū)16、陰極深p+區(qū) 19、 n型緩沖層20、 p+陽極區(qū)17、柵氧化層523、場(chǎng)氧化層521、多晶硅柵極527、陰極金 屬525、陽極金屬522和層間介質(zhì)529構(gòu)成。柵氧化層523處于多晶硅柵極527和p型體區(qū) 18之間，多晶硅柵極527位于柵氧化層523和部分場(chǎng)氧化層521上。n+陰極區(qū)16和p+體接 觸區(qū)22并排位于陰極金屬525之下，被p型體區(qū)18包圍。陰極深p+區(qū)19結(jié)深比p型體區(qū) 18深，可抑制由n+陰極區(qū)16、 p型體區(qū)18、 n型SOI層32、 n型緩沖層20和p+陽極區(qū)17 構(gòu)成的寄生晶閘管的開啟。p+陽極區(qū)17位于陽極金屬522下，被n型緩沖層20包圍。所述 多晶硅柵極527、陰極金屬525和陽極金屬522通過層間介質(zhì)529相互隔離。
需要說明的是-
(1) 高壓pLDMOS器件50的柵極和源極間需要承受高的耐壓，其柵氧化層503較厚， 厚度為100 650nm。
(2) 高壓nLDMOS器件51的柵氧化層513和高壓nLIGBT器件52的柵氧化層523 厚度一致，其厚度約為7 40nm。
(3) 場(chǎng)氧化層501、 511和521可由硅局部氧化LOCOS (Local oxidation of silicon)工 藝形成，也可以由淺槽隔離STI(shallowtrenchisolation)工藝形成，場(chǎng)氧化層厚度為400 850腦。
(4) 高壓nLDMOS器件51的深？+區(qū)21在實(shí)施過程中，可具有，也可不具有，其深 度最深可達(dá)SOI層3的厚度。(5) 高壓nLIGBT器件52的深p+區(qū)19在實(shí)施過程中，可具有，也可不具有，其深 度最深可達(dá)SOI層3的厚度。
(6) 高壓nLDMOS器件51的n型緩沖層11在實(shí)施過程中，可具有，也可不具有。
(7) 高壓nLDMOS器件52的n型緩沖層20在實(shí)施過程中，可具有，也可不具有。
(8) 不同器件間可采用單槽隔離、雙槽隔離或多槽隔離的方式來實(shí)現(xiàn)高壓器件或高低壓 器件間的電氣隔離。
本發(fā)明的有益效果是-
本發(fā)明提供的基于厚層SOI材料的等離子平板顯示器驅(qū)動(dòng)芯片用的新型高壓器件。包括 高壓pLDMOS 50、高壓nLDMOS 51和高壓nLIGBT 52，它們之間通過深槽介質(zhì)隔離區(qū)4 以及埋氧層2實(shí)現(xiàn)了全介質(zhì)隔離。與文獻(xiàn)(1)所述PN結(jié)隔離的體硅器件相比，減小了鄰近 器件之間的串?dāng)_以及PN結(jié)隔離的泄漏電流，提高了電路的集成密度。同時(shí)本發(fā)明還利用SOI 技術(shù)集成擊穿電壓高、飽和電流大、導(dǎo)通電阻低的LIGBT，使得等離子平板顯示器驅(qū)動(dòng)芯片 具有負(fù)載能力強(qiáng)、安全工作區(qū)大、導(dǎo)通損耗小等優(yōu)點(diǎn)。高壓pLDMOS器件50采用了厚柵氧 化層，滿足電平位移電路對(duì)高壓pLDMOS柵源間耐高壓的要求。采用厚層SOI材料實(shí)現(xiàn)高 壓pLDMOS可以避免薄層SOI背柵效應(yīng)導(dǎo)致的穿通擊穿，因此n型體區(qū)10較薄層SOI器件 可具有較低的濃度、從而降低pLDMOS器件的閾值電壓。高壓nLDMOS 51源極側(cè)引入深 p+區(qū)21，可抑制由n+源區(qū)13、 p型體區(qū)15和n型SOI層31構(gòu)成的寄生npn雙極晶體管開 啟。高壓nLIGBT 52陰極側(cè)引入深p+區(qū)19,可抑制由n+陰極區(qū)16、 p型體區(qū)18、 n型SOI層 32、 n型緩沖層20和和p+陽極區(qū)17構(gòu)成的寄生晶閘管的開啟。此外，本發(fā)明采用了厚層SOI 材料，可以很容易的得到耐高壓的器件，避免了薄層SOI自熱效應(yīng)嚴(yán)重的缺點(diǎn)。
綜上所述，本發(fā)明提供一組基于厚層SOI材料的等離子平板顯示器驅(qū)動(dòng)芯片用的高壓器 件。通過深槽介質(zhì)隔離技術(shù)實(shí)現(xiàn)了高壓pLDMOS、高壓nLDMOS和高壓nLIGBT的集成， 這組采用厚層SOI的器件具有低漏電、占用芯片面積小、高速、高集成度、低功耗的特點(diǎn)。 因此，本發(fā)明所述的高壓器件可以用于等離子面板顯示器驅(qū)動(dòng)芯片中，亦可以用于汽車電子 等其他領(lǐng)域的高壓功率集成電路中。


圖1是基于體硅技術(shù)的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件示意圖。 圖2是本發(fā)明提供的基于厚層SOI技術(shù)的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件示意圖。其中1是襯底、2是埋氧層、3是SOI層、50是高壓pLDMOS、 51是高壓nLDMOS， 52是 高壓nLIGBT， 4是深槽介質(zhì)隔離區(qū)。高壓pLDMOS 50、高壓nLDMOS 51和高壓nLIGBT 52
之間通過深槽介質(zhì)隔離區(qū)4隔離。
具體實(shí)施例方式
本發(fā)明基于厚層SOI材料實(shí)現(xiàn)了 60V 300V的高壓器件，具有高速、高集成度、低功 耗的特點(diǎn)。滿足了等離子平板顯示器驅(qū)動(dòng)芯片對(duì)高壓器件的要求。
本發(fā)明所述的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件包括高壓pLDMOS 50、高壓 nLDMOS 51和高壓nLIGBT 52。其中，1是襯底、2是埋氧層、3是SOI層、4是深槽介質(zhì)隔 離區(qū)。埋氧層2處于襯底1和SOI層3中間，SOI層的厚度為8 15nm。高壓pLDMOS50、 高壓nLDMOS 51和高壓nLIGBT 52通過介質(zhì)隔離區(qū)4分開，實(shí)現(xiàn)高壓器件或高低壓器件間 的電氣隔離。
所述高壓pLDMOS器件50由n型SOI層30、 p型漂移區(qū)8、 p+漏區(qū)9、 n型體區(qū)10、 p+源區(qū)7、 n+體接觸區(qū)6、柵氧化層503、場(chǎng)氧化層501、多晶硅柵極507、源極金屬505、 漏極金屬502和層間介質(zhì)509構(gòu)成。部分n型體區(qū)10上具有柵氧化層503，為滿足等離子平 板顯示器驅(qū)動(dòng)芯片電平位移電路對(duì)pLDMOS柵極和源極間耐高壓的要求，柵氧化層503的 厚度為100nm 650nm 。場(chǎng)氧化層501處于多晶硅柵極507和p型漂移區(qū)8之間。部分多 晶硅柵極507位于層間介質(zhì)509和柵氧化層503之間。p+漏區(qū)9位于漏極金屬502下，并且 被p型漂移區(qū)8包圍。p+源區(qū)7和n+體接觸區(qū)6相連，兩者位于源極金屬505之下，被n型 體區(qū)10包圍。所述多晶硅柵極507、源極金屬505和漏極金屬502通過層間介質(zhì)509相互隔 離。其中多晶硅柵極507沿著場(chǎng)氧化層501上方延伸，形成柵場(chǎng)板。漏極金屬502跨過場(chǎng)氧 化層501的上方，形成漏極場(chǎng)板。
所述高壓nLDMOS器件51由n型SOI層31、 n型緩沖層ll、 n+漏區(qū)12、 p型體區(qū)15、 n+源區(qū)13、 p+體接觸區(qū)14、源極深p+區(qū)21、柵氧化層513、場(chǎng)氧化層511、多晶硅柵極517、 源極金屬515、漏極金屬512和層間介質(zhì)519構(gòu)成。源極深p+區(qū)21位于p+體接觸區(qū)14和 n+源區(qū)13的下方，柵氧化層513處于多晶硅柵極517和p型體區(qū)15之間，多晶硅柵極517 位于柵氧化層513和部分場(chǎng)氧化層511上。n+源區(qū)13和p+體接觸區(qū)14并排位于源極金屬515 之下，被p型體區(qū)15包圍。源極深p+區(qū)21結(jié)深比p型體區(qū)15深，可抑制由n+源區(qū)13、 p 型體區(qū)15和n型SOI層31構(gòu)成的寄生npn雙極晶體管開啟。n+漏區(qū)12位于漏極金屬512 下，被n型緩沖層11包圍。所述多晶硅柵極517、源極金屬515和漏極金屬512通過層間介質(zhì)519相互隔離。
所述高壓nLIGBT器件52由n型SOI層32、 p型體區(qū)18、 n+陰極區(qū)16、陰極深p+區(qū) 19、 n型緩沖層20、 p+陽極區(qū)17、柵氧化層523、場(chǎng)氧化層521、多晶硅柵極527、陰極金 屬525、陽極金屬522和層間介質(zhì)529構(gòu)成。柵氧化層523處于多晶硅柵極527和p型體區(qū) 18之間，多晶硅柵極527位于柵氧化層523和部分場(chǎng)氧化層521上。n+陰極區(qū)16和p+體接 觸區(qū)22并排位于陰極金屬525之下，被p型體區(qū)18包圍。陰極深p'區(qū)19結(jié)深比p型體區(qū) 18深，可抑制由n+陰極區(qū)16、 p型體區(qū)18、 n型SOI層32、 n型緩沖層20和、p+陽極區(qū)17 構(gòu)成的寄生晶閘管的開啟。p+陽極區(qū)17位于陽極金屬522下，被n型緩沖層20包圍。所述 多晶硅柵極527、陰極金屬525和陽極金屬522通過層間介質(zhì)529相互隔離。
權(quán)利要求
1、等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件，包括襯底(1)、埋氧層(2)、SOI層(3)，在SOI層(3)上建立的高壓pLDMOS器件(50)、高壓nLDMOS器件(51)和高壓nLIGBT器件(52)；其特征在于，埋氧層(2)處于襯底(1)和SOI層(3)中間，SOI層(3)的厚度為8～15μm；高壓pLDMOS(50)、高壓nLDMOS(51)和高壓nLIGBT(52)通過深槽介質(zhì)隔離區(qū)(4)分開。
2、 根據(jù)權(quán)利要求l所述的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件，其特征在于，所述深 槽介質(zhì)隔離區(qū)4由側(cè)壁二氧化硅層43、槽內(nèi)填充物41以及場(chǎng)氧化層42構(gòu)成；場(chǎng)氧化層42 位于側(cè)壁二氧化硅層43和槽內(nèi)填充物41的上方；根據(jù)隔離島間耐壓不同，不同器件間可采 用單槽隔離、雙槽隔離或多槽隔離的方式來實(shí)現(xiàn)高壓器件或高低壓器件間的電氣隔離。
3、 根據(jù)權(quán)利要求l所述的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件，其特征在于所述高壓pLDMOS器件(50)由n型SOI層(30)、 p型漂移區(qū)(8)、 p+漏區(qū)(9)、 n 型體區(qū)(10)、 p+源區(qū)(7)、 n+體接觸區(qū)(6)、柵氧化層(503)、場(chǎng)氧化層(501)、多晶硅 柵極(507)、源極金屬(505)、漏極金屬(502)和層間介質(zhì)(509)構(gòu)成；部分n型體區(qū)(10) 上具有柵氧化層(503)，為滿足等離子平板顯示器驅(qū)動(dòng)芯片電平位移電路對(duì)pLDMOS柵極 和源極間耐高壓的要求，柵氧化層(503)的厚度為100nm 650nm;場(chǎng)氧化層(501)處于 多晶硅柵極(507)和p型漂移區(qū)(8)之間；部分多晶硅柵極(507)位于層間介質(zhì)(509) 和柵氧化層(503)之間；p+漏區(qū)(9)位于漏極金屬(502)下，并且被p型漂移區(qū)(8)包 圍；p+源區(qū)(7)和n+體接觸區(qū)(6)相連，兩者位于源極金屬(505)之下，被n型體區(qū)(10) 包圍；所述多晶硅柵極(507)、源極金屬(505)和漏極金屬(502)通過層間介質(zhì)(509) 相互隔離；其中多晶硅柵極(507)沿著場(chǎng)氧化層(501)上方延伸，形成柵場(chǎng)板；漏極金屬 (502)跨過場(chǎng)氧化層(501)的上方，形成漏極場(chǎng)板；所述高壓nLDMOS器件(51)由n型SOI層(31)、 n型緩沖層(11)、 n+漏區(qū)(12)、 p 型體區(qū)(15)、 n+源區(qū)(13)、 p+體接觸區(qū)(14)、源極深p+區(qū)(21)、柵氧化層(513)、場(chǎng)氧 化層(511)、多晶硅柵極(517)、源極金屬(515)、漏極金屬(512)和層間介質(zhì)(519)構(gòu) 成；源極深p+區(qū)(21)位于p+體接觸區(qū)(14)和n+源區(qū)(13)的下方，柵氧化層(513)處 于多晶硅柵極(517)和p型體區(qū)(15)之間，多晶硅柵極(517)位于柵氧化層(513)和 部分場(chǎng)氧化層(511)上；n+源區(qū)(13)和p+體接觸區(qū)(14)并排位于源極金屬(515)之下， 被p型體區(qū)(15)包圍；源極深p+區(qū)(21)結(jié)深比p型體區(qū)(15)深，可抑制由n+源區(qū)(13)、 p型體區(qū)(15)和n型SOI層(31)構(gòu)成的寄生npn雙極晶體管開啟；n+漏區(qū)(12)位于漏 極金屬(512)下，被n型緩沖層(11)包圍；所述多晶硅柵極(517)、源極金屬(515)和漏極金屬(512)通過層間介質(zhì)(519)相互隔離；所述高壓nLIGBT器件(52)由n型SOI層(32)、 p型體區(qū)(18)、 n+陰極區(qū)(16)、陰 極深p+區(qū)(19)、 n型緩沖層(20)、 p+陽極區(qū)(17)、柵氧化層(523)、場(chǎng)氧化層(521)、 多品硅柵極(527)、陰極金屬(525)、陽極金屬(522)和層間介質(zhì)(529)構(gòu)成；柵氧化層 (523)處于多晶硅柵極(527)和p型體區(qū)(18)之間，多晶硅柵極(527)位于柵氧化層(523) 和部分場(chǎng)氧化層(521)上；n+陰極區(qū)(16)和p+體接觸區(qū)(22)并排位于陰極金屬(525) 之下，被p型體區(qū)(18)包圍；陰極深p+區(qū)(19)結(jié)深比p型體區(qū)(18)深，可抑制由n+陰 極區(qū)(16)、 p型體區(qū)(18)、 n型SOI層(32)、 n型緩沖層(20)和、p+陽極區(qū)(17)構(gòu)成 的寄生晶閘管的開啟；p+陽極區(qū)(17)位于陽極金屬(522)下，被n型緩沖層(20)包圍； 所述多晶硅柵極(527)、陰極金屬(525)和陽極金屬(522)通過層間介質(zhì)(529)相互隔離。
全文摘要
等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件，屬于半導(dǎo)體功率器件領(lǐng)域。在襯底、埋氧層和SOI層上建立高壓pLDMOS器件、高壓nLDMOS器件和高壓nLIGBT器件，用深槽介質(zhì)隔離區(qū)分開。處于襯底和SOI層中間的埋氧層和深槽介質(zhì)隔離區(qū)實(shí)現(xiàn)了器件和低壓邏輯電路的全介質(zhì)隔離。SOI層的厚度為8～15μm，可以滿足器件高耐壓的要求，與薄層SOI技術(shù)相比自熱效應(yīng)得到明顯的緩解，且nLIGBT器件具有低的導(dǎo)通電阻。這組基于厚層SOI的等離子平板顯示器驅(qū)動(dòng)芯片用高壓器件充分利用了SOI技術(shù)的低漏電、占用芯片面積小、高速、高集成度、低功耗的特點(diǎn)，滿足了大尺寸等離子平板顯示器的發(fā)展需求。
文檔編號(hào)H01L29/02GK101510551SQ20091005873
公開日2009年8月19日 申請(qǐng)日期2009年3月30日 優(yōu)先權(quán)日2009年3月30日
發(fā)明者明 喬, 劉新新, 紅 廖, 波 張, 帆 楊, 程鵬銘, 波 羅, 蔣苓利 申請(qǐng)人:電子科技大學(xué)