專利名稱：鎢鈦合金納米晶浮柵結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)領(lǐng)域，特別是涉及一種鎢釹合金納米晶浮柵結(jié)構(gòu)及其制備 方法。
背景技術(shù)：
浮柵式非易失存儲器是目前被大量使用和普遍認可的主流非易失存儲器，被廣泛 應用于電子和計算機設備。傳統(tǒng)的浮柵結(jié)構(gòu)存儲單元由于結(jié)構(gòu)與材料的限制，致使快 速寫入/擦除操作的要求和長期穩(wěn)定存儲的需求之間產(chǎn)生了嚴重矛盾。且隨著特征尺寸 的縮小，此矛盾更加顯著。
隨著特征尺寸推進至納米級，在縮小存儲單元、提高存儲密度的同時提高存儲數(shù)據(jù) 讀寫、擦除和保持性能，已經(jīng)成為目前浮柵存儲單元發(fā)展面臨的關(guān)鍵問題。這就要求 從材料和結(jié)構(gòu)上對傳統(tǒng)浮柵存儲單元加以改進。
納米晶浮柵非揮發(fā)性存儲單元利用納米晶作為電荷存儲介質(zhì)，每一個納米晶顆粒 與周圍晶粒絕緣且只存儲少量電荷，從而實現(xiàn)分立電荷存儲。即使隧穿介質(zhì)層上的缺 陷形成致命的放電通道，只會造成局部納米晶上的電荷泄漏而對總體存儲影響甚小， 電荷的保持更穩(wěn)定。
在改變電荷存儲介質(zhì)的同時，改變傳統(tǒng)的柵介質(zhì)材料也是一條改善浮柵式存儲單 元性能的重要途徑。使用比Si02高介電常數(shù)更高的材料來代替?zhèn)鹘y(tǒng)浮柵器件中的Si02
隧穿層，可以在保持等效氧化層厚度的前提下加大物理厚度，從而緩解縮小器件尺寸
和避免電荷泄漏之間的矛盾。另外，Hf02等高介電常數(shù)材料的禁帶寬度較Si02更小， 可以和Si02堆疊，在隧穿層形成不對稱的能帶結(jié)構(gòu)，這樣的能帶結(jié)構(gòu)可提高擦寫速度 并減小電荷泄漏。
自1996年提出在室溫下工作的硅納米晶浮柵結(jié)構(gòu)的金屬氧化物半導體場效應晶 體管(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)存儲器以來， 研究人員已經(jīng)在浮柵結(jié)構(gòu)的納米晶存儲單元上投入了巨大精力并做出許多重要工作。
4200580041548. X的中國發(fā)明專利，公開了一種基于 納米晶存儲電荷的多位納米晶體存儲器；申請?zhí)枮?00610149227.8的中國發(fā)明專利公 開了以硅納米晶為存儲單元的一種制作納米晶存儲器的方法，該存儲器的納米晶層和 氧化硅柵介質(zhì)同時由CVD化學氣相沉積和熱氧化形成；申請?zhí)枮?00710040766. 2的中 國專利公開了適用于快閃存儲器的高密度釕納米晶的制備方法，釕納米晶采用原子層 沉積的方法制備；申請?zhí)枮?1108248. 8的中國發(fā)明專利公開了一種鍺/硅復合納米晶 粒浮柵結(jié)構(gòu)M0SFET存儲器；申請?zhí)枮?00710005080. X的中國專利公開了一種PECVD 等離子增強的化學手相沉積法制備硅納米晶的方法；專利號為7393745B2的美國專利 公開了一種通過選擇性氧化形成自對準雙層硅納米晶的方法。
隨著研究的深入和技術(shù)的推進，尋求與CMOS平面工藝兼容性好，且使用傳統(tǒng)材料、 成本較低的納米晶己經(jīng)成為本技術(shù)領(lǐng)域現(xiàn)實的需求。

發(fā)明內(nèi)容
為了提高浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的編程/擦除(P/E)效率、編程/擦除(P/E) 速度、有效電荷存儲能力、數(shù)據(jù)保持特性(retention)以及編程/擦除耐受性 (endurance)等存儲性能，本發(fā)明提供了一種鎢鈦合金納米晶浮柵結(jié)構(gòu)。 所述技術(shù)方案如下
本發(fā)明的鎢鈦合金納米品浮柵結(jié)構(gòu)，所述結(jié)構(gòu)包括硅襯底，以及在所述硅襯底上 依次覆蓋的氧化硅層、高介電常數(shù)薄膜、鎢鈦合金納米晶電荷存儲層、阻擋層以及柵 材料層。
本發(fā)明的鉤鈦合金納米晶浮柵結(jié)構(gòu)，所述氧化硅層的厚度為2nm至4咖。 本發(fā)明的鉤鈦合金納米晶浮柵結(jié)構(gòu)，所述高介電常數(shù)薄膜由二氧化鉿(Hf0")或
氧化鋁鉿(HfAK))制成，其厚度為4nm至6剛。
本發(fā)明的鎢鈦合金納米晶浮柵結(jié)構(gòu)，所述鎢鈦合金納米晶電荷存儲層的制備材料
是鎢鈦合金。
本發(fā)明的鉤鈦合金納米晶浮柵結(jié)構(gòu)，所述鎢鈦合金納米晶電荷存儲層中納米晶的 直徑為Iran至20ran。
本發(fā)明的鵒鈦合金納米晶浮柵結(jié)構(gòu)，所述鎢鈦合金納米晶電荷存儲層中納米晶的 密度為lX10"cm—'至1X10'W。
本發(fā)明的鎢鈦合金納米晶浮柵結(jié)構(gòu)，所述阻擋層(5)由Al^材料制作而成，厚
5度為10nm至50nm。
此外，本發(fā)明另一個目的在于提供一種兼容傳統(tǒng)的CMOS工藝的鴇鈦合金納米晶浮 柵機構(gòu)的制備方法。
所述技術(shù)方案如下
一種鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，所述方法具體步驟如下
步驟A:在硅襯底上生長氧化硅隧穿介質(zhì)層；
步驟B:在所述氧化硅隧穿介質(zhì)上生長高介電常數(shù)薄膜；
步驟C:在所述高介電常數(shù)薄膜上生長一層鎢鈦合金納米晶顆粒制成鎢鈦合金納 米晶電荷存儲層；
步驟D:利用Al203在所述鎢鈦合金納米晶電荷存儲層上生長阻擋層； 步驟E:在阻擋層上沉積柵材料層。
本發(fā)明的鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，在所述步驟C中采用磁控共濺射 的方法在高介電常數(shù)薄膜上生長鎢鈦合金納米晶電荷存儲層。
本發(fā)明的鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，所述磁控共濺射的方法具體方法
為
首先，在氬氣環(huán)境中、氣壓0.2至0.5Pa、濺射功率200W至500W條件下，利用 鎢鈦復合靶(單耙)進行濺射；
然后，對薄膜材料進行高溫快速熱處理，使薄膜材料結(jié)晶形成鴉鈦納米晶顆粒。 最后，在溫度750至900攝氏度、氮氣環(huán)境下進行10秒至90秒退火處理。 本發(fā)明提供的技術(shù)方案的有益效果是
1、 因為本發(fā)明的鎢鈦合金納米晶浮柵結(jié)構(gòu)采用功函數(shù)相對硅更大的金屬鴇和鈦 的合金納米晶作為電荷存儲體，所以電荷更不易泄漏，有更好的數(shù)據(jù)保持特性和合適 的存儲窗口。
2、 本發(fā)明的鎢鈦合金納米晶浮柵機構(gòu)中的鎢鈦合金納米晶電荷存儲層采用鉤鈦 合金作為存儲材料，而鎢鈦合金本身是CMOS銅互聯(lián)線工藝中用于防止銅擴散的一種阻 擋層材料，所以它不在CMOS硅平面工藝中引入新的材料，從而排除了因為使用新材料 引入新雜質(zhì)的可能性。
3、 本發(fā)明鎢鈦合金納米晶浮柵的制備方法中，采用單復合耙濺射鉤鈦合金，即 在鎢靶的表面緊貼鈦片或鈦條，以此作為靶來濺射，這樣調(diào)整納米晶中鈦和鴇的組分 就十分方便，只要增減鈦條的數(shù)量就可以。4、 由于本發(fā)明的鎢鈦合金納米晶浮柵機構(gòu)中采用了高介電常數(shù)材料的介質(zhì)進行 隧穿層的堆疊，實現(xiàn)了對能帶的調(diào)制，靠近硅襯底一側(cè)的勢壘高于靠近鎢鈦合金納米 晶一側(cè)的勢壘，電荷從襯底進入納米晶易于從納米晶泄漏到襯底，因此可以進一步改 善存儲單元的數(shù)據(jù)保持特性和寫入性能；同時，高介電常數(shù)材料因為其介電常數(shù)比二
氧化硅更大，能在保持等效氧化層厚度的前提下有更大的物理厚度，減少了電荷泄漏， 使得器件尺寸有進一步縮小的潛力。
5、 本發(fā)明的鎢鈦合金納米晶浮柵的制備方法中，使用熱氧化、磁控濺射、電子 束蒸發(fā)、化學氣相沉積CVD等工藝用于制備鎢鈦合金納米晶、介質(zhì)層材料和柵材料， 與傳統(tǒng)CMOS硅平面制備工藝是完全兼容，因此加工成本較低。


圖l是本發(fā)明實施例提供的鎢鈦合金納米晶浮柵結(jié)構(gòu)示意圖； 圖2是本發(fā)明實施例提供的鎢鈦合金納米晶浮柵機構(gòu)的制備方法流程圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方
式作進一歩地詳細描述。
如圖1所示，圖1為本發(fā)明提供的鎢鈦合金納米晶浮柵結(jié)構(gòu)的結(jié)構(gòu)示意圖。
該結(jié)構(gòu)的最下端是硅襯底1，硅襯底1用于支撐整個浮柵結(jié)構(gòu)。
在硅襯底1上覆蓋的氧化硅層2，氧化硅層2厚度為2，至4nm。
在氧化硅層2上覆蓋高介電常數(shù)薄膜3，高介電常數(shù)薄膜的成分可以為Hf02或者
是HfAlO，其厚度4nm至6nm。
在高介電常數(shù)薄膜3上覆蓋鎢鈦合金納米晶電荷存儲層4。構(gòu)成鉤鈦合金納米晶
電荷存儲層4的材料是鎢鈦合金。其鴇、鈦的比例可以在0與1之間取任意值，如
Wo.wTio.站;納米晶的直徑為lnm至20nm，其密度為1 X 10"cnf'至1 X 1012cm—2。
在鎢鈦合金納米晶電荷存儲層4上依次覆蓋阻擋層5以及柵材料層6。所述阻擋
層5由A1A材料制作而成，該A1.A阻擋層的厚度為10nm至30nm。
柵材料層6為多晶硅材料或者金屬材料，所述金屬柵包括TaN、 Ir02或金屬硅化
物；所述多晶硅材料或者金屬材料的柵材料層的厚度至少為100nm。
上述硅襯底l、氧化硅層2、高介電常數(shù)層3、鎢鈦合金納米晶電荷存儲層4擋層5以及柵材料層6由下至上依次堆疊，構(gòu)成浮柵堆疊結(jié)構(gòu)。
本發(fā)明還公開了一種鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法。其具體方法如下
步驟101:利用熱氧化、原子層沉積ALD、化學氣相淀積CVD、電子束蒸發(fā)或者磁 控濺射在硅襯底上生長SiOj遂穿介質(zhì)層，其中硅襯底為晶向(100) p型硅襯底。本實 施例中生長Si02隧穿介質(zhì)層的方法為熱氧化，厚度為3nm。
步驟102:以Hf02或HfAlO為原料，利用化學氣相沉積CVD、原子層沉積ALD或 者射頻濺射在Si02隧穿介質(zhì)上生長高介電常數(shù)薄膜，作為調(diào)整能帶的隧穿介質(zhì);其Hf02 或HfAlO薄膜的厚度為4nm至6nm。本實施例中高介電常數(shù)薄膜的材料是Hf02，采用 原子層沉積方法生長，厚度5nm。
步驟103:在高介電常數(shù)薄膜上濺射鎢鈦合金薄膜。首先，在氬氣環(huán)境中、氣壓 0. 2至0. 5Pa、濺射功率200W至500W條件下，利用鎢鈦復合靶(單靶)進行濺射。本 實施例中濺射條件是磁控共濺射鍍膜，鎢鈦復合靶(單靶)，氬氣氣氛，氣壓0.35Pa， 濺射功率240W。
然后，對薄膜材料進行高溫快速熱處理，使薄膜材料結(jié)晶形成鎢鈦納米晶顆粒。 步驟104:退火形成鉤鈦合金納米晶電荷存儲層。本實施例中形成納米晶顆粒的
方法為在化氣氛中800攝氏度快速退火30秒，使薄膜材料在下方Hf02表面結(jié)晶從
而形成納米晶顆粒。
步驟105:利用化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或射頻濺射方法 在鴇鈦合金納米晶電荷存儲層上生長A1A阻擋層；所述沉積的A1A阻擋層的厚度為 lOnm至50nm。本實施例中生長Al必,阻擋層306的方法是原子層沉積ALD，厚度為15nm。
歩驟106:利用化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射方 法在A1A阻擋層上沉積柵材料層；所述沉積的多晶硅材料或者金屬材料的柵材料層的 厚度至少為100nm。本實施例中柵材料為Al，采用電子束蒸發(fā)的方法沉積，厚度為 100nm。
以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和 原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
8
權(quán)利要求
1、一種鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括硅襯底，以及在所述硅襯底上依次覆蓋的氧化硅層、高介電常數(shù)薄膜、鎢鈦合金納米晶電荷存儲層、阻擋層以及柵材料層。
2、 根據(jù)權(quán)利要求1所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述氧化硅層的厚度為2nm至4咖。
3、 根據(jù)權(quán)利要求l所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述高介電常數(shù)薄膜由二氧化鉿或氧化鋁鉿制成，其厚度為4nm至6rai。
4、 根據(jù)權(quán)利要求1所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述鎢鈦合金納米晶電荷存儲層的制備材料是鎢鈦合金。
5、 根據(jù)權(quán)利要求l所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述鎢鈦合金納米晶電荷存儲層中納米晶的直徑為lnra至20nm。
6、 根據(jù)權(quán)利要求1所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述鎢鈦合金納米晶電荷存儲層中納米晶的密度為1X10"cm—2至lX1012cm—2。
7、 根據(jù)權(quán)利要求1所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)，其特征在于，所述阻擋層由三氧化二鋁材料制作而成，厚度為lOnm至50nm。
8、 一種鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，其特征在于，所述方法具體步驟如下步驟A:在硅襯底上生長氧化硅隧穿介質(zhì)層；歩驟B:在所述氧化硅隧穿介質(zhì)上生長高介電常數(shù)薄膜；步驟C:在所述高介電常數(shù)薄膜上生長一層鎢鈦合金納米晶顆粒制成鎢鈦合金納米晶電荷存儲層；步驟D:利用三氧化鋁在所述鎢鈦合金納米晶電荷存儲層上生長阻擋層；步驟E:在阻擋層上沉積柵材料層。
9、 根據(jù)權(quán)利要求8所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，其特征在于，在所述步驟c中，采用磁控共濺射的方法在高介電常數(shù)薄膜上生長鎢鈦合金納米晶電荷存儲層。
10、 根據(jù)權(quán)利要求9所述的鎢鈦合金納米晶浮柵結(jié)構(gòu)的制備方法，其特征在于，所述磁控共濺射的方法具體方法為首先，在氬氣環(huán)境中、氣壓0. 2 Pa至0. 5Pa、濺射功率200W至500W條件下，利用鎢鈦復合靶(單靶)進行濺射；然后，對薄膜材料進行高溫快速熱處理，使薄膜材料結(jié)晶形成鉤鈦納米晶顆粒；最后，在溫度750至900攝氏度、氮氣環(huán)境下進行10秒至90秒退火處理。
全文摘要
本發(fā)明公開了一種用于快閃存儲器的鎢鈦合金納米晶浮柵結(jié)構(gòu)，屬于微電子技術(shù)領(lǐng)域。該結(jié)構(gòu)包括硅襯底，以及在所述硅襯底上依次覆蓋的氧化硅層、高介電常數(shù)薄膜、鎢鈦合金納米晶電荷存儲層、阻擋層以及柵材料層。本發(fā)明的結(jié)構(gòu)提高了浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的編程/擦除效率、編程/擦除(P/E)速度、有效電荷存儲能力、數(shù)據(jù)保持特性、編程/擦除耐受性等存儲性能。本發(fā)明同時公開了一種制作鎢鈦合金納米晶浮柵結(jié)構(gòu)的方法。本發(fā)明的方法簡便，并兼容于傳統(tǒng)CMOS硅平面工藝。
文檔編號H01L29/49GK101494237SQ200910078478
公開日2009年7月29日 申請日期2009年2月24日 優(yōu)先權(quán)日2009年2月24日
發(fā)明者明 劉, 楊仕謙, 琴 王, 龍世兵 申請人:中國科學院微電子研究所