專利名稱：調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高k柵介質(zhì)和金屬柵結(jié)構(gòu)MOSFET器件的有效功函數(shù)調(diào)節(jié)及閾值電壓 控制技術(shù)領(lǐng)域，尤其涉及一種調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法。
背景技術(shù)：
自從1958年第一塊集成電路問世以來，微電子技術(shù)的發(fā)展非常迅速，已成為整個 信息產(chǎn)業(yè)的基礎(chǔ)。微電子技術(shù)的核心-CMOS技術(shù)(1963年發(fā)明)已經(jīng)成為現(xiàn)代電子產(chǎn)品中 的支撐技術(shù)。幾十年來，邏輯芯片制造商一直采用二氧化硅(SiO2)作為柵介質(zhì)及重?fù)诫s的 多晶硅(poly-Si)作為柵電極材料。這種組合一直持續(xù)到90納米技術(shù)代。隨著特征尺寸 的不斷縮小，CMOS晶體管中的SiO2柵電介質(zhì)已臨近極限。例如，在65納米工藝時，SiO2柵 的厚度已降至1. 2納米，約為5個硅原子層厚度，如果再繼續(xù)縮小，漏電流和功耗將急劇增 加。同時，由多晶硅柵電極引起的摻雜硼原子擴(kuò)散、多晶硅耗盡效應(yīng)(poly-d印letion)、以 及過高的柵電阻等問題也變的越來越嚴(yán)重。對于32納米及以下各技術(shù)代，急劇增加的漏電 流和功耗等問題將急待新材料、新工藝、及新器件結(jié)構(gòu)的開發(fā)來解決。目前國際范圍內(nèi)的各主要半導(dǎo)體公司都已開始著手面向32納米及以下技術(shù)代的 “高k/金屬柵”技術(shù)的開發(fā)。據(jù)Intel報道，采用高k柵介質(zhì)材料后，其漏電流降為原來的十 分之一，但隨之而來的是CM0SFET器件的閾值電壓控制問題。由于CMOS工藝需要同時具備 nMOSFET與pOMSFET器件，所以為最大限度的優(yōu)化器件性能，要求nMOS和pMOS器件的閾值 電壓在保持絕對值大致相等的前提下，還要盡可能的降低閾值電壓的數(shù)值。利用合適的金 屬柵極材料來調(diào)節(jié)有效功函數(shù)，進(jìn)而降低器件閾值電壓是目前最直接、可行和有效的方法。研究發(fā)現(xiàn)，當(dāng)Al擴(kuò)散至柵電極/高k柵介質(zhì)/SiO2Ai-Si結(jié)構(gòu)器件的Si/Si02界面 處時，會對整個pMOSFET柵電容的平帶電壓產(chǎn)生很大影響，出現(xiàn)平帶電壓向正向電壓偏移 的現(xiàn)象。利用這個現(xiàn)象，可以達(dá)到通過引入Al到Si/Si02界面處，對平帶電壓進(jìn)行調(diào)整的 目的，最終起到調(diào)整閾值電壓，提高器件性能的作用。值得注意的是，在多數(shù)情況下，當(dāng)金屬 元素擴(kuò)散至Si/Si02界面處時，會在該處形成一定數(shù)量的電荷或者缺陷，這會對溝道載流子 產(chǎn)生較大的散射，進(jìn)而導(dǎo)致載流子遷移率降低，而通過大量的實(shí)驗(yàn)發(fā)現(xiàn)，在Si/Si02界面處 由于Al擴(kuò)散引起的負(fù)電荷對pMOSFET器件的空穴遷移率影響很小，可以近似的忽略不計。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于提供一種調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu) pMOSFET器件閾值電壓的方法，以實(shí)現(xiàn)對高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的 調(diào)節(jié)。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法，該方法包括在SiO2界面層生長完之后，在SiO2界面層上生長包含Al元素的鉿基或鑭基高k 柵介質(zhì)層，或者在金屬柵電極中摻入一定數(shù)量的Al ；利用熱退火工藝，使Al元素通過熱擴(kuò)散運(yùn)動至Si/Si02界面處，形成一定數(shù)量的 負(fù)電荷，從而達(dá)到調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電壓，調(diào)節(jié)器件閾值電 壓的目的。 上述方案中，所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層，是 采用物理氣相沉積或者化學(xué)氣相沉積的方法實(shí)現(xiàn)的。上述方案中，所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層之 后利用熱退火工藝，是利用快速熱退火工藝RTA。上述方案中，所述在金屬柵電極中摻入一定數(shù)量的Al之后利用熱退火工藝，是利 用 PMA(post metallization annealing)熱退火工藝。(三)有益效果從上述技術(shù)方案中可以看出，本發(fā)明具有以下有益效果1、利用本發(fā)明，可以有效地調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電 壓，進(jìn)而控制器件的閾值電壓特性。2、利用本發(fā)明，可以在不增加過多工藝流程的情況下，達(dá)到優(yōu)化pMOSFET器件電 學(xué)特性的目的。


圖1是本發(fā)明提供的調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法 流程圖；圖2是在已做好前期工藝處理的硅襯底上生長0. 5nm厚的SiO2界面層的示意圖；圖3是在SiO2界面層上用原子層沉積技術(shù)生長一層3nm厚的HfxAlxO (0 < χ < 1) 薄膜的示意圖；圖4是對該結(jié)構(gòu)進(jìn)行800°C、IOs的PDA退火處理的示意圖；圖5是在SiO2界面層上用ALD技術(shù)生長一層3nm厚的HfO2薄膜的示意圖；圖6是在HfO2薄膜上用濺射的方法淀積一層30nm厚的TiAlN金屬柵電極薄膜的 示意圖；圖7是在氮?dú)夥諊羞M(jìn)行800°C、10s的PMA退火處理的示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提供一種通過在柵電極/高k柵介質(zhì)/SiO2Ai-Si結(jié)構(gòu)器件的Si/Si02界 面處引入Al等元素來調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法。該方 法是在SiO2界面層生長完之后，利用物理氣相沉積(PVD)或者化學(xué)氣相沉積的方法(M0CVD 或者ALD)生長包含Al或其他元素的鉿基或鑭基高k柵介質(zhì)層，然后利用快速熱退火工藝 (RTA)，使高k柵介質(zhì)層中的Al或者其他元素通過熱擴(kuò)散運(yùn)動至Si/Si02界面處，并形成一定數(shù)量的負(fù)電荷，從而達(dá)到調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電壓，進(jìn)而調(diào) 節(jié)器件閾值電壓的目的。另外，Si/Si02界面處Al原子的擴(kuò)散也可以通過在金屬柵電極中 摻入一定數(shù)量的Al，并通過PMA(post metalllization annealing)熱退火工藝，讓金屬柵 中的Al擴(kuò)散至Si/Si02處的方來來實(shí)現(xiàn)。如圖1所示，圖1是本發(fā)明提供的調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾 值電壓的方法流程圖，該方法包括步驟1 在SiO2界面層生長完之后在SiO2界面層生長包含Al元素的鉿基或鑭基 高k柵介質(zhì)層，或者在金屬柵電極中摻入一定數(shù)量的Al ；步驟2 利用熱退火工藝，使Al元素通過熱擴(kuò)散運(yùn)動至Si/Si02界面處，形成一定 數(shù)量的負(fù)電荷，從而達(dá)到調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電壓，調(diào)節(jié)器件 閾值電壓的目的。上述步驟1中所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層， 是采用物理氣相沉積或者化學(xué)氣相沉積的方法實(shí)現(xiàn)的。上述步驟2中所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層之 后利用熱退火工藝，是利用快速熱退火工藝RTA。上述步驟2中所述在金屬柵電極中摻入一定數(shù)量的Al之后利用熱退火工藝，是利 用 PMA(post metal annealing)熱退火工藝。實(shí)施例1 如圖2所示，在已做好前期工藝處理的硅襯底上生長0. 5nm厚的SiO2界面層。如圖3所示，在SiO2界面層上用原子層沉積技術(shù)(Atomic LayerD印osition/ALD) 生長一層3nm厚的HfxAl1ICKO < χ < 1)薄膜。如圖 4 所示，對該結(jié)構(gòu)進(jìn)行 800°C、IOs 的 PDA (post depositionannealing)退火處理。實(shí)施例2 如圖2所示，在已做好前期工藝處理的硅襯底上生長0. 5nm厚的SiO2界面層。如圖5所示，在SiO2界面層上用ALD技術(shù)生長一層3nm厚的HfO2薄膜。如圖6所示，在HfO2薄膜上用濺射的方法淀積一層30nm厚的TiAlN金屬柵電極薄膜。如圖7所示，在氮?dú)夥諊?，對該結(jié)構(gòu)進(jìn)行800°C、10s的PMA退火處理。以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法，其特征在于，該方法包括在SiO2界面層生長完之后，在SiO2界面層上生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層，或者在金屬柵電極中摻入一定數(shù)量的Al；利用熱退火工藝，使Al元素通過熱擴(kuò)散運(yùn)動至Si/SiO2界面處，形成一定數(shù)量的負(fù)電荷，從而達(dá)到調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電壓，調(diào)節(jié)器件閾值電壓的目的。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方 法，其特征在于，所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層，是采用 物理氣相沉積或者化學(xué)氣相沉積的方法實(shí)現(xiàn)的。
3.根據(jù)權(quán)利要求1所述的調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方 法，其特征在于，所述在SiO2界面層生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層之后利用 熱退火工藝，是利用快速熱退火工藝RTA。
4.根據(jù)權(quán)利要求1所述的調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方 法，其特征在于，所述在金屬柵電極中摻入一定數(shù)量的Al之后利用熱退火工藝，是利用PMA 熱退火工藝。
全文摘要
本發(fā)明公開了一種調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件閾值電壓的方法，該方法包括在SiO2界面層生長完之后，在SiO2界面層上生長包含Al元素的鉿基或鑭基高k柵介質(zhì)層，或者在金屬柵電極中摻入一定數(shù)量的Al；利用熱退火工藝，使Al元素通過熱擴(kuò)散運(yùn)動至Si/SiO2界面處，形成一定數(shù)量的負(fù)電荷，從而達(dá)到調(diào)節(jié)高k柵介質(zhì)和金屬柵結(jié)構(gòu)pMOSFET器件的平帶電壓，調(diào)節(jié)器件閾值電壓的目的。
文檔編號H01L21/336GK101924034SQ20091008734
公開日2010年12月22日 申請日期2009年6月17日 優(yōu)先權(quán)日2009年6月17日
發(fā)明者王文武, 陳世杰, 陳大鵬 申請人:中國科學(xué)院微電子研究所