專利名稱：半導(dǎo)體芯片封裝的制作方法
技術(shù)領(lǐng)域：
關(guān)于具有增力口輸入/輸出連接(input/output connections)lt量的半導(dǎo)
體芯片封裝。
背景技術(shù)：
對(duì)于半導(dǎo)體芯片封裝設(shè)計(jì)，需要增加多功能芯片的輸入/輸出連 接的數(shù)量。然而，對(duì)于現(xiàn)有的導(dǎo)線架的半導(dǎo)體封裝(lead frame based semiconductor package )而言，半導(dǎo)體芯片的車命入/專lr出連4妾的導(dǎo)腳 數(shù)量是有限的。為了解決上述問題，開發(fā)了球柵陣列半導(dǎo)體封裝(ball grid array semiconductor package ， BGA)， 以經(jīng)由位于半導(dǎo)體芯片去于 裝的封裝基板(package substrate)底部的錫球(solder ball)來提 供更多的輸入/輸出連接。增加輸入/輸出連接數(shù)量的需求可以經(jīng)由 更密的錫球跨距(ball phch)來實(shí)現(xiàn)。然而，與現(xiàn)有的導(dǎo)線架的半導(dǎo) 體封裝相比較，BGA由于附加錫球作為電性連接，因此具有較差的 良率與較高的制造成本。
因此，需要一種新型的半導(dǎo)體封裝設(shè)計(jì)，使其具有更多的輸入/ 輸出連接并且其制造成本處于導(dǎo)線架半導(dǎo)體封裝與球柵陣列半導(dǎo)體 封裝之間。

發(fā)明內(nèi)容
為了解決使半導(dǎo)體封裝具有更多輸入/輸出連接且制造成本處于導(dǎo) 線架半導(dǎo)體封裝與球柵陣列半導(dǎo)體封裝之間的技術(shù)問題，本發(fā)明提 供一種半導(dǎo)體芯片封裝。
本發(fā)明實(shí)施例提供一種半導(dǎo)體芯片封裝，包含導(dǎo)線架，導(dǎo)線架包含芯片載 體，芯片載體包含第一表面以及與第一表面相對(duì)的第二表面；第一半導(dǎo)體芯片， 安裝于第一表面上，第一半導(dǎo)體芯片上包含多個(gè)焊墊，第一半導(dǎo)體芯片的面積大于芯片載體的面積；以及封裝基板，包含附著于芯片載體的第二表面的中央 區(qū)域，封裝基板的面積大于該第一半導(dǎo)體芯片的面積，其中，封裝基板的邊緣 區(qū)域的上表面包含多個(gè)指狀件，多個(gè)指狀件排列為一陣列，排列為陣列的一行 的多個(gè)內(nèi)指狀件鄰近于第一半導(dǎo)體芯片，排列為陣列的一行的多個(gè)外指狀件鄰 近于封裝基板的邊緣，多個(gè)內(nèi)指狀件電性連接至第一半導(dǎo)體芯片的多個(gè)焊墊， 以及多個(gè)外指狀件電性連接至導(dǎo)線架。
本發(fā)明另一實(shí)施例還提供一種半導(dǎo)體芯片封裝，包含封裝基板，封裝基板
包含中央?yún)^(qū)域以及邊緣區(qū)域；第一半導(dǎo)體芯片，包含安裝于封裝基板的中央?yún)^(qū) 域的上表面的多個(gè)焊墊，第一半導(dǎo)體芯片的面積小于該封裝基板的面積；導(dǎo)線 架，無需芯片載體而安裝于封裝基板的上表面；以及散熱器，包含安裝于封裝 基板的上表面的腔體，腔體用以容納第一半導(dǎo)體芯片、導(dǎo)線架的內(nèi)部以及封裝 基板的一部分。
與現(xiàn)有的的導(dǎo)線架半導(dǎo)體封裝相比，封裝基板提供半導(dǎo)體芯片額外的電性 連接。與現(xiàn)有的的BGA半導(dǎo)體封裝相比，封裝基板具有簡(jiǎn)單的布局。因此，制 造成本可以降低且可以改善良率。


圖1 a為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝的上視圖。 圖lb為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝的剖面圖。 圖2為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝的組合示意圖。 圖3a繪示了導(dǎo)線架的芯片載體的一種不同設(shè)計(jì)。 圖3b繪示了導(dǎo)線架的芯片載體的一種不同設(shè)計(jì)。 圖3c繪示了導(dǎo)線架的芯片載體的一種不同設(shè)計(jì)。 圖3d繪示了導(dǎo)線架的芯片載體的一種不同設(shè)計(jì)。 圖3e繪示了導(dǎo)線架的芯片載體的一種不同設(shè)計(jì)。 圖4a為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝的封裝基板的 設(shè)計(jì)的簡(jiǎn)要示意圖。
圖4b為圖4a的 一 部分的》支大示意圖。
圖5a繪示本發(fā)明半導(dǎo)體芯片封裝的另 一實(shí)施例的上視圖。 圖5b為圖5a中的部分310的方丈大圖。 圖5c為圖5a中的部分312的放大視圖。
7圖
5d為圖5a的部分314的放大圖。5e為圖5a的部分314的放大圖。5f為圖5a的部分314的放大圖。
勺示意圖。
圖9b為本發(fā)明半導(dǎo)體芯片封裝的封裝基板的實(shí)施例的示意圖。圖10為本發(fā)明裝配半導(dǎo)體芯片封裝500的裝配過程的流程圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例提供一種半導(dǎo)體芯片封裝。圖la與圖lb分別為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝500a的上視圖與剖面圖。圖2為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝500的裝配示意圖。在本發(fā)明的實(shí)施例中，半導(dǎo)體芯片封裝500包含薄型四面扁平封裝(low-profile quad flat package, LQFP)。半導(dǎo)體芯片封裝500包含導(dǎo)線架200,導(dǎo)線架200包含多個(gè)單體導(dǎo)腳(discrete lead)204、支撐架(supporting bond)202以及芯片載體(chip carrier)206。 芯片載體206位于導(dǎo)線架200的中心部分，并且電性連接至支撐架202。芯片載體206具有第 一表面232及與第 一表面232相對(duì)的第二表面234。
半導(dǎo)體芯片208通過粘著材料214安裝在第一表面232上。半導(dǎo)體芯片208上包含多個(gè)焊墊(bonding pad) 210。在本發(fā)明的實(shí)施例中，如圖la所示，焊墊210可位于半導(dǎo)體芯片208的鄰近邊緣。如圖la與圖lb所示，半導(dǎo)體芯片208的面積可大于芯片載體206的面積、。
封裝基板218包含中央?yún)^(qū)域220與邊緣區(qū)域222,其中，中央?yún)^(qū)域220通過粘著材料216附著至芯片載體206的第二表面234，而邊緣區(qū)域222暴露于芯片載體206之外。在本發(fā)明的實(shí)施例中，封裝基板218可包含球柵陣列基板。封裝基板218包含上表面242下表面244，其中上表面242面向芯片載體206的第二表面234。在本發(fā)明的實(shí)施例中，封裝基板218的面積可大于半導(dǎo)體芯片208的面積。在邊緣區(qū)域222的上表面242上形成有多個(gè)導(dǎo)電面(conductiveplane)226以及252，并且在中央?yún)^(qū)域220的上表面242上形成導(dǎo)電面227。對(duì)封裝基板218鉆孔得到多個(gè)通孔(via)224，其中部分通孔224電性連接至導(dǎo)電面226、 227以及252。半導(dǎo)體芯片封裝500進(jìn)一步可包含位于封裝基板218邊緣并且穿過封裝基板218的多個(gè)凹陷處(recess)246。凹陷處246可位于導(dǎo)電面252上。如圖lb所示，位于封裝基板218的下表面244的多個(gè)錫球墊(ball pad)228電性連接至通孔224。在本發(fā)明的實(shí)施例中，各導(dǎo)電面226、 227與252可分別經(jīng)由通孔224電性連接至相應(yīng)的錫球墊228。半導(dǎo)體芯片500a可進(jìn)一步包含形成于錫球墊228上的錫球(圖中未標(biāo)示)，以供最終產(chǎn)品的印刷電5^板(圖中未標(biāo)示)互連。
如圖la與圖lb所示， 一些焊墊210,例如，鄰近半導(dǎo)體芯片208邊緣的焊墊210,分別經(jīng)由焊線(bonding wire)212b電性連接至位于半導(dǎo)體芯片208的邊緣區(qū)域222的導(dǎo)電面226。而剩余的焊墊210，例如，遠(yuǎn)離半導(dǎo)體芯片208邊緣的焊墊210,經(jīng)由焊線212a分別電性連接至導(dǎo)腳204。焊線212包含焊線212a以及焊線212b。為了半導(dǎo)體芯片208與封裝基板218之間焊線212b的電性連接，芯片載體206的面積可小于半導(dǎo)體芯片208與封裝基板218的面積，并且封裝基板218的面積可大于半導(dǎo)體芯片208的面積。可利用覆蓋材料230，例如通過充型(mold filling),來封裝半導(dǎo)體芯片208、導(dǎo)線架200的內(nèi)部以及封裝基板218的一部分，使封裝基板218的下表面244暴露于覆蓋材料230之外。
圖3a至圖3e繪示了導(dǎo)線架200的芯片載體206的各種不同設(shè)計(jì)，以優(yōu)化半導(dǎo)體芯片208、芯片載體206以及封裝基板218之間的粘著強(qiáng)度。如圖3a所示，芯片載體206可以為支撐架202的交叉區(qū)域。如圖3b所示，芯片載體206可以為方形。在本發(fā)明的 一 些實(shí)施例中，如圖3c至圖3e所示，芯片載體206可具有形成于其內(nèi)的孔250。備選地，可在芯片載體206外形成附加的支撐架270,并且將其連接至支撐架202，以增進(jìn)芯片載體206與封裝基板218之間的粘著
9強(qiáng)度。孑L 250可依據(jù)設(shè)計(jì)需要設(shè)計(jì)為多種形狀，例如方形、梯形、圓形或者相類似的其它形狀，且本發(fā)明并不限于此。
圖4a與圖4b為依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片封裝的封裝基板218的設(shè)計(jì)的簡(jiǎn)要示意圖。封裝基板218不但提供半導(dǎo)體芯片208的輸入/輸出連接，還作為半導(dǎo)體芯片208的散熱器(heat sink)。封裝基板218可包含中央?yún)^(qū)域220與邊緣區(qū)域222。位于封裝基板218的上表面242上的中央?yún)^(qū)域220附著并且電性連接至芯片載體206的第二表面234，并且中央?yún)^(qū)域220上具有導(dǎo)電面227。在本發(fā)明的實(shí)施例中，封裝基板218的中央?yún)^(qū)域220提供半導(dǎo)體芯片208的接地^各徑，例如數(shù)字電路接地路徑。并且，位于中央?yún)^(qū)域220的通孔224可用來減少熱阻。多個(gè)導(dǎo)電面226、 252、 256以及258可位于封裝基板218的邊緣區(qū)域222的上表面242,分別電性連接至半導(dǎo)體芯片208的多個(gè)焊墊210(如圖la所示)。在本發(fā)明的一實(shí)施例中，導(dǎo)電面226與導(dǎo)電面252可提供給半導(dǎo)體芯片208多個(gè)電源路徑及/或接地路徑，例如，模擬電路的電源路徑及/或4妄地路徑。對(duì)封裝基板218鉆孔得到多個(gè)通孔224，其中一部分通孔224電性連接至導(dǎo)電面226、 227、 256以及258。每一導(dǎo)電面226、 227、 256以及25 8可分別經(jīng)由通孔224電性連接至下表面244的相應(yīng)的錫球墊228(如圖lb所示)。
除此之外，封裝基板218的導(dǎo)電面256、 258可提供用于傳輸數(shù)據(jù)的裝置接口連接，例如，通用序列總線(universal serial bus, USB)、高清晰度多媒體接口 (high definition multimedia interface, HDMI)、串行高級(jí)技術(shù)附力口 (serial advanced technology attachment, SATA)或者其它相似裝置接口 。如圖4a所示，位于邊緣區(qū)域222的導(dǎo)電面25 8、 256可分別作為裝置接口的差分對(duì)信號(hào)線(differential pair net)與阻抗控制面(impedance control plane)。與現(xiàn)有的基于導(dǎo)線架的半導(dǎo)體封裝相比較，可以縮減半導(dǎo)體芯片208的坪線長(zhǎng)度以具有更好的電性性能，例如，減小電阻和電感。
更進(jìn)一步，多個(gè)電子組件240與254可設(shè)置于封裝基板218上，經(jīng)由焊線212b與通孔224電性連接至焊墊210(如圖la與圖lb所示)。上述電子組件240與254可包含電源環(huán)線(power rings)、接地
10環(huán)線(ground rings)、電容、電阻、二極管或者電感等無源組件。例如，電子組件240可作為螺旋電感走線(spiral inductor trace), 并設(shè)置于封裝基板218的下表面244上，經(jīng)由通孔245與焊線212b(如圖la與圖lb所示)電性連接至焊墊210。由于通常情況下，無法從上浮見圖上看見電感240，所以在圖4a中利用虛線繪示出電感240。此夕卜，電子組件254可作為解耦電容(de-coupling capacitor), 并設(shè)置于上表面242上，并且處于4妻地面(ground plane)與電源面(powerplane)之間(例如，導(dǎo)電面227與導(dǎo)電面252)。解耦電容254可用來減少電路產(chǎn)生的噪聲。與現(xiàn)有的基于半導(dǎo)體封裝的導(dǎo)線架相比較，封裝基板218可為半導(dǎo)體芯片208提供附加的電性連接，例如，電源路徑以及/或者接地路徑。封裝基板218亦可提供可附著電子組件(例如電源環(huán)線、接地環(huán)線、電容、電阻或者電感)的區(qū)域。并且可以增進(jìn) 一 些電性性能，例如電源電路電感或者接地電路電感。與現(xiàn)有的球柵陣列半導(dǎo)體封裝相比較，封裝基板218可具有簡(jiǎn)單的布局(layout),例如，線路跨距較疏的大電源面與接地面。因此，可以降低制造成本并且增進(jìn)良率。
圖4b為圖4a的 一部分的放大示意圖。在本發(fā)明的 一 實(shí)施例中，可于封裝基板218的邊纟彖處設(shè)計(jì)凹陷處246,并且凹陷處246穿過封裝基板218?？墒紫仍诜庋b基板218上鉆孔(圖中未標(biāo)示)，然后透過所鉆的孔切割封裝基板218，以形成凹陷處246。凹陷處246可位于導(dǎo)電面252上，如圖4b所示。凹陷處246可提供附加的電性連接路徑給上表面242與下表面244。同時(shí)，凹陷處246可增進(jìn)封裝基板218的表面粗糙度。因此，可以增進(jìn)覆蓋材料230與封裝基板218之間的結(jié)合強(qiáng)度。
對(duì)于現(xiàn)有的基于導(dǎo)線架的半導(dǎo)體封裝，在一設(shè)計(jì)規(guī)則中每個(gè)導(dǎo)腳所允許的導(dǎo)腳分配是固定的。然而，基于導(dǎo)線架的半導(dǎo)體封裝，結(jié)合了具有本發(fā)明的所需要的信號(hào)走線路徑設(shè)計(jì)的封裝基板，可以在不利用高成本的球柵陣列基板的情況下達(dá)到信號(hào)交換。
圖5a繪示了本發(fā)明另一實(shí)施例的半導(dǎo)體芯片封裝500b的上視圖，用以顯示封裝基板218a的設(shè)計(jì)。在本發(fā)明一實(shí)施例中，多個(gè)指狀件(finger)以及對(duì)應(yīng)的導(dǎo)體走線(conductive trace)位于封裝基板218a的邊緣區(qū)域222的上表面242。多個(gè)指狀件以及對(duì)應(yīng)的導(dǎo)體走線可以提供在焊墊以及導(dǎo)腳之間所需要的信號(hào)走線路徑。圖5b為圖5a中的部分3 10的》支大圖。如圖5a以及圖5b所示，在本發(fā)明的一實(shí)施例中，封裝基板218a包含位于邊緣區(qū)域222的上表面242的多個(gè)指狀件518以及520，用以信號(hào)交換。多個(gè)指狀件518以及520排列為具有兩列的陣列，包含內(nèi)指狀件518a、 518b、 518c以及518d以及夕卜4旨^l犬l牛520a、 520b、 520c以及520d。內(nèi)沖旨^j犬4牛5 18a至5 18d排為一列，鄰近半導(dǎo)體芯片208的焊墊210;以及外指狀件520a至520d排為另一列，鄰近封裝基板218a的邊緣。在本發(fā)明一實(shí)施例中，內(nèi)指狀件518a至518d用以電性連接至半導(dǎo)體芯片208的焊墊210，以及外指狀件520a至520d用以電性連接至導(dǎo)腳204。為了實(shí)現(xiàn)鄰近于內(nèi)指狀件518a的焊墊與鄰近于外指狀件520d的導(dǎo)腳之間的信號(hào)交換，導(dǎo)體走線514a位于邊緣區(qū)域222的上表面242且電性連接內(nèi)指狀件518a以及外指狀件520d,其中導(dǎo)體走線514a的路徑方向大致是沿著陣列的外邊緣。因此，導(dǎo)體走線514a不會(huì)與導(dǎo)體走線514c/514d相交，導(dǎo)體走線514c/514d電性連接內(nèi)指狀件518c/518d以及外指狀件520a/520b。相似地，電性連接至內(nèi)指狀件518b以及外指狀件520c的導(dǎo)體走線514b,具有大致沿著陣列的外邊緣的路徑方向，導(dǎo)體走線514c/514d分別電性連接至內(nèi)指狀件518c/518d與外指狀件520a/520b，且導(dǎo)體走線514b與導(dǎo)體走線514c/514d不相交。
可替代地，通過封裝基板的下表面244上的導(dǎo)體走線可以實(shí)現(xiàn)信號(hào)交換。圖5c為圖5a中的部分312的放大視圖。如圖5a以及圖5c所示，在一實(shí)施例中，封裝基板218a包含位于邊緣區(qū)域222的上表面242的多個(gè)指狀件522以及524，用于信號(hào)交換。指狀件522以及524排歹ll于具有兩列的陣列中，分別包含內(nèi)指狀件522a、 522b、522c以& 522d以A夕卜指4夫4牛524a、 524b、 524c以& 524d。內(nèi)指4犬件522a至522d排為 一列，鄰近于半導(dǎo)體芯片208的焊墊210;以及外指狀件524a至524d排為另 一列，鄰近于封裝基板的一邊緣。在一 實(shí)施例中，內(nèi)指狀件522a至522d用以電性連接半導(dǎo)體芯片208的焊墊210，以及外指狀件524a至524d用以電性連接至導(dǎo)腳204。
12為了鄰近于內(nèi)指狀件522a的焊墊與鄰近于外指狀件524a的導(dǎo)腳之間的信號(hào)交換，導(dǎo)體走線516a2位于邊緣區(qū)域222的下表面244。導(dǎo)體走線516a2經(jīng)由穿過封裝基板218a的通孔插塞(via plug)526ai電性連接至內(nèi)指狀件522a以及位于上表面242的導(dǎo)體走線516a"除此之外，導(dǎo)體走線516a2可以經(jīng)由穿過封裝基板218a的通孔插塞526a2電性連接至外指狀件524d以及位于上表面242的導(dǎo)體走線516a3。因此，導(dǎo)體走線516a2不會(huì)與導(dǎo)體走線516c/516d相交，導(dǎo)體走線516c/516d分別電性連接于內(nèi)指狀件522c/522d以及外指狀件524a/524b之間。相似地，導(dǎo)體走線516132位于邊緣區(qū)域222的下表面244，且通過通孔插塞526b,以及526b2電性連接至內(nèi)指狀件522b以及外指狀件524c,且導(dǎo)體走線516b,以及516b3與導(dǎo)體走線516c/516d不相交，導(dǎo)體走線516c/516d電性連接于內(nèi)指狀件522c/522d以及夕卜才旨^犬4牛524a/524b之間。
可替換地，自 一焊墊至多個(gè)絕緣導(dǎo)腳(isolated lead)的信號(hào)分割可以通過本發(fā)明的具有分支的導(dǎo)體走線的封裝基板而實(shí)現(xiàn)。圖5d為圖5a的部分314的》文大圖。如圖5a以及圖5d所示，在一實(shí)施例中，封裝基板218a包含多個(gè)指狀件502、 504以及506。指狀件502鄰近于半導(dǎo)體芯片208的焊墊210。指狀件504以及506鄰近于封裝基板218a的邊緣。為了鄰近于指狀件502a的焊墊至鄰近于指狀件504c以及506c的兩絕緣導(dǎo)腳的信號(hào)分割，具有兩個(gè)分支512a2以及512a3的導(dǎo)體走線512ai位于邊緣區(qū)域222的上表面242,導(dǎo)體走線512a,電性連接至指狀件502a,其中導(dǎo)體走線512ai的兩個(gè)分支512a2以及512a3分別電性連接至指狀件504c以及指狀件506c，以允許指狀件502a被同時(shí)電性連接至指狀件504c以及指狀件506c。電阻508作為衰減組件(damping element)耦接至導(dǎo)體走線512a"可替代地，導(dǎo)體走線的分支不共面。如圖5d所示，為了鄰近于指狀件502b的焊墊至鄰近于指狀件504b以及指狀件506b的兩絕緣導(dǎo)腳的信號(hào)分割，導(dǎo)體走線512b!包含同時(shí)電性連接至指狀件502b、指狀件504b以及指狀件506b的兩個(gè)分支512b2以及512b3,其中兩個(gè)分支5 12b2以及5 12b3分別位于上表面242以及下表面244 。分支5 12b3經(jīng)由穿過封裝基板218a的通孔插塞510th電性連接至分支512b2。此外，位于上表面242的分支512b3通過通孔插塞510b2以及導(dǎo)體走線512b4電性連接至指狀件506b。相似地，導(dǎo)體走線512d包含分支512c2以及512c3，提供自鄰近于指狀件502c的焊墊至鄰近于指狀件504a以及506a的導(dǎo)腳的信號(hào)分割路徑，其中分支512^通過通孔插塞510c。 510c2以及導(dǎo)體走線512c4電性連接至分支512c2以及位于上表面242的指狀件506a。
除此之外，自 一焊墊至多個(gè)絕緣導(dǎo)腳的信號(hào)分割，也可以通過本發(fā)明的具有導(dǎo)體走線以及切換焊線(bonding wire)的封裝基板而實(shí)現(xiàn)。圖5e為圖5a的部分314的放大圖，用以顯示包含切換焊線532的封裝基板。如圖5a以及圖5e所示，在一實(shí)施例中，導(dǎo)體走線512th以及切換焊線532b提供自鄰近于指狀件502b的焊墊至鄰近于指狀件504b以及506b的導(dǎo)腳的信號(hào)分割路徑。切換焊線532b經(jīng)由連接指狀件530b,以及指狀件530b2分別電性連接至導(dǎo)體走線512b,以及指狀件506b。相似地，導(dǎo)體走線512Cl以及切換焊線532c提供自鄰近于指狀件502c至鄰近于指狀件504a以及506a的導(dǎo)腳的信號(hào)分割路徑。切換焊線532c經(jīng)由連接指狀件530c,以及指狀件530c2分別電性連接至導(dǎo)體走線512Cl以及指狀件506a。如圖5e所示，切換焊線532b與位于上表面242的導(dǎo)體走線512a,相交，但不電性連接至導(dǎo)體走線512ai。此外，切換焊線532c與位于上表面242的導(dǎo)體走線512ai以及512b,相交，但不電性連接至導(dǎo)體走線512a,以及512b"
對(duì)于現(xiàn)有的基于導(dǎo)線架的半導(dǎo)體芯片封裝，隨著半導(dǎo)體芯片尺寸的降低，則會(huì)產(chǎn)生由于焊線長(zhǎng)度限制而引起的焊接問題?？梢岳妹芗缇鄬?dǎo)線架以減少焊墊與導(dǎo)腳之間的焊接距離來解決前述問題。然而，密集跨距導(dǎo)線架會(huì)導(dǎo)致高制造成本以及低良率。圖5f為圖5a的部分314的放大圖，用以顯示封裝基板設(shè)計(jì)來解決焊線長(zhǎng)度限制的問題。如圖5a以及圖5f所示，指狀件536以及指狀件538排列為一個(gè)兩列陣列，位于邊緣區(qū)域222的上表面242，其中指狀件536鄰近半導(dǎo)體芯片208，指狀件538鄰近封裝基板218a的邊緣。指狀件536電性連接至焊墊(圖中未顯示)，焊線540電性連接至指狀件536以及538之間，以及電性連接至指狀件538的焊線542用
14以連接導(dǎo)腳。焊墊與導(dǎo)腳之間的焊接距離可以通過封裝基板218a所提供的多重焊接而減少，封裝基板218a包含指狀件536、 538以及焊線540、 542。
自焊墊至絕緣導(dǎo)腳的信號(hào)分割，可以通過本發(fā)明的具有分支的導(dǎo)體走線的封裝基板而實(shí)現(xiàn)，如圖5a所示，指狀件610a、 610b、610c以及610d以及指狀件612a、 612b、 612c以及612d位于邊緣區(qū)域222的上表面242。指狀件610a至610d分別鄰近于焊墊210a、210b、 210c以及210d，并經(jīng)由焊線212b電性連接至焊墊210a至210d。沖旨^l犬^牛612a至612d分另寸々卩近于導(dǎo)扭卩204a、 204b、 204c以及204d,并經(jīng)由焊線616電性連接至導(dǎo)腳204a至204d。多個(gè)導(dǎo)體走線614a、 614b、 614c以及614d位于上表面242,其中導(dǎo)體走線分別電性連接至指狀件610a至610d以及指狀件612a至612d之間。因此，來自焊墊的信號(hào)會(huì)經(jīng)由封裝基板上的導(dǎo)體走線被傳送至位于焊墊的不同面的導(dǎo)腳。例如，來自焊墊210a的信號(hào)經(jīng)由導(dǎo)體走線614a以及對(duì)應(yīng)的指狀件610a和612a ^皮傳送至導(dǎo)腳204a,導(dǎo)腳204a位于焊墊210a的不同面。
除此之外，其它半導(dǎo)體芯片，例如具有焊墊304的電可擦除可編程只讀存儲(chǔ)器(electrically erasable programmable read-onlymemory,以下簡(jiǎn)稱EEPROM)芯片位于封裝基板21 8a，并經(jīng)由焊線(例如焊線212b)電性連接至半導(dǎo)體芯片208。
圖6a至圖7b為本發(fā)明其它實(shí)施例的半導(dǎo)體芯片封裝500c以及500d,用以顯示具有散熱器的半導(dǎo)體芯片封裝。如圖6a以及圖6b所示，為了散熱效率的提高，散熱器810a裝在封裝基板218的上表面242上，散熱器810a包含一腔體812a用以容納半導(dǎo)體芯片208、導(dǎo)線架200的內(nèi)部以及封裝基板218的一部分?？商娲兀鐖D7a以及圖7b所示，散熱器810b以及半導(dǎo)體芯片208裝在封裝基板218的上表面242上，且支撐架202不需要芯片載體直接裝在封裝基板218之上。散熱器810b包含腔體812b以容納半導(dǎo)體芯片208以及封裝基板218的一部分。
圖8為本發(fā)明半導(dǎo)體芯片封裝500e的另 一 實(shí)施例的剖面圖，用以顯示晶粒堆棧(stack-die)半導(dǎo)體封裝。另 一半導(dǎo)體芯片808可疊放于半導(dǎo)體芯片208，且經(jīng)由焊線812電性連接至封裝基板218。
圖9a以及圖9b為本發(fā)明半導(dǎo)體芯片封裝的封裝基板218的一 實(shí)施例的示意圖。封裝基板218進(jìn)一步包含阻焊(solder mask)層902， 位于封裝基板218的下表面244,其中阻焊層902包含凹槽 (groov)910,大致沿著封裝基板218的邊緣，以防止用來封裝半導(dǎo) 體芯片封裝的成型樹脂(mold resin)漫出。
圖10為本發(fā)明裝配半導(dǎo)體芯片封裝500的裝配過程的流程圖。 在步驟1502中，半導(dǎo)體芯片封裝500的裝配包含經(jīng)由粘合材料214 將半導(dǎo)體芯片208安裝于芯片載體206的第 一表面232。在步驟1504 中，封裝基板218的中央?yún)^(qū)域220經(jīng)由粘合材料216安裝于芯片載 體206的第二表面234,剩下邊緣區(qū)域222暴露于芯片載體206夕卜。 在步驟1506中，一些焊線212電性連接至焊墊210以及位于封裝基 板218的邊緣區(qū)域222的導(dǎo)電面226。剩余的焊線212焊接焊墊210 以及導(dǎo)腳204。在步驟1508中，覆蓋材料230通過成型以封裝半導(dǎo) 體芯片208、導(dǎo)線架200的內(nèi)部以及封裝基板218的一部分，剩下 封裝基板218的下表面244暴露于覆蓋材料230外。在步驟1510 中，完成的半導(dǎo)體芯片封裝500被包裝用以產(chǎn)品的運(yùn)輸。
上文已闡明半導(dǎo)體芯片封裝500。本發(fā)明的半導(dǎo)體芯片封裝500 的實(shí)施例的優(yōu)點(diǎn)將詳述于下。封裝基板218不僅作為半導(dǎo)體芯片208 的散熱器，還提供半導(dǎo)體芯片208的大量輸入/輸出連接。與現(xiàn)有的 的基于導(dǎo)線架的半導(dǎo)體封裝相比，封裝基板218提供用于半導(dǎo)體芯 片208的額外的電性連接，例如，電源及/或接地路徑。封裝基板 218還提供用于電子組件的區(qū)域，例如，電源環(huán)線、接地環(huán)線、電 容、電阻或電感位于上述區(qū)域上?？梢愿纳?一 些電性能效，例如， 電源電路感應(yīng)系數(shù)或是接地電路感應(yīng)系數(shù)。與現(xiàn)有的的BGA半導(dǎo)體 封裝相比，封裝基板218具有筒單的布局。因此，制造成本可以降 低且可以改善良率。中央?yún)^(qū)域220的通孔224可以用于減少熱阻。 導(dǎo)線架200的芯片載體206可以具有不同的設(shè)計(jì)，以優(yōu)化半導(dǎo)體芯 片208、芯片載體206以及封裝基板218之間的附著力。除此之外， 半導(dǎo)體芯片封裝500的封裝基板包含多個(gè)指狀件、導(dǎo)體走線或切換 焊線以提供額外的信號(hào)路徑，用于信號(hào)交換以及信號(hào)分割。此外，
16焊墊與導(dǎo)腳之間的焊接距離可以通過包含指狀件以及焊線的封裝基 板所提供的多重焊接而減小，以降低制造成本。除此之外，為了提 高散熱效率，半導(dǎo)體芯片封裝進(jìn)一步包含安裝于封裝基板的上表面 的散熱器，此散熱器包含一腔體以容納半導(dǎo)體芯片、導(dǎo)線架的內(nèi)部 以及封裝基板的一部分?？商鎿Q地，另 一半導(dǎo)體芯片可以疊放于此 半導(dǎo)體芯片，經(jīng)由焊線電性連接至封裝基板，以形成晶粒堆棧半導(dǎo) 體芯片封裝。此外，封裝基板進(jìn)一步包含阻焊層，阻焊層包含凹槽， 大致沿著封裝基板的邊緣，以防止用來封裝半導(dǎo)體芯片封裝的成型 樹脂漫出。
權(quán)利要求
1.一種半導(dǎo)體芯片封裝，包含導(dǎo)線架，包含芯片載體，該芯片載體包含第一表面以及與該第一表面相對(duì)的第二表面；第一半導(dǎo)體芯片，安裝于該第一表面上，該第一半導(dǎo)體芯片上包含多個(gè)焊墊，該第一半導(dǎo)體芯片的面積大于該芯片載體的面積；以及封裝基板，包含附著于該芯片載體的該第二表面的中央?yún)^(qū)域，該封裝基板的面積大于該第一半導(dǎo)體芯片的面積，其中，該封裝基板的邊緣區(qū)域的上表面包含多個(gè)指狀件，該多個(gè)指狀件排列為陣列，排列為該陣列的一列的多個(gè)內(nèi)指狀件鄰近于該第一半導(dǎo)體芯片，排列為該陣列的另一列的多個(gè)外指狀件鄰近于該封裝基板的邊緣，該多個(gè)內(nèi)指狀件電性連接至該第一半導(dǎo)體芯片的該多個(gè)焊墊，以及該多個(gè)外指狀件電性連接至該導(dǎo)線架。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，該第一導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一 外指狀 件，其中該第一導(dǎo)體走線的路徑方向大致沿著該陣列的外邊緣；以及第二導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，其中該第二導(dǎo)體走線電性連 接至該多個(gè)內(nèi)指狀件的另 一至少之一內(nèi)指狀件以及該多個(gè)外指狀件的另 一至少 之一外指狀件，該第二導(dǎo)體走線與該第一導(dǎo)體走線不相交。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，該第一導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀 件；以及第二導(dǎo)體走線，位于該邊緣區(qū)域的下表面，經(jīng)由鉆孔穿過該封裝基板的多 個(gè)通孔插塞電性連接至該多個(gè)內(nèi)指狀件的另一至少之一內(nèi)指狀件以及該多個(gè)外 指狀件的另一至少之一外指狀件。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 導(dǎo)體走線，包含位于該邊緣區(qū)域的該上表面的第一分支以及第二分支，該導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件，其中該第一分支以及該第二分支分別電性連接至該多個(gè)外指狀件的至少兩個(gè)外指狀件。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體芯片封裝，其特征在于，該第一分支位于 該上表面，該第二分支位于下表面，且該第二分支經(jīng)由鉆孔穿過該封裝基板的 通孔插塞電性連接至該第一分支以及該至少兩個(gè)外指狀件之一。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，該第一導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀 件；第一連接指以及第二連接指，位于該邊緣區(qū)域的該上表面，該第一連接指 以及該第二連接指分別電性連接至該第一導(dǎo)體走線以及該多個(gè)外指狀件的另一 外指狀件；以及焊線，電性連接至該第一連接指以及該第二連接指之間。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體芯片封裝，其特征在于，該焊線與位于該 上表面的第二導(dǎo)體走線相交，但該焊線與該第二導(dǎo)體走線不電性連接。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含焊線，電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀件。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝，其特征在于，該焊線與位于該 上表面的導(dǎo)體走線相交，但該焊線與該導(dǎo)體走線不電性連接。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 散熱器，安裝于該封裝基板的該上表面，包含腔體以容納該第一半導(dǎo)體芯片、該導(dǎo)線架的內(nèi)部以及該封裝基板的一部分。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第二半導(dǎo)體芯片，安裝于該第一半導(dǎo)體芯片上，且該第二半導(dǎo)體芯片電性連接至該封裝基板。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝，其特征在于，更包含 阻焊層，位于該封裝基板的下表面，其中該阻焊層包含大致沿著該封裝基板的邊緣的凹槽。
13. —種半導(dǎo)體芯片封裝，包含 封裝基板，包含中央?yún)^(qū)域以及邊緣區(qū)域；第一半導(dǎo)體芯片，包含安裝于該封裝基板的該中央?yún)^(qū)域的上表面的多個(gè)焊墊，該第一半導(dǎo)體芯片的面積小于該封裝基板的面積；導(dǎo)線架，無需芯片載體而安裝于該封裝基板的上表面；以及散熱器，包含安裝于該封裝差of反的該上表面的腔體，該腔體用以容納該第一半導(dǎo)體芯片、該導(dǎo)線架的內(nèi)部以及該封裝基板的一部分。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體芯片封裝，其特征在于，該封裝基板包含 位于該封裝基板的該邊緣區(qū)域的該上表面的多個(gè)指狀件，該多個(gè)指狀件排列為 一陣列，排列為該陣列的一列的多個(gè)內(nèi)指狀件鄰近于該第一半導(dǎo)體芯片，排列 為該陣列的另 一列的多個(gè)外指狀件鄰近于該封裝基板的邊緣，該多個(gè)內(nèi)指狀件 電性連接至該第 一半導(dǎo)體芯片的該多個(gè)焊墊，以及該多個(gè)外指狀件電性連接至 該導(dǎo)線架。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，該第一導(dǎo)體走線電性連接至 該多個(gè)內(nèi)指狀件的至少之一 內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀 件，其中該第一導(dǎo)體走線的路徑方向大致沿著該陣列的外邊緣；以及第二導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，其中該第二導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的另一至少之一內(nèi)指狀件以及該多個(gè)外指狀件的另一至少 之一外指狀件，該第二導(dǎo)體走線與該第一導(dǎo)體走線不相交。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀件；以及第二導(dǎo)體走線，位于該邊緣區(qū)域的下表面，經(jīng)由鉆孔穿過該封裝基板的多 個(gè)通孔插塞電性連接至該多個(gè)內(nèi)指狀件的另 一至少之一 內(nèi)指狀件以及該多個(gè)外 指狀件的另一至少之一外指狀件。
17. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，更包含 導(dǎo)體走線，包含位于該邊緣區(qū)域的該上表面的第一分支以及第二分支，該導(dǎo)體走線電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件，其中該第一分支以 及該第二分支分別電性連接至該多個(gè)外指狀件的至少兩個(gè)外指狀件。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體芯片封裝，其特征在于，該第一分支位 于該上表面，該第二分支位于下表面，且該第二分支經(jīng)由鉆孔穿過該封裝基板 的通孔插塞電性連接至該第一分支以及該至少兩個(gè)外指狀件之一。
19. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，更包含第一導(dǎo)體走線，位于該邊緣區(qū)域的該上表面，該第一導(dǎo)體走線電性連接至 該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀件的至少之一外指狀件；第一連接指以及一第二連接指，位于該邊緣區(qū)域的該上表面，該第一連接 指以及該第二連接指分別電性連接至該第一導(dǎo)體走線以及該多個(gè)外指狀件的另一外指狀件；以及焊線，電性連接至該第 一連接指狀件以及該第二連接指狀件之間。
20. 根據(jù)權(quán)利要求19所述的半導(dǎo)體芯片封裝，其特征在于，該焊線與位于該 上表面的第二導(dǎo)體走線相交，但該焊線與該第二導(dǎo)體走線不電性連接。
21. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，更包含焊線，電性連接至該多個(gè)內(nèi)指狀件的至少之一內(nèi)指狀件以及該多個(gè)外指狀 件的至少的外指狀件。
22. 根據(jù)權(quán)利要求21所述的半導(dǎo)體芯片封裝，其特征在于，該焊線與位于該 上表面的導(dǎo)體走線相交，但該焊線與該導(dǎo)體走線不電性連接。
23. 根據(jù)權(quán)利要求13所述的半導(dǎo)體芯片封裝，其特征在于，更包含 第二半導(dǎo)體芯片，安裝于該第一半導(dǎo)體芯片，且該第二半導(dǎo)體芯片電性連接至該封裝基板。
24.據(jù)權(quán)利要求13所述的半導(dǎo)體芯片封裝，其特征在于，更包含 阻焊層，位于該封裝基板的下表面，其中該阻焊層包含大致沿該封裝基板的邊纟彖凹槽。
全文摘要
一種半導(dǎo)體芯片封裝，包含導(dǎo)線架、第一半導(dǎo)體芯片及封裝基板。導(dǎo)線架包含具有第一表面及與第一表面相對(duì)的第二表面的芯片載體；安裝于第一表面的第一半導(dǎo)體芯片包含焊墊，其面積大于芯片載體；附著于芯片載體第二表面的中央?yún)^(qū)域的封裝基板的面積大于第一半導(dǎo)體芯片，封裝基板的邊緣區(qū)域上表面包含排列為陣列的指狀件，排列為該陣列的一列的多個(gè)內(nèi)指狀件鄰近于第一半導(dǎo)體芯片，排列為該陣列的另一列的多個(gè)外指狀件鄰近于封裝基板的邊緣，內(nèi)指狀件電性連接至第一半導(dǎo)體芯片的焊墊，外指狀件電性連接至導(dǎo)線架。封裝基板提供半導(dǎo)體芯片額外的電性連接具有簡(jiǎn)單的布局，故制造成本可以降低且可以改善良率。
文檔編號(hào)H01L23/48GK101540304SQ200910119459
公開日2009年9月23日 申請(qǐng)日期2009年3月16日 優(yōu)先權(quán)日2008年3月18日
發(fā)明者陳南璋 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司