專利名稱：封裝基板以及芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種封裝基板以及包含該封裝基板的芯片封裝結(jié)構(gòu)，并且特別地， 根據(jù)本發(fā)明的封裝基板上的至少一測(cè)試墊具有凹槽，用以容置探針的端部。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進(jìn)步以及使用者需求的提升，越來(lái)越多電子產(chǎn)品需要使用高效 能芯片作為運(yùn)算核心。芯片效能的提升通常也代表輸入芯片或由芯片輸出的信號(hào)數(shù)量以及 種類的增加，因此，作為信號(hào)傳輸用的引腳(lead)或?qū)Ь€(wire)的數(shù)量也需要大量增加。然而，由于多數(shù)電子產(chǎn)品本身或其零組件的體積或尺寸有輕薄化或微型化的趨 勢(shì)，芯片體積也必須隨之縮小，因此其外接的引腳或?qū)Ь€也必須更細(xì)，并且更緊密地排列。 目前，為了確保芯片與引腳或?qū)Ь€的正常導(dǎo)通，并保護(hù)芯片以防止其因?yàn)榕鲎不蚶兜韧?力造成損傷，常通過(guò)封裝的方式來(lái)達(dá)到前述目的。既有的芯片封裝型態(tài)包含一種以可撓曲的基板作為芯片承載件的卷帶自動(dòng)接合 封裝(Tape Automated Bonding)技術(shù)，其包含卷帶承載封裝(Tape Carrier Package, TCP)、薄膜倒裝片封裝(Chip On Film，C0F)等。此類封裝型態(tài)是將芯片固定于承載卷帶 上，并以芯片的凸塊或焊墊，與承載卷帶的金屬導(dǎo)電層對(duì)位加壓接合，為目前常見(jiàn)的芯片封 裝技術(shù)之一，特別是應(yīng)用于液晶顯示器的驅(qū)動(dòng)芯片的封裝。其中，承載卷帶上所布設(shè)的金屬 導(dǎo)電層被以例如蝕刻方式圖案化形成多根引腳及多個(gè)測(cè)試墊(test pad)，各引腳的一端與 芯片的凸塊或焊墊電性連接并向外延伸而分別對(duì)應(yīng)連接這些測(cè)試墊中之一。當(dāng)芯片接合至承載卷帶后，通常需對(duì)該封裝后的芯片進(jìn)行電性測(cè)試。目前最常 用的測(cè)試方法為探針測(cè)試(probe testing)，其通常借助包含若干探針(probe)的探針卡 (probe card)來(lái)完成。于測(cè)試時(shí)，探針可依序接觸測(cè)試墊表面，以檢測(cè)該測(cè)試墊所連接的引 腳的電性是否正常。然而，受限于細(xì)微加工的制程條件，探針卡的設(shè)計(jì)存在著許多缺點(diǎn)，例如接觸力 太小、位移行程不足、制程步驟較復(fù)雜等。此外，探針卡上的探針也可能因?yàn)榻佑|力太小而 無(wú)法有效刺穿金屬測(cè)試墊表面的氧化層，進(jìn)而降低測(cè)試的可靠度。于現(xiàn)有技術(shù)中，為了解決上述的問(wèn)題，設(shè)計(jì)者或操作人員往往會(huì)直接加重探針的 下壓力，然而，這樣的方式容易造成探針的端部歪曲變形，甚至斷裂，減低了探針的使用壽 命，并且增加耗材的成本增加。此外，加重探針的下壓力容易使探針偏移，并且于測(cè)試墊表 面刮出微粒，微?？赡軐?dǎo)致引腳或測(cè)試墊間產(chǎn)生短路現(xiàn)象，進(jìn)而造成測(cè)試結(jié)果的誤差。

發(fā)明內(nèi)容
因此，本發(fā)明的一目的在于提供一種封裝基板，并且特別地，根據(jù)本發(fā)明的封裝基 板上的至少一測(cè)試墊具有凹槽，用以容置探針的端部，以解決前述的問(wèn)題。根據(jù)本發(fā)明一方面提供一種封裝基板，用以承載一芯片，該封裝基板包含一可撓 性介電層以及一導(dǎo)電層。該導(dǎo)電層設(shè)置于該可撓性介電層上，并且包含多根引腳以及多個(gè)測(cè)試墊。這些引腳的一端電性連接該芯片，而這些測(cè)試墊分別對(duì)應(yīng)連接這些引腳的另一端。 特別地，該多個(gè)測(cè)試墊中的至少一測(cè)試墊的一表面具有一凹槽，用以容置一探針的一端部。 于實(shí)際應(yīng)用中，前述的凹槽可通過(guò)蝕刻而成。并且，該凹槽可視情況貫穿或不貫穿該測(cè)試墊。本發(fā)明的另一目的在于提供一種芯片封裝結(jié)構(gòu)，以解決先前技術(shù)中的問(wèn)題。根據(jù)本發(fā)明另一方面提供一種芯片封裝結(jié)構(gòu)，包含封裝基板以及一芯片。如前所 述，該封裝基板包含一可撓性介電層以及一導(dǎo)電層。該導(dǎo)電層設(shè)置于該可撓性介電層上，并 且包含多根引腳以及多個(gè)測(cè)試墊。這些引腳的一端電性連接該芯片，而這些測(cè)試墊分別對(duì) 應(yīng)連接這些引腳的另一端。特別地，該多個(gè)測(cè)試墊中的至少一測(cè)試墊的一表面具有一凹槽， 用以容置一探針的一端部。綜上所述，當(dāng)探針的端部進(jìn)入本發(fā)明的測(cè)試墊上的凹槽時(shí)，該凹槽可有效限制探 針的移動(dòng)范圍，降低探針于接觸測(cè)試墊時(shí)發(fā)生偏移。藉此，本發(fā)明的凹槽也可避免探針從測(cè) 試墊的表面刮出微粒，導(dǎo)致引腳或測(cè)試墊間產(chǎn)生短路現(xiàn)象，因而造成測(cè)試誤差的情形發(fā)生。 另外，探針于測(cè)試時(shí)的下壓力也可因此減低，藉此提升該探針的使用壽命。相較于現(xiàn)有技 術(shù)，本發(fā)明的封裝基板以及芯片封裝結(jié)構(gòu)有助于節(jié)省測(cè)試工序的時(shí)間以及金錢(qián)成本，并有 效提高測(cè)試的可信度。


關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以通過(guò)以下結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例的詳述 得到進(jìn)一步的了解，其中圖1是根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板的俯視圖。圖2是根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板的立體視圖。圖3繪示根據(jù)本發(fā)明的一具體實(shí)施例的芯片封裝結(jié)構(gòu)的立體視圖。圖4A至圖4F分別繪示根據(jù)本發(fā)明的測(cè)試墊的剖面圖。
具體實(shí)施例方式本發(fā)明提供一種封裝基板以及包含該封裝基板的芯片封裝結(jié)構(gòu)。根據(jù)本發(fā)明的若 干具體實(shí)施例被揭露如下。請(qǐng)一并參閱圖1至圖3，圖1繪示根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板12的俯 視圖；圖2繪示根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板12的立體視圖；而圖3則繪示根據(jù) 本發(fā)明的一具體實(shí)施例的芯片封裝結(jié)構(gòu)1的立體視圖。如圖所示，本發(fā)明的芯片封裝結(jié)構(gòu) 1包含該封裝基板12以及設(shè)置于該封裝基板12上的一芯片10。進(jìn)一步，如圖1及圖2所示，本發(fā)明的封裝基板12包含一可撓性介電層120以及 一導(dǎo)電層122(這里所繪示的導(dǎo)電層122已借助蝕刻或其它適當(dāng)?shù)姆绞綀D案化形成多根引 腳1220以及多個(gè)測(cè)試墊1222)，且該導(dǎo)電層122設(shè)置于該可撓性介電層120上。此外，于本 具體實(shí)施例中，該可撓性介電層120上定義有一芯片接合區(qū)1200，該芯片10可借助倒裝片 或其它適當(dāng)?shù)姆绞劫N附至該芯片接合區(qū)1200內(nèi)。于實(shí)際應(yīng)用中，該可撓性介電層120的材料可為聚酰亞胺(Polyimide，PI)、聚酯 類化合物(polyethylene terephthalate,PET)或其它適當(dāng)?shù)牟牧?。此外，該?dǎo)電層122的材質(zhì)可為金屬材料(例如，但不限于，銅)或其它適當(dāng)?shù)牟牧?。于?shí)務(wù)中，為了增強(qiáng)封裝基 板12對(duì)芯片10的散熱效果，可撓性介電層120可選用具有高導(dǎo)熱系數(shù)的材料來(lái)制作。進(jìn)一步，這些引腳1220自該芯片接合區(qū)1200向外延伸，致使當(dāng)芯片10接合至該 芯片接合區(qū)1200時(shí)，這些引腳1220的一端電性連接該芯片10。此外，這些測(cè)試墊1222分 別對(duì)應(yīng)連接這些引腳1220的另一端(遠(yuǎn)離芯片接合區(qū)1200)，且該多個(gè)測(cè)試墊1222中的至 少一測(cè)試墊1222的一第一表面1222a具有一凹槽1222b，用以容置一探針3的一端部30。于實(shí)際應(yīng)用中，該凹槽1222b可借助蝕刻方式與引腳1220和測(cè)試墊1222于同一 工序中形成，或借助其它適當(dāng)?shù)姆绞蕉纬?。此外，于?shí)務(wù)中，該凹槽1222b的內(nèi)徑較佳地 大于該探針3的該端部30的直徑，使該探針3的該端部30可較容易對(duì)準(zhǔn)進(jìn)入該凹槽1222b。為了搭配不同的探針達(dá)到最佳的測(cè)試穩(wěn)定性，或者為了芯片封裝工藝方便性，或 者考量時(shí)間或金錢(qián)成本，前述的凹槽1222b的外觀、尺寸、型態(tài)等可作適當(dāng)?shù)恼{(diào)整。請(qǐng)參見(jiàn) 圖4A至圖4F，這些附圖分別繪示根據(jù)本發(fā)明的測(cè)試墊1222的剖面圖。如圖所示，前述的凹 槽1222b形成于測(cè)試墊1222的第一表面1222a，且前述探針3的端部30可自該第一表面 1222a進(jìn)入該凹槽1222b。如圖4A、圖4C、圖4E所示，于實(shí)際應(yīng)用中，該凹槽1222b可自該第一表面1222a貫 穿該測(cè)試墊1222至該測(cè)試墊1222的第二表面1222c (即該測(cè)試墊1222與前述可撓性介電 層120的接觸面)。此外，如圖4B、圖4D、圖4F所示，于實(shí)際應(yīng)用中，該凹槽1222b也可不 貫穿該測(cè)試墊1222。也就是說(shuō)，該凹槽1222b的底部依舊保留有部分導(dǎo)電層，藉此該探針3 的該端部30于測(cè)量時(shí)可確保與該測(cè)試墊1222有良好的電性接觸。進(jìn)一步，如圖4A以及圖4B所示，該凹槽1222b可呈柱狀(如，圓柱狀、方柱狀、三角 柱狀或其它多邊形柱狀)。如圖4C所示，該凹槽1222b的直徑自該第一表面1222a往該第 二表面1222c漸縮而呈一倒錐形。因此，該凹槽1222b于該測(cè)試墊1222的第一表面1222a 上的開(kāi)口較大(相較于圖4A以及圖4B所示)，即使在一可容許的誤差偏移下，該探針3的 該端部30依舊可以輕易地容置于該凹槽1222b內(nèi)。進(jìn)一步，如圖4D所示，該凹槽1222b的底部可具有弧度；如圖4E所示，該凹槽 1222b可呈傾斜柱狀；而如圖4F所示，該凹槽1222b可呈半圓型。請(qǐng)注意，前述的凹槽1222b的設(shè)計(jì)旨在于避免因?yàn)樘结樀男┪⑵疃鴮?dǎo)致探針的 端部無(wú)法容置于該凹槽1222b內(nèi)，造成測(cè)試結(jié)果誤差，甚至破壞封裝基板(如刮傷表面造成 斷線等無(wú)法恢復(fù)的破壞)。因此，在這樣的目之下，本發(fā)明的凹槽的形態(tài)可視情況進(jìn)行合理 的調(diào)整，并不受限于前面所舉的例子。綜上所述，本發(fā)明的封裝基板以及芯片封裝結(jié)構(gòu)上的測(cè)試墊具有凹槽，用以容置 測(cè)試探針的端部。藉此，本發(fā)明的封裝基板以及芯片封裝結(jié)構(gòu)可降低探針于接觸測(cè)試墊時(shí) 發(fā)生偏移的狀況，以及探針從測(cè)試墊的表面刮出微粒，導(dǎo)致引腳或測(cè)試墊間產(chǎn)生短路現(xiàn)象， 因而造成測(cè)試誤差，甚至刮傷封裝基板表面造成斷線，或者燒壞芯片的情形發(fā)生。此外，探 針容置于測(cè)試墊的凹槽內(nèi)，可提升測(cè)試的可靠度；并且探針于測(cè)試時(shí)的下壓力可借助本發(fā) 明而減低，因此可提升探針的使用壽命。借助以上較佳具體實(shí)施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神， 而并非以上述所揭露的較佳具體實(shí)施例來(lái)對(duì)本發(fā)明的范疇加以限制。相反地，其目的是希 望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請(qǐng)的專利范圍的范疇內(nèi)。
權(quán)利要求
一種封裝基板，用以承載一芯片，該封裝基板包含一可撓性介電層；以及一導(dǎo)電層，設(shè)置于該可撓性介電層上，該導(dǎo)電層包含多根引腳，這些引腳的一端電性連接該芯片；以及多個(gè)測(cè)試墊，這些測(cè)試墊分別對(duì)應(yīng)連接這些引腳的另一端，該多個(gè)測(cè)試墊中的至少一測(cè)試墊的一表面具有一凹槽，用以容置一探針的一端部。
2.根據(jù)權(quán)利要求1所述的封裝基板，其特征在于，該凹槽是蝕刻而成。
3.根據(jù)權(quán)利要求1所述的封裝基板，其特征在于，該凹槽貫穿該至少一測(cè)試墊。
4.根據(jù)權(quán)利要求1所述的封裝基板，其特征在于，該凹槽是呈圓柱狀。
5.根據(jù)權(quán)利要求4所述的封裝基板，其特征在于，該凹槽的內(nèi)徑大于該探針的該端部 的直徑。
6.一種芯片封裝結(jié)構(gòu)，包含 一芯片；以及一封裝基板，用以承載該芯片，該封裝基板包含； 一可撓性介電層；以及一導(dǎo)電層，設(shè)置于該可撓性介電層上，該導(dǎo)電層包含 多根引腳，這些引腳的一端電性連接該芯片；以及多個(gè)測(cè)試墊，這些測(cè)試墊分別對(duì)應(yīng)連接這些引腳的另一端，該多個(gè)測(cè)試墊中的至少一 測(cè)試墊的一表面具有一凹槽，用以容置一探針的一端部。
7.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該凹槽是蝕刻而成。
8.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該凹槽貫穿該至少一測(cè)試墊。
9.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該凹槽是呈圓柱狀。
10.根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，該凹槽的內(nèi)徑大于該探針的該 端部的直徑。
全文摘要
本發(fā)明提供一種封裝基板以及芯片封裝結(jié)構(gòu)。根據(jù)本發(fā)明的封裝基板可用以承載一芯片，該封裝基板包含一可撓性介電層以及一導(dǎo)電層。該導(dǎo)電層設(shè)置于該可撓性介電層上，并且包含多根引腳以及多個(gè)測(cè)試墊。這些引腳的一端電性連接該芯片。這些測(cè)試墊分別對(duì)應(yīng)連接這些引腳的另一端。該多個(gè)測(cè)試墊中的至少一測(cè)試墊的一表面具有一凹槽，用以容置一探針的一端部。借助該凹槽的設(shè)計(jì)，可降低該探針接觸測(cè)試墊時(shí)發(fā)生偏移，并且減少?gòu)脑撝辽僖粶y(cè)試墊的該表面刮出微粒而導(dǎo)致引腳或測(cè)試墊間產(chǎn)生短路現(xiàn)象，造成測(cè)試誤差的情形發(fā)生。
文檔編號(hào)H01L23/544GK101826505SQ20091012812
公開(kāi)日2010年9月8日 申請(qǐng)日期2009年3月5日 優(yōu)先權(quán)日2009年3月5日
發(fā)明者沈弘哲 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司