專利名稱：薄膜晶體管及顯示裝置的制作方法
技術領域：
本發(fā)明涉及薄膜晶體管以及使用該薄膜晶體管工作的顯示裝置。
背景技術：
作為場效應晶體管的一種，已知有使用形成在具有絕緣表面的襯底上的半 導體層來形成溝道區(qū)域的薄膜晶體管。已公開有使用非晶硅、微晶硅及多晶硅 作為用于薄膜晶體管的半導體層的技術(參照專利文獻1至5)。薄膜晶體管的典 型應用例為液晶電視裝置，并且作為構成顯示屏幕的各像素的開關晶體管而實 現(xiàn)實用化。
專利文獻l:日本專利特開2001-053283號公報 專利文獻2:日本專利特開平5-129608號公報 專利文獻3:日本專利特開2005-049832號公報 專利文獻4:日本專利特開平7-131030號公報 專利文獻5:日本專利特開2005-191546號公報
以非晶硅層作為溝道形成區(qū)域的薄膜晶體管具有場效應遷移率低及導通 電流低的問題。另一方面，將微晶硅層用于溝道形成區(qū)域的薄膜晶體管與使用 非晶硅的薄膜晶體管相比，其問題在于，雖然場效應遷移率提高了，但是截止 電流也變高，從而不能得到充分的開關特性。
將多晶硅層用于溝道形成區(qū)域的薄膜晶體管具有如下特性與上述兩種薄 膜晶體管相比，其場效應遷移率格外高，能夠得到高導通電流。由于所述特性， 這種薄膜晶體管不僅可以構成設置在像素中的開關用薄膜晶體管，而且還可以 構成被要求高速工作的驅(qū)動器電路。
但是，與使用非晶硅層形成薄膜晶體管的情況相比，使用多晶硅層的薄膜 晶體管需要半導體層的晶化工序，從而帶來制造成本增大的問題。例如，形成 多晶硅層所需的激光退火技術存在以下問題，即因激光束的照射面積小，而不 能高效地生產(chǎn)大屏幕液晶面板。順便提及，用來制造顯示面板的玻璃襯底正逐年大型化，如第3代(如
550mmx650mm)、第3.5代(如600mmx720mm或620mmx750mm)、第4代(如 680mmx880mm或730mmx920mm)、第5代(如1100mmxl300mm)、第6代(如 1500mmxl800mm)、第7代(如1900mmx2200mm)、第8代(如2200mmx2400mm)， 預計今后將向第9代(如2400mmx2800mm或2450mmx3050mm)、第IO代(如 2850mmx3050mm)的大面積化發(fā)展。玻璃襯底的大型化是基于成本最低設計的 思想。
與此相反，能夠在大面積母玻璃襯底如第10代(2950mmx3400mm)上高生產(chǎn)
性地制造能高速工作的薄膜晶體管的技術尚未確立，這成為產(chǎn)業(yè)界的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的一個課題在于解決涉及薄膜晶體管的導通電流及截止電流 的上述問題。本發(fā)明的另一課題在于提供一種能夠高速工作的薄膜晶體管。
根據(jù)本發(fā)明之一的薄膜晶體管的特征在于，包括覆蓋柵電極的柵極絕緣 層；設置在柵極絕緣層上的微晶半導體層；重疊于微晶半導體層及柵極絕緣層 的非晶半導體層；以及添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層， 該一對雜質(zhì)半導體層設置在非晶半導體層上，并且形成源區(qū)和漏區(qū)，其中，柵 極絕緣層在與微晶半導體層的端部接觸的附近具有高低差，所述微晶半導體層 外側的柵極絕緣層的第二膜厚比與所述微晶半導體層接觸的柵極絕緣層的第 一膜厚要薄。
根據(jù)本發(fā)明之一的薄膜晶體管的特征在于，包括覆蓋柵電極的微晶半導 體層；柵極絕緣層，該柵極絕緣層設置在柵電極和微晶半導體層之間，并且該 柵極絕緣層接觸微晶半導體層的區(qū)域要高出不接觸微晶半導體層的區(qū)域的表 面；重疊于微晶半導體層及柵極絕緣層的非晶半導體層；以及添加有賦予一導 電型的雜質(zhì)元素的一對雜質(zhì)半導體層，該一對雜質(zhì)半導體層設置在非晶半導體 層上，并且形成源區(qū)和漏區(qū)。
根據(jù)本發(fā)明之一的薄膜晶體管的特征在于，包括覆蓋柵電極的微晶半導 體層；柵極絕緣層，該柵極絕緣層設置在柵電極和微晶半導體層之間，并且該 柵極絕緣層接觸微晶半導體層的區(qū)域呈凸形狀；重疊于微晶半導體層及柵極絕 緣層的非晶半導體層；以及添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體 層，該一對雜質(zhì)半導體層設置在非晶半導體層上，并且形成源區(qū)和漏區(qū)。上述微晶半導體層是i型微晶半導體層、或添加有成為施主的雜質(zhì)元素的n
型微晶半導體層。
另外，微晶半導體層的電導率低于非晶半導體層的電導率。在微晶半導體
層包含成為施主的雜質(zhì)元素的情況下，施主濃度為lxlO toms/cr^以上 5xl(^atoms/cn^以下。微晶半導體層至少在薄膜晶體管的溝道長度方向上延伸， 并且具有所述電導率，從而起到產(chǎn)生高導通電流的作用。
所謂雜質(zhì)半導體，指的是參與導電的載流子大多是由半導體中所添加的賦 予一導電型的雜質(zhì)元素供給的半導體。 一導電型的雜質(zhì)元素是可成為施主或受 主的元素，該可成為施主的元素供給電子作為載流子，而該可成為受主的元素 供給空穴作為載流子，典型地說，施主相當于元素周期表第15族元素，受主相 當于元素周期表第13族元素。
另外，還可以在上述微晶半導體層和上述非晶半導體層之間具有另一微晶 半導體層、或包含成為施主的雜質(zhì)元素的微晶半導體層。注意，當設置在微晶 半導體層和非晶半導體層之間的微晶半導體層包含成為施主的雜質(zhì)元素時，該 成為施主的雜質(zhì)元素的濃度低于形成源區(qū)或漏區(qū)的、添加有賦予一導電型的雜 質(zhì)元素的 一對雜質(zhì)半導體層的濃度。
所謂微晶半導體，指的是如下半導體例如，結晶粒徑為2nm以上200nm 以下，優(yōu)選為10nm以上80nm以下，更優(yōu)選為20nm以上50nm以下，暗電導率大 約為l(T7s/cm至10—5s/cm，光導率為1(r4s/cm至l(T3S/cm，其電導率可通過價電子 控制而上升到10'S/cm左右。但是，在本發(fā)明中，微晶半導體的概念不局限于所 述結晶粒徑和電導率的數(shù)值，只要具有同等物性值，就可以替換成其他半導體 材料。所謂非晶半導體，指的是無結晶結構(原子排列無長程有序)的半導體。 另外，非晶硅還包括含氫非晶硅。
所謂"導通電流"，指的是將適當?shù)臇艠O電壓施加到柵電極以使電流流過溝 道形成區(qū)域時(即，薄膜晶體管處于導通狀態(tài)時)流過溝道形成區(qū)域的電流。所 謂"截止電流"，指的是柵極電壓低于薄膜晶體管的閾值電壓時(即，薄膜晶體管 處于截止狀態(tài)時)流過源極和漏極之間的電流。
在柵電極上，使得不接觸微晶半導體層的柵極絕緣層的厚度比接觸微晶半 導體層的柵極絕緣層的厚度薄，從而可以得到高導通電流，并且降低截止電流。 另外，還可以提高場效應遷移率，并且能夠?qū)崿F(xiàn)高速工作。


圖l是說明根據(jù)本實施方式的薄膜晶體管的截面圖。 圖2是說明根據(jù)本實施方式的薄膜晶體管的截面圖。 圖3是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖4是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖5是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖6是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖7是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖8是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖9是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖10是說明根據(jù)本實施方式的薄膜晶體管的制造工序的截面圖。
圖ll是說明根據(jù)本實施方式的薄膜晶體管的制造工序的截面圖。
圖12是說明根據(jù)本實施方式的薄膜晶體管的制造工序的俯視圖。
圖13是說明可應用于本實施方式的多級灰度掩模的圖。
圖14是說明根據(jù)本實施方式的薄膜晶體管的制造工序的截面圖。
圖15是說明根據(jù)本實施方式的薄膜晶體管的制造工序的俯視圖。
圖16是說明根據(jù)本實施方式的元件襯底的平面圖。
圖17是說明根據(jù)本實施方式的元件襯底的端子部及像素部的截面圖。
圖18是說明根據(jù)本實施方式的顯示面板的立體圖。
圖19是說明使用根據(jù)本實施方式的顯示裝置的電子設備的立體圖。
圖20是說明使用根據(jù)本實施方式的顯示裝置的電子設備的圖。
圖21是說明使用根據(jù)本實施方式的顯示裝置的電子設備的立體圖。
圖22是示出根據(jù)實施例1獲得的元件襯底的截面的STEM圖。
圖23是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖24是說明根據(jù)本實施方式的薄膜晶體管的截面圖。
圖25是示出用于器件模擬的模型圖及通過器件模擬而得到的電流電壓特 性的圖。
標號說明 01 襯底 03 導電層05 柵電極
09 柵極絕緣層
11 微晶半導體層
13 緩沖層
17 微晶半導體層
21 緩沖層
23 非晶半導體層
24 微晶半導體層
25 雜質(zhì)半導體層 27 導電層
29 抗蝕劑掩模
32 微晶半導體層
33 非晶半導體層
34 微晶半導體層
35 非晶半導體層 37 半導體層
39 雜質(zhì)半導體層
40 端部
41 導電層
42 界面
43 界面
44 界面
45 抗蝕劑掩模
46 界面
50 襯底
51 微晶半導體層
52 微晶半導體層
53 緩沖層
54 溝道保護層
55 非晶半導體層 58 微晶半導體層59雜質(zhì)半導體層
61雜質(zhì)半導體層
63布線
65布線
67保護絕緣層
69平坦化層
71像素電極
77像素電極
81非晶半導體層
82非晶半導體層
83雜質(zhì)半導體層
84雜質(zhì)半導體層
85源極布線
86微晶半導體層
87漏電極
88微晶半導體層
91雜質(zhì)半導體層
95非晶半導體層
09a柵極絕緣層
09b區(qū)域
163襯底
164遮光部
165衍射光柵
166透光率
167半透射部
168遮光部
169透光率
19a緩沖層
300元件襯底
301像素部
302保護電路
10303 信號線
304 FPC
305 信號線驅(qū)動電路
306 信號線輸入端子部
307 各向異性導電粘合劑
308 導電粒子
309 布線
323 掃描線
324 FPC
325 掃描線驅(qū)動電路 325 掃描線輸入端子部
327 像素
328 布線
330 薄膜晶體管
401 氧氮化硅層
402 微晶半導體層
403 緩沖層
404 電阻層
51a 微晶半導體層 51b微晶半導體層
53a 緩沖層
53b 緩沖層
53c 緩沖層
53d 緩沖層
57a 層
58a 半導體層
58b 半導體層
60a 半導體層
60c 半導體層
900 顯示面板
921 像素部922 信號線驅(qū)動電路
923 掃描線驅(qū)動電路
924 調(diào)諧器
925視頻信號放大電路
926 視頻信號處理電路
927 控制電路 928信號分割電路
929 音頻信號放大電路
930 音頻信號處理電路
931 控制電路
932 輸入部
933 揚聲器 1002夕卜殼 1101顯示部 1102揚聲器 1103麥克風 1104操作鍵 1105定位器件
1106表面相機用透鏡 1107外部連接端子插口 1108耳機端子 1111外殼 1112外殼 1201鍵盤
1202外部存儲器插槽
1203背面相機
1204光燈
159a灰色調(diào)掩模
15%半色調(diào)掩模
2001外殼
2002顯示用面板2003主屏
2004調(diào)制解調(diào)器
2005接收機
2006遙控裝置
2007顯示部
2008副屏
2009揚聲器部
2301移動電話機
2302顯示部
2303操作部
2401主體
2402顯示部
2501照明部分
2502燈罩
2503可變臂
2504支柱
2505臺
2506電源
306a掃描線輸入端子
306b掃描線輸入端子
326a信號線輸入端子
326b信號線輸入端子
6011襯底
6012像素部
6013信號線驅(qū)動電路
6014掃描線驅(qū)動電路
6015FPC
6016保護電路
6021襯底
6022像素部
6023信號線驅(qū)動電路6024掃描線驅(qū)動電路
6025 FPC
6026保護電路
6031襯底
6032像素部
6034掃描線驅(qū)動電路
6035 FPC
6036保護電路
6033a模擬開關
6033b移位寄存器
具體實施例方式
下面，參照

后面公開的發(fā)明的實施方式。但是，本發(fā)明不局限于 以下說明，所屬技術領域的技術人員可以很容易地理解--個事實，就是其方式 和詳細內(nèi)容可以不脫離本發(fā)明的宗旨及其范圍地進行種種變更。因此，本發(fā)明 不應該被解釋為僅限定在以下實施方式所記載的內(nèi)容中。在以下說明的本發(fā)明 結構中，在互不相同的附圖中使用同一附圖標記表示同一部分。
另外，在下面的實施方式中，示出柵電極05為柵極布線的一部分的方式。 因此，有時將柵電極05表示為柵極布線05。同樣地，有時將布線63表示為源極 布線63或源電極63。另外，同樣地，有時將布線65表示為漏電極65。
實施方式l
這里，參照圖l說明一種薄膜晶體管的結構，其截止電流比溝道形成區(qū)域 具有微晶半導體層的薄膜晶體管低，并且與溝道形成區(qū)域具有非晶半導體層的 薄膜晶體管相比，能夠進行高速工作，且導通電流高。
在圖l所示的薄膜晶體管中，在襯底01上形成有柵電極05，在柵電極05上 形成有柵極絕緣層09，在柵極絕緣層09上形成有相離的第一微晶半導體層51a 及51b，并且在第一微晶半導體層51a、 51b及柵極絕緣層09上形成有第二微晶半 導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶 半導體層55上形成有一對雜質(zhì)半導體層59及61，這一對雜質(zhì)半導體層59及61中 添加有賦予一導電型的雜質(zhì)元素并形成源區(qū)及漏區(qū)，并且在添加有賦予一導電
14型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61上形成有布線63及65。
柵極絕緣層09接觸第一微晶半導體層51a及51b的區(qū)域呈凸形狀。就是說， 重疊于第一微晶半導體層51a及51b的區(qū)域的柵極絕緣層09的膜厚比不接觸微晶 半導體層51a及51b、而接觸第二微晶半導體層58的區(qū)域的柵極絕緣層09的膜厚要厚。
這里，圖2示出第一微晶半導體層51a的端部40的放大圖。
如圖2A所示，接觸第一微晶半導體層51a的柵極絕緣層09的界面43和接觸 第二微晶半導體層58的非晶半導體層55的界面42不一致。因此，接觸第一微晶 半導體層51a及51b的區(qū)域呈凸形狀。
另外，第一微晶半導體層51a及柵極絕緣層09的界面43和第二微晶半導體 層58及非晶半導體層55的界面42可以不一致而具有距離d。在此情況下，接觸 第二微晶半導體層58的柵極絕緣層09與接觸第一微晶半導體層51a的柵極絕緣 層09相比，要低第二微晶半導體層58的膜厚以上的厚度，而形成凹部。
另外，如圖2B所示，第一微晶半導體層51a及柵極絕緣層09的界面46和第 二微晶半導體層58及非晶半導體層55的界面44可以大致一致。在膜厚度方向 上，第二微晶半導體層58越厚，其結晶性越高。另外，第一微晶半導體層51a 的柵極絕緣層09附近和第二微晶半導體層58的結晶性高的區(qū)域大致一致。因 此，在第一微晶半導體層51a的柵極絕緣層09附近激發(fā)的載流子以更短的距離通 過高結晶性的第二微晶半導體層58，從而提高導通電流，并且提高場效應遷移 率。
另外，如圖2C所示，在接觸第一微晶半導體層51a的柵極絕緣層09的凸部
區(qū)域中，凸部區(qū)域的側面可以呈與襯底表面成角度ei的錐形狀。此時，角度ei
為20。以上且小于85。，優(yōu)選為30。以上60。以下。
另外，如圖2D所示，在接觸第一微晶半導體層51a的柵極絕緣層09的凸部 區(qū)域中，凸部區(qū)域的側面可以呈與襯底表面成角度62的垂直形狀。此時，角度 62為85°以上且小于95°，優(yōu)選為88。以上92。以下。
另外，如圖2E所示，在接觸第一微晶半導體層51a的柵極絕緣層09的凸部 區(qū)域中，凸部區(qū)域的側面可以呈與襯底表面成角度63的錐形狀。此時，角度63 為95。以上160。以下，優(yōu)選為120。以上150。以下。
另外，如圖2F所示，第一微晶半導體層51a的端部與接觸第一微晶半導體 層51a的柵極絕緣層09的端部的位置，即與柵極絕緣層09的凸部側面的位置可以不一致。
柵極絕緣層09可以分別使用厚度為50nm至150nm的氧化硅層、氮化硅層、 氧氮化硅層或氮氧化硅層的單層或疊層結構形成。作為疊層結構的一個方式， 有如下例子形成氮化硅層或氮氧化硅層，并且在其上形成氧化硅層或氧氮化
硅層而層疊。還有一個例子形成氮化硅層或氮氧化硅層，在其上形成氧化硅 層或氧氮化硅層，再在其上形成氮化硅層或氮氧化硅層而層疊。
通過使用氮化硅層或氮氧化硅層形成柵極絕緣層，提高襯底01和柵極絕緣
層09的粘合力。在使用玻璃襯底作為襯底01時，能夠防止襯底01包含的鈉等雜 質(zhì)元素擴散到第一微晶半導體層5K第二微晶半導體層58及非晶半導體層55 中，并且能夠防止柵電極05氧化。就是說，可以防止膜的剝離，并且可以提高 后面形成的薄膜晶體管的電特性。另外，若柵極絕緣層09的厚度為100nm以上， 則能夠緩和由柵電極05的凹凸導致的覆蓋率的降低，因此是優(yōu)選的。
在此，所謂氧氮化硅層，是指其組成中的氧含量高于氮含量的層，并且在 使用盧瑟福背散射光譜學法(RBS: Rutherford Backscattering Spectrometry)及氫 前方散射法(HFS: Hydrogen Forward Scattering)進行測量的情況下，作為組成 范圍，包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35 原子％的硅、以及0.1原子％至10原子％的氫。另外，所謂氮氧化硅層，是指其 組成中的氮含量高于氧含量的層，并且在使用RBS、 HFS進行測量的情況下， 作為組成范圍，包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原 子％至35原子％的硅、10原子％至30原子％的氫。但是，在將構成氧氮化硅或氮 氧化硅的原子總計設定為100原子％時，氮、氧、硅及氫的含有比率包括在上述 范圍內(nèi)。
柵極絕緣層09與第一微晶半導體層51a及51b接觸的區(qū)域呈凸形狀。就是 說，重疊于第一微晶半導體層51a及51b的區(qū)域的柵極絕緣層09的膜厚比不接觸 第一微晶半導體層51a及51b、而接觸第二微晶半導體層58的區(qū)域的柵極絕緣層 09的膜厚要厚。在將電壓施加到柵電極05的情況下，在柵極絕緣層09的膜厚較 薄的區(qū)域中，產(chǎn)生更高的電場，并且在接觸該區(qū)域的第二微晶半導體層58中， 激發(fā)更多的載流子。從而提高薄膜晶體管的導通電流及場效應。
第一微晶半導體層51a及51b由微晶硅層、微晶硅鍺層、微晶鍺層、多晶硅 層、多晶硅鍺層或多晶鍺層等形成。
另外，可以使用添加有供給電子作為載流子的元素、即成為施主的雜質(zhì)元素的微晶半導體層，作為第一微晶半導體層51a及51b。成為施主的雜質(zhì)元素， 典型的有元素周期表第15族元素，即磷、砷或銻等。
在利用二次離子質(zhì)譜分析技術(SIMS: Secondary Ion Mass Spectroscopy)進
行測量的情況下，第一微晶半導體層51a及51b中添加的成為施主的雜質(zhì)元素的 濃度為1 x 1018atoms/cm3以上5 x 102Gatoms/cm3以下，從而能夠降低柵極絕緣層09
及第一微晶半導體層的界面中的電阻率，并且可以制造能夠高速工作且導通電 流高的薄膜晶體管。
這里的微晶半導體層是指包含具有非晶和結晶結構(包括單晶、多晶)的中 間結構的半導體的層。微晶半導體是具有在自由能方面很穩(wěn)定的第三狀態(tài)的半 導體，并且是具有短程有序且晶格畸變的結晶半導體，粒徑為2nm以上200nm 以下、優(yōu)選為10nm以上80nm以下、更優(yōu)選為20nm以上50nm以下的柱狀或針狀 結晶在相對于襯底表面沿法線方向生長。微晶半導體還指這樣一種半導體，即 其電導率為大約10-、/cm至l(^S/cm，但通過價電子控制可提高到10'S/cm左右。 另外，在多個微晶半導體之間存在非單晶半導體。作為微晶半導體的典型例子 的微晶硅，其拉曼光譜向表示單晶硅的520cm"的低波數(shù)一側偏移。亦即，微晶 硅的拉曼光譜的峰值位于表示單晶硅的520cm-'和表示非晶硅的480cm—'之間。 另外，包含至少1原子％或以上的氫或鹵素，以終止懸空鍵(dangling bond)。再 者，通過添加稀有氣體元素比如氦、氬、氪、氖等來進一步促進晶格畸變，可 以獲得穩(wěn)定性得到提高的優(yōu)良微晶半導體。例如，在美國專利4，409，134號中公 開了關于這種微晶半導體的記載。但是，在本發(fā)明中，微晶半導體的概念不僅 僅固定于所述晶粒徑和電導率的數(shù)值，只要具有同等的物性值，就可以替換成 其他半導體材料。
第---微晶半導體層51的厚度形成為511111以上5011111以下，優(yōu)選為5nm以上 30nm以下。
另外，在第一微晶半導體層51a及51b中，優(yōu)選將氧濃度及氮濃度設定為低 于成為施主的雜質(zhì)元素的濃度的10倍，典型為低于3xl0'^toms/cm3，更優(yōu)選為 低于3xl0 toms/cm3，將碳濃度設定為3xl0 toms/cn^以下。通過降低混入第 一微晶半導體層51a及51b中的氧、氮以及碳的濃度，可以抑制微晶半導體層中 產(chǎn)生缺陷。再者，若在微晶半導體層中有氧或氮，就阻礙晶化。由此，通過使 微晶半導體層中的氧濃度、氮濃度較低，并且添加成為施主的雜質(zhì)元素，從而 可以提高微晶半導體層的結晶性。另外，通過對第一微晶半導體層51a及51b在成膜的同時或在成膜之后添加
成為受主的雜質(zhì)元素，能夠控制閾值電壓。作為成為受主的雜質(zhì)元素，典型的
有硼，可以將B2H6、 BF3等雜質(zhì)氣體以lppm至1000ppm、優(yōu)選以lppm至100ppm
的比率混入氫化硅中。并且，可以將硼的濃度設定為成為施主的雜質(zhì)元素的十
分之 一 左右，例如為1 x 1014atoms/cm3至6 x 1016atoms/cm3 。
另外，也可以分散微晶半導體粒子來代替第一微晶半導體層51a及51b。 通過形成第一微晶半導體層51a及51b，由于該區(qū)域的電導率高于非晶半導
體層的電導率，所以在將電壓施加到柵電極的情況下，第一微晶半導體層51a
及51b中激發(fā)多個載流子。因此，薄膜晶體管的導通電流及場效應遷移率得到提咼。
第二微晶半導體層58由微晶硅層、微晶硅鍺層、微晶鍺層、多晶硅層、多 晶硅鍺層或多晶鍺層等形成。另外，形成不添加成為施主的雜質(zhì)元素或成為受 主的雜質(zhì)元素的I型半導體層、或?qū)嵸|(zhì)上的I型(包括以低濃度添加有成為施主的 雜質(zhì)元素的N—型、以低濃度添加有成為受主的雜質(zhì)元素的P—型)半導體層。第二 微晶半導體層58的厚度形成為5nm以上50nm以下，優(yōu)選為10nm以上30nm以下。
使用非晶硅層或包含鍺的非晶硅層等形成非晶半導體層55。非晶半導體層 55優(yōu)選使用I型非晶硅層或?qū)嵸|(zhì)上的I型非晶硅層等形成。另外，非晶半導體層 55也可以包含氟、氯等。另外，重疊于布線的非晶半導體層55的厚度為50nm以 上且小于500nm。
非晶半導體層55隔著第二微晶半導體層覆蓋第一微晶半導體層51a及51b。 另外，在第一微晶半導體層51a及51b的周邊部，與柵極絕緣層09及第二微晶半 導體層58接觸。通過采用這種結構，使得第一微晶半導體層51a及51b和添加有 賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61隔離，因此可以減小第一 微晶半導體層51a及51b和添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層 59及61之間產(chǎn)生的漏電流。
另外，在柵極絕緣層09為氧化硅層或氧氮化硅層的情況下，通過將添加有 成為施主的雜質(zhì)元素的微晶半導體用于第二微晶半導體層58，其濃度低于被用 作第--微晶半導體層51a及51b的添加有成為施主的雜質(zhì)元素的半導體層，從而 能夠減小閾值電壓的變動。
作為襯底Ol，除了可以使用通過熔融法或浮法制造的無堿玻璃襯底如鋇硼 硅酸鹽玻璃、鋁硼硅酸鹽玻璃、鋁硅酸鹽玻璃等、以及陶瓷襯底以外，還可以使用具有可耐受本實施方式的制造工序的處理溫度的耐熱性塑料襯底等。另 外，也可以使用在不銹鋼合金等金屬襯底的表面上設置絕緣層的襯底。在襯底
Ol為母玻璃的情況下，可以采用如下尺寸的襯底第l代(如320mmx400mm)、 第2代(如400mmx500mm)、第3代(如550mmx650mm)、第3.5代(如600mmx720mm 或620mmx750mm)、第4代(如680mmx880mm或730mmx920mm)、第5代(如 1100mmxl300mm)、第6代(如1500mmxl800mm)、第7代(如1900mmx2200mm)、 第8代(如2200mmx2400mm)、第9代(如2400mmx2800mm或2450mmx3050mm)、 第10代(如2850mmx3050mm)等。
柵電極05用金屬材料形成。作為金屬材料，釆用鋁、鉻、鈦、鉭、鉬、銅 等。柵電極05優(yōu)選由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，采 用鈦、鉬、鉻等高熔點金屬。阻擋金屬是為防止鋁的小丘及氧化而設置的。
柵電極05以50nm以上300nm以下的厚度形成。通過將柵電極05的厚度設定 為50nm以上100nm以下，能夠防止后面形成的半導體層或布線斷裂。另外，通 過將柵電極05的厚度設定為150nm以上300nm以下，能夠減小柵電極05的電阻， 并能夠?qū)崿F(xiàn)大面積化。
另外，由于在柵電極05上形成半導體層或布線，所以為了防止斷裂，優(yōu)選 將其端部加工為錐形。雖然未圖示，但是在該工序中還可以同時形成連接到柵 電極的布線或電容布線。
添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61，在形成n溝
道型薄膜晶體管的情況下，只要添加磷作為典型雜質(zhì)元素，對氫化硅添加磷化 氫等雜質(zhì)氣體即可。另外，在形成p溝道型薄膜晶體管的情況下，只要添加硼 作為典型雜質(zhì)元素，對氫化硅添加乙硼烷等雜質(zhì)氣體即可。通過將磷或硼的濃 度設定為1 x 1019atoms/cm3至1 x 1021 atoms/cm3 ，能夠?qū)崿F(xiàn)與布線63及65的歐姆接 觸，而用作源區(qū)及漏區(qū)。添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層 59及61可以由微晶半導體層或非晶半導體層形成。添加有賦予一導電型的雜質(zhì) 元素的一對雜質(zhì)半導體層59及61以10nm以上100nm以下、優(yōu)選為30nm以上 50nm以下的厚度形成。通過減小添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半 導體層59及61的膜厚，可以提高生產(chǎn)率。
相離的第一微晶半導體層51a及51b具有一定距離(距離c)。另外，添加有賦 予 -導電型的雜質(zhì)元素的雜質(zhì)半導體層59的端部和第一微晶半導體層51a的端 部間相隔距離a，而添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層61的端部和
19第一微晶半導體層51b的端部間相隔距離b。通過使距離a、距離b大于相離的第 一微晶半導體層51a及51b的距離(距離c)，可以減小薄膜晶體管的截止電流，并 且提高導通電流，實現(xiàn)高速工作。
布線63及65由鋁形成?；蛘?，由添加了銅、硅、鈦、釹、鈧、鉬等提高耐 熱性的元素或防止小丘的元素的鋁合金形成。再者，布線63及65優(yōu)選由上述鋁 或鋁合金的單層或疊層形成。另外，也可以采用如下疊層結構使用鈦、鉭、 鉬、鉺或這些元素的氮化物形成與添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導 體層接觸一側的層，并在其上形成鋁或鋁合金。再者，也可以采用如下疊層結
構使用鈦、鉭、鉬、鎢或這些元素的氮化物夾住鋁或鋁合金的上表面及下表
面。在此，可以采用在鈦層上設置鋁層、在該鋁層上設置鈦層的疊層結構的導
電層作為布線63及65。
另外，在圖l所示的薄膜晶體管的結構中，非晶半導體層55與布線63及65 不接觸，該布線63及65隔著添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體 層59及61形成在非晶半導體層55上，然而也可以如圖3所示，采用非晶半導體 層55及第二微晶半導體層58的側面與布線63及65接觸的結構。
在本實施方式所示的薄膜晶體管中，第一薄膜晶體管Tr01及第二薄膜晶體 管Tr02連接于第三薄膜晶體管Tr03。第一薄膜晶體管TrOl由柵電極05、柵極絕 緣層09、第一微晶半導體層51a、第二微晶半導體層58、非晶半導體層55、添加 有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59、以及布線63構成。第二薄膜晶 體管Tr02由柵電極05、柵極絕緣層09、第一微晶半導體層51b、第二微晶半導體 層58、非晶半導體層55、添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層61、 以及布線65構成。第三薄膜晶體管Tr03由柵電極05、柵極絕緣層09、第二微晶 半導體層58、以及非晶半導體層55構成。
第三薄膜晶體管Tr03是將第二微晶半導體層58用作溝道形成區(qū)域的薄膜 晶體管。另一方面，在第一薄膜晶體管Tr01及第二薄膜晶體管Tr02中，載流子 流過的區(qū)域為第一微晶半導體層51a及51b。在第一微晶半導體層51a及51b是添 加有成為施主的雜質(zhì)元素的微晶半導體層或高電導率層的情況下，與微晶半導 體層相比，其電阻率較低。因此，即使在將低于第一薄膜晶體管Tr01及第二薄 膜晶體管Tr02的閾值電壓的正電壓施加到柵電極05的狀態(tài)下，也處于第一微晶 半導體層51a及51b中激發(fā)多個載流子的狀態(tài)。當將第一薄膜晶體管Tr01及第二 薄膜晶體管Tr02的閾值電壓以上的正電壓施加到柵電極05時，第一薄膜晶體管Tr01及第二薄膜晶體管Tr02導通，從而第一微晶半導體層51a及51b中激發(fā)的多 個載流子流向第一薄膜晶體管Tr01的布線63或第二薄膜晶體管Tr02的布線65。 就是說，第一薄膜晶體管Tr01及第二薄膜晶體管Tr02用作使第一微晶半導體層 51a及51b中激發(fā)的多個載流子流向布線63或布線65的開關而發(fā)揮作用。
本實施方式的薄膜晶體管的溝道長度L是距離a、距離b與距離c之和，其中， 距離a是添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59的端部和第一 微晶半導體層51a的端部的距離，距離b是添加有賦予一導電型的雜質(zhì)元素的一 對雜質(zhì)半導體層61的端部和第一微晶半導體層51b的端部的距離，距離c是相離 的第一微晶半導體層51a及51b的間隔。相對于溝道長度L，使添加有賦予一導 lU型的雜質(zhì)元素的一對雜質(zhì)半導體層59的端部和第一微晶半導體層51a的端部 的距離a、及添加有賦予-一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層61的端部和第 一微晶半導體層51b的端部的距離b變大，以使第一薄膜晶體管TrOl及第二薄膜 晶體管Tr02的溝道長度更長，縮短相離的第一微晶半導體層51a及51b的距離c， 并且增加載流子的激發(fā)量，從而提高導通電流和遷移率。
注意，因為通過本實施方式能夠縮短第三薄膜晶體管Tr03的溝道長度(即距 離c)，所以優(yōu)選使柵極絕緣層的厚度變薄，以便第三薄膜晶體管Tr03中不發(fā)生 短溝道效應。
另一方面，在對柵電極05施加負電壓時，載流子流過第一薄膜晶體管TrOl 至第三薄膜晶體管Tr03的非晶半導體層55。由于非晶半導體層的電導率低且電 阻率高，因此截止電流低。
如上所述，本實施方式所示的薄膜晶體管是導通電流及遷移率高、且截止 電流低的薄膜晶體管。
另外，由于第三薄膜晶體管Tr03的柵極絕緣層09的厚度比第一薄膜晶體管 Tr01及第二薄膜晶體管Tr02的柵極絕緣層09的厚度薄，因此在將電壓施加到柵 電極05的情況下，在第三薄膜晶體管Tr03的柵極絕緣層09及第二微晶半導體層 58的界面附近，激發(fā)更多的載流子。因此，可以提高本實施方式的薄膜晶體管 的導通電流及場效應遷移率。
另外，連接源區(qū)及漏區(qū)的非晶半導體層55的表面(背溝道)呈凹凸狀，其距 離長，因此，流過源區(qū)及漏區(qū)之間的非晶半導體層55表面的漏電流的距離變長。 其結果，可以減小流過非晶半導體層55表面的漏電流。
再者，在柵電極05和添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59及61之間，除了柵極絕緣層09之外，還形成有第二微晶半導體層58及非晶半導體 層55，柵電極05和添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59及61的間 隔變大。因此，可以減小在柵電極05和添加有賦予一導電型的雜質(zhì)元素的雜質(zhì) 半導體層59及61之間產(chǎn)生的寄生電容。尤其是，可以減小漏極一側的電壓降。 由此，采用這種結構的顯示裝置可以提高像素的響應速度。尤其是形成在液晶 顯示裝置的像素中的薄膜晶體管，因為可以減小漏電壓的電壓降，所以能夠提 高液晶材料的響應速度。
另外，在圖1中，本實施方式所示的薄膜晶體管的第一薄膜晶體管TrOl的 溝道長度a和第二薄膜晶體管Tr02的溝道長度b大致相等，但是也可以不同。
另外，在本實施方式所示的薄膜晶體管中，第一微晶半導體層51a及51b使 用抗蝕劑掩模來蝕刻，該抗蝕劑掩模通過利用同一光掩模的光刻工序而形成。 因此，不需要以亞微米量級的精度對準光掩模，從而可以減小第一微晶半導體 層51a和第一微晶半導體層51b的距離c的偏差。另外，可以使其為曝光裝置的分 辨限度左右的距離。另外，通過使用相移掩模，可以為曝光裝置的分辨限度以 下的距離。由于第一微晶半導體層51a和第一微晶半導體層51b的距離c是在施加 正柵極電壓時發(fā)揮功能的第三薄膜晶體管的溝道長度，因此通過采用本實施方 式的結構，可以減小偏差，提高薄膜晶體管的導通電流和遷移率。
實施方式2
在本實施方式中，利用圖4表示其導通電流及場效應遷移率比實施方式1更 高的薄膜晶體管的結構。另外，還表示能夠降低截止電流的TFT的結構。
本實施方式所示的薄膜晶體管在實施方式l所示的薄膜晶體管中，在第一 微晶半導體層51a及51b和第二微晶半導體層58之間設置有緩沖層53a及53b。另 外，緩沖層53a及53b設置為大致重疊于第一微晶半導體層51a及51b。
緩沖層53a及53b由非晶半導體層形成。緩沖層53a及53b優(yōu)選使用I型非晶半
導體層或?qū)嵸|(zhì)上的I型非晶半導體層形成?；蛘撸褂锰砑佑蟹?、氯等鹵素的非 晶半導體層。將緩沖層53a及53b的厚度設定為30nm至200nm，優(yōu)選為50nm至 150nm。作為非晶半導體層，有非晶硅層或包含鍺的非晶硅層等。
通過形成非晶半導體層、包含氫、氮或鹵素的非晶半導體層作為緩沖層53a 及53b，能夠防止第一微晶半導體層51a及51b中的晶粒表面自然氧化。尤其在微 晶半導體層中，非晶半導體和微晶粒接觸的區(qū)域容易因應力集中而產(chǎn)生裂縫。當該裂縫接觸氧時，晶粒被氧化而形成氧化硅。然而，通過在第一微晶半導體
層51a及51b的表面上形成緩沖層53a及53b，可以防止微晶粒氧化。由此，可以 減小載流子被捕獲的缺陷或阻礙載流子行進的區(qū)域，從而能夠?qū)崿F(xiàn)薄膜晶體管 的高速工作，并且可以提高導通電流。
另外，緩沖層53a及53b也可以由絕緣層形成。典型地說，使用氮化硅層、 氧化硅層、氮氧化硅層、氧氮化硅層、其他無機絕緣層形成緩沖層53a及53b。 或者，使用聚酰亞胺、丙烯酸樹脂、環(huán)氧樹脂、其他有機絕緣層形成。另外， 緩沖層53a及53b的厚度為10nm至150nm。通過使用絕緣層形成緩沖層53a及53b, 能夠用緩沖層53a及53b阻擋從添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導 體層59及61流到非晶半導體層55的漏電流，因此可以減小漏電流。還可以減小 截止電流。
另外，如圖23所示，可以采用由半導體層形成的緩沖層53a及53b、和由絕 緣層形成的緩沖層53c及53d的疊層結構。將緩沖層53a、 53b、 53c、 53d的厚度 設定為30nm至200nm，優(yōu)選設定為50nm至150nm。具體地說，可以與第一微晶 半導體層51a及51b接觸地設置由半導體層形成的緩沖層53a及53b，典型為設置 非晶半導體層，并在其上設置由絕緣層形成的緩沖層53c及53d。在此情況下， 通過在第一微晶半導體層51a及51b上形成由半導體層形成的緩沖層53a及53b， 典型為形成非晶半導體層，可以減少第一微晶半導體層51a及51b的氧化，并且 可以抑制第一微晶半導體層51a及51b的電阻率的降低。另外，通過在由半導體 層形成的緩沖層53a及53b上形成由絕緣層形成的緩沖層53c及53d，能夠利用由 絕緣層形成的緩沖層53c及53d阻擋從添加有賦予一導電型的雜質(zhì)元素的一對雜 質(zhì)半導體層59及61流到第二微晶半導體層58的漏電流，因此可以減小漏電流。
還可以減小截止電流。
另外，可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51a及51b 的柵極絕緣層09的端部形狀。
實施方式3
在本實施方式中，利用圖5表示第二微晶半導體層的另一方式。本實施方 式的特征在于，第二微晶半導體層為兩層，接觸柵極絕緣層09及第一微晶半導 體層51a及51b的一側為i型微晶半導體層或非晶半導體層，而接觸非晶半導體層 55的一側為n型微晶半導體層或非晶半導體層。在圖5所示的薄膜晶體管中，在襯底01上形成有柵電極05，在柵電極05上 形成有柵極絕緣層09，并且在柵極絕緣層09上形成有相離的第一微晶半導體層 51a及51b。在第一微晶半導體層51a及51b、柵極絕緣層09上形成有i型半導體層 58a，并且在i型半導體層58a上形成添加有成為施主的雜質(zhì)的n型半導體層58b。 另外，形成有覆蓋n型半導體層58b的非晶半導體層55。在非晶半導體層55上形 成添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61，這一對雜質(zhì)半 導體層形成源區(qū)和漏區(qū)，并且在添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體 層59及61上形成有布線63及65。
柵極絕緣層09與第一微晶半導體層51a及51b接觸的區(qū)域呈凸形狀。就是 說，重疊于第一微晶半導體層51a及51b的區(qū)域的柵極絕緣層09的膜厚比不接觸 第一微晶半導體層51a及51b而接觸i型半導體層58a的區(qū)域的柵極絕緣層09的膜 厚要厚。因此，在柵極絕緣層中，接觸第一微晶半導體層51a及51b的區(qū)域高出 其他區(qū)域。
添加有成為施主的雜質(zhì)的n型半導體層58b的電導率高于由i型半導體層58a 形成的非晶半導體層及微晶半導體層的電導率。因此，在柵極絕緣層09中，通 過在第 -微晶半導體層51a及51b之間設置凹部，使得n型半導體層58b及非晶半 導體層55的界面與第一微晶半導體層51a、51b及柵極絕緣層09的界面大致等高。 或者，比i型半導體層58a及柵極絕緣層09的界面更加接近。因此，載流子移動 的距離變短，導通電流及場效應遷移率提高。
n型半導體層58b包含的成為施主的雜質(zhì)元素的濃度優(yōu)選低于第一微晶半 導體層51a及51b包含的成為施主的雜質(zhì)元素的濃度。其結果是，載流子不僅流 過n型半導體層58b，而且還流過i型半導體層58a、第一微晶半導體層51a及51b， 從而用作薄膜晶體管而發(fā)揮作用。
與實施方式1及2相比，由于n型半導體層58b的電導率高于i型微晶半導體層 的電導率，所以可以提高薄膜晶體管的導通電流及場效應遷移率。
另外，還可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51a及 51b的柵極絕緣層09的端部形狀。
實施方式4
在本實施方式中，使用圖6表示在第一微晶半導體層51a及51b上形成有非 晶半導體層5 5的薄膜晶體管。在圖6所示的薄膜晶體管中，在襯底01上形成有柵電極05，在柵電極05上 形成有柵極絕緣層09，在柵極絕緣層09上形成有相離的第一微晶半導體層51a 及51b，并且在第一微晶半導體層51a及51b、柵極絕緣層09上形成有非晶半導體 層55。在非晶半導體層55上形成有添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì) 半導體層59及61，這一對雜質(zhì)半導體層形成源區(qū)和漏區(qū)，并且在添加有賦予一 導電型的雜質(zhì)元素的雜質(zhì)半導體層59及61上形成有布線63及65。
柵極絕緣層09與第一微晶半導體層51a及51b接觸的區(qū)域呈凸形狀。就是 說，重疊于第一微晶半導體層51a及51b的區(qū)域的柵極絕緣層09的膜厚比不接觸 第一微晶半導體層51a及51b而接觸非晶半導體層55的區(qū)域的柵極絕緣層09的膜 厚要厚。
本實施方式所示的薄膜晶體管是導通電流及遷移率高且截止電流低的薄 膜晶體管。另外，與實施方式l相比，本實施方式所示的薄膜晶體管不形成第 二微晶半導體層，而在第一微晶半導體層51a、 51b以及柵極絕緣層09上形成非 晶半導體層55。因此，與實施方式l相比，其導通電流及場效應遷移率較低， 但是可以提高產(chǎn)率并降低成本。
另外，可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51a及51b 的柵極絕緣層09的端部形狀。
實施方式5
在實施方式1至實施方式3中，可以形成導電層來代替第一微晶半導體層 51a及51b。
作為導電層，有金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、 金屬硅化物層、添加有成為施主的雜質(zhì)元素的半導體層等。
作為金屬層，典型地說，可以適當?shù)厥褂娩X、銅、鈦、釹、鈧、鉬、鉭、 鎢、鈷、鎳、銀、金、鉑、錫、銥等金屬層或由這些多種金屬形成的金屬合金 /g。另外，金屬層可以由上述金屬層或金屬合金層的單層或疊層形成。
作為金屬氮化物層，可以使用氮化鈦層、氮化鋯層、氮化鉿層、氮化鉭層、 氮化釩層、氮化鈮層、氮化鉻層、氮化鑭層、氮化釔層等。另外，金屬氮化物 層可以由上述金屬氮化物層的單層或疊層形成。
作為金屬碳化物層，可以使用碳化鈦層、碳化鉿層、碳化鈮層、碳化鉭層、 碳化釩層、碳化鋯層、碳化鉻層、碳化鈷層、碳化鉬層、碳化鎢層等。另外，
25金屬碳化物層可以由上述金屬碳化物層的單層或疊層形成。 作為金屬硼化物層，可以使用硼化鈦層。
作為金屬硅化物層，可以使用硅化鉑層、硅化鈦層、硅化鉬層、硅化鎳層、 硅化鉻層、硅化鈷層、硅化釩層、硅化鎢層、硅化鋯層、硅化鉿層、硅化鈮層、 硅化鉭層等。另外，金屬硅化物層可以由上述金屬硅化物層的單層或疊層形成。
另外，作為導電層，可以層疊多個金屬層、金屬氮化物層、金屬碳化物層、 金屬硼化物層或金屬硅化物層而形成。
另外，在形成金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金 屬硅化物層作為導電層的情況下，也可以采用如下疊層結構，以使非晶半導體 層55與導電層實現(xiàn)歐姆接觸如圖7A所示，在由金屬層、金屬氮化物層、金屬
碳化物層、金屬硼化物層或金屬硅化物層等形成的層57a及57b上形成添加有成 為施主的雜質(zhì)元素的半導體層60a及60b。
另外，如圖7B所示，添加有成為施主的雜質(zhì)元素的半導體層60c及60d可以 覆蓋由金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬硅化物層 等中的某-個形成的層57a及57b的上表面及側面。
還可以采用如下疊層結構在柵極絕緣層09b上形成添加有成為施主的雜 質(zhì)元素的半導體層，在其上形成金屬層、金屬氮化物層、金屬碳化物層、金屬 硼化物層或金屬硅化物層。
通過采用這種結構，可以避免金屬層、金屬氮化物層、金屬碳化物層、金 屬硼化物層或金屬硅化物層等中的某一個和非晶半導體層的界面中的肖特基 結，從而提高薄膜晶體管的特性。
另外，由于導電層的高電導率，所以可以提高薄膜晶體管的導通電流及場 效應遷移率。
另外，可以應用圖2的任一形狀作為重疊于導電層57a及57b的柵極絕緣層 09的端部形狀。另外，可以應用圖2中的任一形狀作為重疊于添加有成為施主 的雜質(zhì)元素的半導體層60c及60d的柵極絕緣層09的端部形狀。
實施方式6
在本實施方式中，使用圖8表示其結構與實施方式1至5中的薄膜晶體管不 同的薄膜晶體管。具體地說，該薄膜晶體管的結構如下在實施方式1至5所示 的薄膜晶體管中，不分離第一微晶半導體層51a及51b而只有一個第一微晶半導體層，并且用作源區(qū)及漏區(qū)的、添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半 導體層59及61不重疊于第一微晶半導體層。
在圖8所示的薄膜晶體管中，在襯底01上形成有柵電極05，在柵電極05上 形成有柵極絕緣層09，在柵極絕緣層09上形成有第一微晶半導體層51，并且在 第--.微晶半導體層51及柵極絕緣層09上形成有第二微晶半導體層58。另外，形 成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55上形成添 加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61，這一對雜質(zhì)半導體 層形成源區(qū)和漏區(qū)，并且在添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59 及61上形成有布線63及65。
在本實施方式所示的薄膜晶體管中，第一薄膜晶體管TrOl及第二薄膜晶體 管Tr02連接于第三薄膜晶體管Tr03。第一薄膜晶體管TrOl由柵電極05、柵極絕 緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電型的雜質(zhì) 元素的雜質(zhì)半導體層59以及布線63構成。第二薄膜晶體管Tr02由柵電極05、柵 極絕緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電型的 雜質(zhì)元素的雜質(zhì)半導體層61以及布線65構成。第三薄膜晶體管Tr03由柵電極05、 柵極絕緣層09、第一微晶半導體層51、第二微晶半導體層58以及非晶半導體層 55構成。
第一薄膜晶體管Tr01及第二薄膜晶體管Tr02是將第二微晶半導體層58用作 溝道形成區(qū)域的薄膜晶體管。在第三薄膜晶體管Tr03中，載流子流過的區(qū)域為 第一微晶半導體層51。若對該區(qū)域添加成為施主的雜質(zhì)元素，則電導率變高， 與通常的非晶半導體層及微晶半導體層相比，電阻率變低。因此，即使在將低 于第一薄膜晶體管Tr01及第二薄膜晶體管Tr02的閾值電壓的正電壓施加到柵電 極05的狀態(tài)下，也處于第一微晶半導體層51中激發(fā)多個載流子的狀態(tài)。當將第 一薄膜晶體管Tr01及第二薄膜晶體管Tr02的閾值電壓以上的正電壓施加到柵電 極05時，第一薄膜晶體管Tr01及第二薄膜晶體管Tr02導通，從而第一微晶半導 體層51中激發(fā)的多個載流子流向第一薄膜晶體管Tr01的布線63或第二薄膜晶體 管Tr02的布線65。就是說，第一薄膜晶體管Tr01及第二薄膜晶體管Tr02用作使 第一微晶半導體層51中激發(fā)的載流子流向布線63或布線65的開關而發(fā)揮作用。
本實施方式的薄膜晶體管的溝道長度L是距離a、距離b與長度c之和，其中， 距離a是添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59的端部和第一微晶 半導體層51的端部的距離，距離b是添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層61的端部和第一微晶半導體層51的端部的距離，長度C是第一微晶半導體
層51的長度。相對于溝道長度L，使添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半 導體層59的端部和第一微晶半導體層51的端部的距離a、及添加有賦予一導電型 的雜質(zhì)元素的雜質(zhì)半導體層61的端部和第一微晶半導體層51的端部的距離b變 短，以使第一薄膜晶體管Tr01及第二薄膜晶體管Tr02的溝道長度更短，使第--微晶半導體層51的長度c變長，并且增加載流子的激發(fā)量，從而提高導通電流和 場效應遷移率。
另外，由于第一薄膜晶體管Tr01及第二薄膜晶體管Tr02中的柵極絕緣層09 的厚度比第三薄膜晶體管Tr03的柵極絕緣層09的厚度薄，因此在將電壓施加到 柵電極05的情況下，在第一薄膜晶體管Tr01及第二薄膜晶體管Tr02的柵極絕緣 層09及第二微晶半導體層58的界面附近，激發(fā)更多的載流子。因此，可以提高 本實施方式的薄膜晶體管的導通電流及場效應遷移率。
注意，因為通過本實施方式能夠使第一薄膜晶體管TrOl的溝道長度(即距離 a)及第二薄膜晶體管Tr02的溝道長度(即距離b)變短，所以優(yōu)選使柵極絕緣層的 膜厚變薄，以便第一薄膜晶體管Tr01及第二薄膜晶體管Tr02中不發(fā)生短溝道效 應。
另一方面，在對柵電極05施加負電壓時，載流子流過第一薄膜晶體管TrOl 至第三薄膜晶體管Tr03的非晶半導體層55。由于非晶半導體層55的電導率低于 微晶半導體的電導率，并且電阻率高，因此截止電流低。
如上所述，本實施方式所示的薄膜晶體管是導通電流及遷移率高、且截止 電流低的薄膜晶體管。
另外，本實施方式所示的添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導 體層59及61和第一微晶半導體層51的位置結構，可以適用于實施方式1至5。
另外，可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51的柵極 絕緣層09的端部形狀。
實施方式7
在本實施方式中，使用圖9表示其結構與實施方式1至5中的薄膜晶體管不 同的薄膜晶體管。具體地說，該薄膜晶體管的結構如下在實施方式1至5所示 的薄膜晶體管中，不分離第一微晶半導體層51a及51b而只有一個第一微晶半導 體層，并且用作源區(qū)及漏區(qū)的添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61的一方的端部重疊于第一微晶半導體層，而用作源區(qū)及漏區(qū)的添加
有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61的另一方的端部不重 疊于第一微晶半導體層。
在圖9所示的薄膜晶體管中，在襯底01上形成有柵電極05，在柵電極05上 形成有柵極絕緣層09，在柵極絕緣層09上形成有第一微晶半導體層51，并且在 第一微晶半導體層51及柵極絕緣層09上形成有第二微晶半導體層58。另外，形 成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55上形成有 添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61，這一對雜質(zhì)半導 體層59及61形成源區(qū)和漏區(qū)，并且在添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半 導體層59及61上形成有布線63及65。另外，添加有賦予一導電型的雜質(zhì)元素的 一對雜質(zhì)半導體層的一方的一個端部不重疊于第一微晶半導體層51，而添加有 賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層的另一方的一個端部重疊于第 -微晶半導體層51。
在本實施方式所示的薄膜晶體管中，第一薄膜晶體管Tr01與第二薄膜晶體 管Tr02連接。第一薄膜晶體管Tr01由柵電極05、柵極絕緣層09、第一微晶半導 體層51、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電型的雜質(zhì) 兀素的雜質(zhì)半導體層59以及布線63構成。第二薄膜晶體管Tr02由柵電極05、柵 極絕緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電型的 雜質(zhì)元素的雜質(zhì)半導體層61以及布線65構成。
第二薄膜晶體管Tr02是將第二微晶半導體層58用作溝道形成區(qū)域的薄膜 晶體管。在第一薄膜晶體管TrOl中，載流子流過的區(qū)域為第一微晶半導體層51。 若對該區(qū)域添加成為施主的雜質(zhì)元素，則電導率變高，與通常的非晶半導體層 及微晶半導體層相比，電阻率變低。因此，即使在將低于第二薄膜晶體管Tr02 的閾值電壓的正電壓施加到柵電極05的狀態(tài)下，也處于第一微晶半導體層51中 激發(fā)多個載流子的狀態(tài)。當將第二薄膜晶體管Tr02的閾值電壓以上的正電壓施 加到柵電極05時，第二薄膜晶體管Tr02導通，從而第一微晶半導體層51中激發(fā) 的多個載流子流向第一薄膜晶體管Tr01的布線63或第二薄膜晶體管Tr02的布線 65。本實施方式的薄膜晶體管的溝道長度L為距離a和距離b之和，其中，距離a 是添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層61和第一微晶半導體層51 端部的距離，距離b是添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層59端部 和第一微晶半導體層51端部的距離。相對于溝道長度L,使添加有賦予一導電
29型的雜質(zhì)元素的雜質(zhì)半導體層61和第一微晶半導體層51的距離a變短，以使第二 薄膜晶體管Tr02的溝道長度更短，使添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半 導體層59端部和第一微晶半導體層51端部的距離b變長，并且增加載流子的激 發(fā)量，從而提高導通電流和遷移率。
另外，由于第二薄膜晶體管Tr02中的柵極絕緣層09的厚度比第一薄膜晶體 管Tr01的柵極絕緣層09的厚度薄，因此在將電壓施加到柵電極05的情況下，在 第二薄膜晶體管Tr02的柵極絕緣層09及第二微晶半導體層58的界面附近，激發(fā) 更多載流子。因此，可以提高本實施方式的薄膜晶體管的導通電流及場效應遷 移率。
注意，因為通過本實施方式能夠使第二薄膜晶體管Tr02的溝道長度(即距離 a)變短，所以優(yōu)選使柵極絕緣層的厚度變薄，以便第二薄膜晶體管Tr02中不發(fā)
生短溝道效應。
另一方面，在對柵電極05施加負電壓時，載流子流過第一薄膜晶體管TrOl 及第二薄膜晶體管Tr02的非晶半導體層55。由于非晶半導體層55的電導率低且 電阻率高，因此截止電流低。
如上所述，本實施方式所示的薄膜晶體管是導通電流及遷移率高、且截止 電流低的薄膜晶體管。
另外，本實施方式所示的添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導 體層59及61和第一微晶半導體層51的位置結構，可以適用于實施方式1至5。
另外，可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51的柵極 絕緣層09的端部形狀。
實施方式8
在實施方式1至7中，雖然示出溝道蝕刻型反交錯薄膜晶體管，但是也可以 在實施方式1至7中形成溝道保護型反交錯薄膜晶體管。
圖24所示的薄膜晶體管是溝道保護型薄膜晶體管。在襯底01上形成有柵電 極05，在柵電極05上形成有柵極絕緣層09，在柵極絕緣層09上形成有第一微晶 半導體層51a及51b,并且在第一微晶半導體層51a、 51b及柵極絕緣層09上形成 有第二微晶半導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體 層55。在非晶半導體層55上形成有溝道保護層54。在非晶半導體層55及溝道保 護層54上形成添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61，這一對雜質(zhì)半導體層59及61形成源區(qū)及漏區(qū)，并且在添加有賦予一導電型的雜質(zhì) 元素的雜質(zhì)半導體層59及61上形成有布線63及65。
本實施方式所示的薄膜晶體管是導通電流及遷移率高、且截止電流低的薄
膜晶體管。
另外，可以應用圖2中的任一形狀作為重疊于第一微晶半導體層51a及51b 的柵極絕緣層09的端部形狀。
實施方式9
在本實施方式中，示出圖4所示的薄膜晶體管的制造工序，該薄膜晶體管 能夠高速工作、導通電流高且截止電流低。
關于具有非晶半導體層或微晶半導體層的薄膜晶體管，由于n型薄膜晶體 管具有比p型薄膜晶體管高的場效應遷移率，因此更適合用于驅(qū)動電路。優(yōu)選 的是，在同一個襯底上形成同一極性的薄膜晶體管，以抑制工序數(shù)量。這里， 使用n溝道型薄膜晶體管進行說明。
利用圖10至圖13，說明圖4所示的薄膜晶體管的制造工序。圖10及圖11中 的左側是沿著圖12的A-B線的截面圖，表示薄膜晶體管的形成區(qū)域的截面，右 側是沿著圖12的C-D線的截面圖，表示像素中的柵極布線及源極布線的交叉區(qū) 域的截面。
如圖10A所示那樣，在襯底01上形成導電層03。作為導電層03，可以使用 實施方式1所示的作為柵電極05舉出的材料而形成。導電層03通過濺射法、 CVD(Chemical Vapor Deposition:化學氣相沉積)法、鍍敷法、印刷法、液滴噴 射法等形成。
接下來，利用該抗蝕劑掩模將導電層03蝕刻為所希望的形狀，該抗蝕劑掩 模通過使用第一光掩模的光刻工序而形成，以如圖10B所示那樣形成柵極布線 05。之后，去除抗蝕劑掩模。
接下來，在柵極布線05及襯底01上形成柵極絕緣層09。作為柵極絕緣層09， 可以使用實施方式1所示的作為柵極絕緣層09舉出的材料而形成。柵極絕緣層 09通過CVD法或濺射法等形成。
接下來，在柵極絕緣層09上層疊而形成第一微晶半導體層11及緩沖層13。 第一微晶半導體層11是在等離子體CVD裝置的反應室中，將包含硅或鍺的沉積 氣體和氫進行混合，并且利用輝光放電等離子體形成微晶半導體層或非晶半導體層。通過稀釋氫流量使其為包含硅或鍺的沉積氣體流量的10倍至2000倍，優(yōu)
選是50倍至200倍，形成微晶半導體層。
另外，作為包含硅或鍺的沉積氣體的代表例子，有SiH4、 Si2H6、 GeH4、 Ge2H^。
下面，說明第一微晶半導體層ll為添加有成為施主的雜質(zhì)元素的微晶半導 體層時的成膜方法。
在等離子體CVD裝置的反應室中，將包含硅或鍺的沉積氣體和氫進行混 合，并且利用輝光放電等離子體形成微晶半導體層或非晶半導體層。通過稀釋 氫流量使其為包含硅或鍺的沉積氣體流量的10倍至2000倍，優(yōu)選是50倍至200 倍，并混合包含磷、砷、銻等的氣體，可以形成添加有成為施主的雜質(zhì)元素的 微晶半導體層。在此，通過與硅烷、氫和/或稀有氣體一起混合磷化氫并且利用 輝光放電等離子體，可以形成包含磷的微晶硅層。襯底的加熱溫度為10(TC至 300°C，優(yōu)選為120。C至22(TC。
另外，也可以形成添加有成為施主的雜質(zhì)元素的絕緣層作為柵極絕緣層 09，并且在其上形成不包含成為施主的雜質(zhì)元素的微晶半導體層，來代替形成 添加有成為施主的雜質(zhì)元素的微晶半導體層。例如，可以形成包含成為施主的 雜質(zhì)元素(磷、砷或銻)的氧化硅層、氮化硅層、氧氮化硅層或氮氧化硅層等作 為柵極絕緣層。另外，在柵極絕緣層09具有疊層結構的情況下，也可以對接觸 微晶半導體層的層或接觸襯底01的層添加成為施主的雜質(zhì)元素。
作為被用作柵極絕緣層09的添加有成為施主的雜質(zhì)元素的絕緣層的形成 方法，只要與絕緣層的原料氣體一起使用包含成為施主的雜質(zhì)元素的氣體形成 絕緣層即可。例如，可以通過利用硅垸、氨以及磷化氫的等離子體CVD法形成 包含磷的氮化硅。另外，可以通過利用硅烷、 一氧化二氮、氨以及磷化氫的等 離子體CVD法形成包含磷的氧氮化硅層。
另外，也可以在形成柵極絕緣層09之前，將包含成為施主的雜質(zhì)元素的氣 體流入成膜裝置的反應室中，以使成為施主的雜質(zhì)元素吸附到襯底01表面及反 應室內(nèi)壁。之后，通過形成柵極絕緣層09， 一邊引入成為施主的雜質(zhì)元素一邊 沉積柵極絕緣層，因此可以形成添加有成為施主的雜質(zhì)元素的絕緣層。
另外，也可以在形成添加有成為施主的雜質(zhì)元素的微晶半導體層之前，將 包含成為施主的雜質(zhì)元素的氣體流入成膜裝置的反應室中，以使成為施主的雜 質(zhì)元素吸附到柵極絕緣層09及反應室內(nèi)壁。之后，通過沉積添加有成為施主的雜質(zhì)元素的微晶半導體層， 一邊引入成為施主的雜質(zhì)元素一邊沉積微晶半導體 層，因此可以形成添加有成為施主的雜質(zhì)元素的微晶半導體層。
另外，在形成導電層來代替第一微晶半導體層ll的情況下，形成金屬層、 金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬硅化物層作為導電層時， 通過濺射法、蒸鍍法、CVD法、液滴噴射法、印刷法等形成導電層。
在柵極絕緣層09為氧化硅層或氧氮化硅層的情況下，也可以在形成第一微
晶半導體層11之前對柵極絕緣層09的表面進行等離子體處理。典型地說，將柵 極絕緣層09的表面暴露于氫等離子體、氨等離子體、1120等離子體、氦等離子 體、氬等離子體、氖等離子體等的等離子體。其結果是，可以減少柵極絕緣層 表面的缺陷。典型地說，可以終止柵極絕緣層09表面的懸空鍵。之后，若形成 導電層或非晶半導體層，則能夠減少導電層或非晶半導體的界面中的缺陷。其 結果是，能夠減少由缺陷導致的載流子捕獲，從而能夠提高導通電流。
接下來，形成緩沖層13。在形成半導體層作為緩沖層13的情況下，可以通 過利用包含硅或鍺的沉積氣體的等離子體CVD法來形成非晶半導體層?；蛘撸?還可以用選自氦、氬、氪、氖中的一種或多種稀有氣體元素來稀釋包含硅或鍺 的沉積氣體，從而形成非晶半導體層?；蛘撸梢允褂闷淞髁繛楣枸鶜怏w流量 的1倍以上10倍以下、更優(yōu)選為1倍以上5倍以下的氫，形成包含氫的非晶半導 體層。另外，也可以對上述氫化半導體層添加氟、氯等鹵素。
另外，還可以使用硅、鍺等半導體靶材并且利用氫或稀有氣體進行濺射， 從而形成非晶半導體層作為緩沖層13。
在形成絕緣層作為緩沖層13的情況下，可以與柵極絕緣層09同樣地形成。 或者，可以在涂敷聚酰亞胺、丙烯酸樹脂、環(huán)氧樹脂、其他有機絕緣層的原料 之后焙燒來形成絕緣層。
另外，在使用等離子體CVD法形成緩沖層13的情況下，優(yōu)選在30(TC至 40(TC的成膜溫度下進行成膜。借助于該成膜處理，提供氫給第一微晶半導體 層ll，從而得到與使第一微晶半導體層ll氫化相同的效果。換言之，通過在第 一微晶半導體層11上沉積緩沖層13，可以將氫擴散到第一微晶半導體層ll中， 來終止懸空鍵。
通過在第一微晶半導體層ll的表面上形成非晶半導體層、包含氫、氮或鹵 素的非晶半導體層作為緩沖層13，能夠防止第一微晶半導體層ll所包含的晶粒 表面自然氧化。尤其是，在非晶半導體和微晶粒接觸的區(qū)域中，容易因局部應力而產(chǎn)生裂縫。若該裂縫與氧接觸，則晶粒被氧化而形成氧化硅。然而，通過 在第一微晶半導體層ll的表面上形成非晶半導體層，可以防止微晶粒氧化。另 外，在施加到薄膜晶體管的電壓高(例如15V左右)的顯示裝置、典型為液晶顯示 裝置中，若將緩沖層的膜厚形成為較厚，則漏耐壓提高，因此即使對薄膜晶體 管施加高電壓，也可以避免薄膜晶體管的退化。
接下來，利用抗蝕劑掩模將緩沖層13及第一微晶半導體層11蝕刻為所希望 的形狀，該抗蝕劑掩模通過使用第二光掩模的光刻工序而形成，以如圖10C所
示那樣，在薄膜晶體管的形成區(qū)域中，形成第一微晶半導體層51a及51b、緩沖 層19a及19b。另外，在柵極布線及源極布線的交叉區(qū)域中，形成第一微晶半導 體層17及緩沖層21。之后，去除抗蝕劑掩模。
這里，優(yōu)選以在被蝕刻了的第一微晶半導體層51a、 51b、 17及緩沖層19a、 19b、 21的表面上不形成電阻層的條件而進行蝕刻。
例如，通過進行濕法蝕刻作為上述蝕刻，如圖10C所示，形成被蝕刻了的 第一微晶半導體層51a、 51b、 17及緩沖層19a、 19b、 21。此時，使用能夠蝕刻 由氧化物、氮化物或有機物形成的電阻層的蝕刻劑，對第一微晶半導體層ll及 緩沖層13進行蝕刻時，在第一微晶半導體層51a、 51b、 17及緩沖層19a、 19b、 21的表面上不形成阻礙載流子移動的電阻層，可以提高后面形成的薄膜晶體管 的導通電流。
另外，由于蝕刻第一微晶半導體層11及緩沖層13，而在第一微晶半導體層 51a、 51b、 17及緩沖層19a、 19b、 21的表面上形成由氧化物、氮化物或有機物 形成的電阻層的情況下，只要蝕刻該由氧化物、氮化物或有機物形成的電阻層， 以去除形成在第一微晶半導體層51a、 51b、 17及緩沖層19a、 19b、 21的表面上 的由氧化物、氮化物或有機物形成的電阻層即可。其結果是，在第一微晶半導 體層51a、 51b、 17及緩沖層19a、 19b、 21的表面上不形成阻礙載流子移動的電 阻層，可以提高后面形成的薄膜晶體管的導通電流。
另外，在上述蝕刻工序中，還蝕刻柵極絕緣層的一部分。例如，使用氧化 硅層或氧氮化硅層形成柵極絕緣層09，并使用例如氫氟酸作為蝕刻劑時，由于 未被第一微晶半導體層51a、 51b、 17覆蓋的區(qū)域的柵極絕緣層也被蝕刻，因此 形成如下柵極絕緣層09a:如圖10C的區(qū)域09b及09c所示，未被第一微晶半導體 層51a、 51b、 17覆蓋的區(qū)域比被第一微晶半導體層51a、 51b、 17覆蓋的區(qū)域薄 lnm至100nm，優(yōu)選薄10nm至30nm。另外，柵極絕緣層09a在與被第一微晶半導體層51a、 51b、 17覆蓋的區(qū)域端部接觸的區(qū)域09b及09c中，具有高低差。
另外，通過蝕刻柵極絕緣層的一部分，可以去除第一微晶半導體層51a及 51b之間的第一微晶半導體層ll的蝕刻殘渣。因此，可以降低第一微晶半導體 層51a及51b之間的漏電流。另外，可以降低互不相同的薄膜晶體管中的電流電 壓特性的偏差。
像這樣，通過將接觸第一微晶半導體層51a及51b的柵極絕緣層09形成為凸 形，并將接觸后面形成的第二微晶半導體層的區(qū)域形成為凹部，使得以第二微 晶半導體層作為溝道形成區(qū)域的薄膜晶體管的柵極絕緣層的厚度變薄，從而可 以提高薄膜晶體管的導通電流及場效應遷移率。
接下來，如圖10D所示，形成第二微晶半導體層24、非晶半導體層23、以 及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層25、布線27。
第二微晶半導體層24與第一微晶半導體層11同樣地形成。另外，在將成為 施主的雜質(zhì)元素添加到第二微晶半導體層24中的情況下，添加其濃度低于第一 微晶半導體層ll中所添加的濃度的成為施主的雜質(zhì)元素。
作為非晶半導體層23，可以與作為緩沖層13使用半導體層形成的情況同樣 地形成。
在形成非晶半導體層23時，若在等離子體CVD裝置的成膜室內(nèi)壁上預涂氮 氧化硅層、氮化硅層、氧化硅層、氧氮化硅層，然后將氫流量稀釋為包含硅或 鍺的沉積氣體流量的10倍至2000倍、優(yōu)選是50倍至200倍來形成半導體層，則 由于一邊將成膜室內(nèi)壁的氧、氮等引入膜中一邊沉積膜，因此不發(fā)生晶化，從 而可以形成致密的非晶半導體層。注意，有時半導體層包含微晶。另外，在柵 極絕緣層09為氮化硅層的情況下，通過利用該成膜方法形成非晶半導體層23， 不會發(fā)生膜剝離，可以提高成品率。
這里，為了形成n溝道型薄膜晶體管，通過使用包含硅或鍺的沉積氣體和 磷化氫的等離子體CVD法形成添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體 層25。另外，在形成p溝道型薄膜晶體管的情況下，通過使用包含硅或鍺的沉 積氣體和乙硼烷的等離子體CVD法而形成。
在第一微晶半導體層ll、緩沖層13、第二微晶半導體層24、非晶半導體層 23以及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層25的形成工序中，輝光 放電等離子體的產(chǎn)生，是通過施力PlMHz至20MHz、典型為13.56MHz的高頻功 率或大于20MHz至120MHz左右的高頻功率、典型為27.12MHz、 60MHz來進行
35的。
作為導電層27，可以使用實施方式1所示的作為布線63及65舉出的材料而 形成。導電層27通過CVD法、濺射法、印刷法、液滴噴射法等形成。
接下來，在導電層27上涂敷抗蝕劑?？刮g劑可以使用正型抗蝕劑或負型抗 蝕劑。這里，使用正型抗蝕劑。
接下來，使用多級灰度掩模作為第三光掩模，對抗蝕劑照射光，然后進行 顯影，以形成抗蝕劑掩模29。
這里，使用圖13說明使用多級灰度掩模進行的曝光。
所謂多級灰度掩模，是指能夠?qū)ζ毓獠糠?、中間曝光部分以及未曝光部分 以三個曝光水平進行曝光的掩模，通過進行一次曝光及顯影工序，能夠形成具 有多個(典型為兩種)厚度區(qū)域的抗蝕劑掩模。因此，通過使用多級灰度掩模，
能夠減少光掩模的數(shù)量。
作為多級灰度掩模的代表例子，有圖13A所示的灰色調(diào)掩模159a、圖13C 所示的半色調(diào)掩模159b。
如圖13A所示，灰色調(diào)掩模159a由具有透光性的襯底163、形成在其上的遮 光部164及衍射光柵165構成。在遮光部164中，光的透射率為0%。另一方面， 衍射光柵165通過將狹縫、點、網(wǎng)眼等透光部的間隔設定為用于曝光的光的分 辨率限度以下的間隔，可以控制光的透射率。另外，周期性狹縫、點、網(wǎng)眼或 非周期性狹縫、點、網(wǎng)眼都可以用于衍射光柵165。
作為具有透光性的襯底1.63，可以使用石英等具有透光性的襯底。遮光部 164及衍射光柵165可以使用鉻、氧化鉻等吸收光的遮光材料形成。
在對灰色調(diào)掩模159a照射曝光光線的情況下，如圖13B所示，在遮光部164 中，透光率166為0%，而在未設置有遮光部164及衍射光柵165的區(qū)域中，透光 率166為100%。另外，在衍射光柵165中，可以在10%至70%的范圍內(nèi)調(diào)整透光 率。衍射光柵165中的透光率的調(diào)整，能夠通過調(diào)整衍射光柵的狹縫、點或網(wǎng) 眼的間隔及間距而實現(xiàn)。
如圖13C所示，半色調(diào)掩模159b由具有透光性的襯底163、形成在其上的半 透射部167及遮光部168構成。半透射部167可以使用MoSiN、 MoSi、 MoSiO、 MoSiON、 CrSi等。遮光部168可以使用鉻或氧化鉻等吸收光的遮光材料形成。
在對半色調(diào)掩模159b照射曝光光線的情況下，如圖13D所示，在遮光部168 中，透光率169為0%，而在未設置有遮光部168及半透射部167的區(qū)域中，透光率169為100%。另外，在半透射部167中，可以在10%至70%的范圍內(nèi)調(diào)整透光 率。半透射部167中的透光率的調(diào)整，能夠通過調(diào)整半透射部167的材料而實現(xiàn)。
通過使用多級灰度掩模進行曝光之后進行顯影，可以如圖10D所示那樣形 成具有不同厚度區(qū)域的抗蝕劑掩模29。
接下來，使用抗蝕劑掩模29，對第二微晶半導體層24、非晶半導體層23、 添加有賦予一導電型的雜質(zhì)的雜質(zhì)半導體層25以及導電層27進行蝕刻而分離。 其結果是，可以形成如圖10E所示的第二微晶半導體層32、 34、非晶半導體層 33、 35、添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層37、 39、以及導電層 41。
接著，對抗蝕劑掩模29進行灰化處理。其結果是，抗蝕劑的面積縮小，其 厚度變薄。此時，厚度薄的區(qū)域的抗蝕劑(與柵極布線05的一部分重疊的區(qū)域) 被去除，可以形成如圖10 E所示的分離的抗蝕劑掩模4 5 。
接下來，使用抗蝕劑掩模45對導電層41進行蝕刻而分離。其結果是，可以 形成如圖11A所示的源極布線63、漏電極65。當使用抗蝕劑掩模45對導電層41 進行濕法蝕刻時，導電層41被各向同性地蝕刻。其結果是，可以形成其面積小 f抗蝕劑掩模45的源極布線63及漏電極65。
在柵極布線05及源極布線63的交叉部中，除了形成柵極絕緣層09以外，還 形成有第一微晶半導體層17、緩沖層21、第二微晶半導體層34、以及非晶半導 體層35，從而柵極布線05及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層39 的間隔變大。因此，可以減少柵極布線05及源極布線63的交叉區(qū)域中的寄生電 容。
接下來，使用抗蝕劑掩模45，對添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半 導體層37進行蝕刻，來形成添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體 層59及61。注意，在該蝕刻工序中，非晶半導體層33的一部分也被蝕刻，而成 為非晶半導體層55。
這里，源極布線63及漏電極65的端部和添加有賦予一導電型的雜質(zhì)元素的 一對雜質(zhì)半導體層59及61的端部不一致而偏離，在源極布線63、漏電極65的端 部外側，形成添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61的端 部。然后，去除抗蝕劑掩模45。
接著，也可以將H20等離子體照射到露出的非晶半導體層55。典型地說， 將利用等離子體對汽化了的水進行放電而產(chǎn)生的基，照射到非晶半導體層55、添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層59及61、源極布線63及漏 電極65的露出部?；蛘撸部梢詫⒙鹊入x子體照射到露出的非晶半導體層55表 面，以去除非晶半導體層55表面上的殘留雜質(zhì)。通過上述工序，能夠?qū)崿F(xiàn)薄膜 晶體管的高速工作，并且進一步提高導通電流。還可以降低截止電流。 通過上述工序，可以形成薄膜晶體管。
接著，如圖11B所示，在源極布線63、漏電極65、柵極絕緣層09上形成保 護絕緣層67。作為保護絕緣層67，可以使用氮化硅層、氮氧化硅層、氧化硅層 或氧氮化硅層形成。另外，保護絕緣層67用于防止懸浮在大氣中的有機物、金 屬物、水蒸氣等污染雜質(zhì)的侵入，因此優(yōu)選為致密的膜。
接下來，也可以在保護絕緣層67上形成平坦化層69。作為平坦化層69，可 以使用丙烯酸樹脂、聚酰亞胺、環(huán)氧樹脂、硅氧烷聚合物等有機絕緣層而形成。 在此，使用光敏性有機樹脂形成平坦化層69。接著，在使用第四光掩模使平坦 化層69感光之后進行顯影，以如圖11C所示那樣使保護絕緣層67露出。接著， 使用平坦化層69對保護絕緣層67進行蝕刻，以形成使漏電極65的一部分露出的 接觸孔。
接下來，在接觸孔中形成像素電極71。在此，在平坦化層69上形成導電層 之后，使用抗蝕劑掩模對導電層進行蝕刻，以形成像素電極71，該抗蝕劑掩模 通過使用第五光掩模的光刻工序而形成。
像素電極71可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、 包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(也稱為ITO)、 銦鋅氧化物、添加有氧化硅的銦錫氧化物等具有透光性的導電材料。
另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像 素電極71。使用導電組成物形成的像素電極的薄層電阻優(yōu)選為10000Q/口以下， 波長550nm處的透光率優(yōu)選為70。/。以上。另外，包含在導電組成物中的導電高 分子的電阻率優(yōu)選為0.1Q c m以下。
作為導電高分子，可以使用所謂的n電子共軛類導電高分子。例如，可以 舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或這些物質(zhì)中 的兩種以上的共聚物等。
在此，像素電極71是通過如下工序形成的，即通過濺射法形成ITO(Indium Tin Oxide:銦錫氧化物)膜后，在ITO膜上涂敷抗蝕劑，然后使用第六光掩模對 抗蝕劑進行曝光及顯影，形成抗蝕劑掩模，接著使用抗蝕劑掩模對ITO膜進行蝕刻。之后，去除抗蝕劑掩模。注意，圖11C相當于沿著圖12的A-B線及C-D線
的截面圖。雖然圖12所示的薄膜晶體管的源區(qū)及漏區(qū)相對的溝道形成區(qū)域的上 表面形狀為平行型，但是也可以形成溝道形成區(qū)域的上表面形狀為C字(U字)形 的薄膜晶體管，來代替上述薄膜晶體管。或者，可以制造溝道形成區(qū)域的上表 面形狀為環(huán)形的薄膜晶體管。
通過上述工序，可以制造截止電流低、導通電流高且能夠進行高速工作的 薄膜晶體管。另外，可以制造具有該薄膜晶體管作為像素電極的開關元件的元 件襯底。注意，在本實施方式中，與通常的反交錯型薄膜晶體管的制造工序相 比，雖然增加了一個用來將第一微晶半導體層及緩沖層蝕刻為預定形狀的光掩 模，但是因為使用多級灰度掩模作為用來將第二微晶半導體層、非晶半導體層、 添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層以及布線蝕刻為預定形 狀的光掩模，所以在該工序中可以減少一個光掩模，由此從制造工序整體來看， 沒有增加掩模數(shù)量。
實施方式IO
在本實施方式中，示出類似于圖3的薄膜晶體管的制造工序，該薄膜晶體 宵能夠進行高速工作，其導通電流高，并且截止電流低。
圖14的左側是沿著圖15的A-B的截面圖，表示薄膜晶體管的形成區(qū)域的截 面，而圖14的右側是沿著圖15的C-D線的截面圖，表示像素中的柵極布線及源 極布線的交叉區(qū)域的截面。
根據(jù)實施方式9所示的圖10A的工序，形成柵極布線05。接著，在柵極布線 05及襯底01上形成柵極絕緣層09。
接著，根據(jù)圖10B的工序，在柵極絕緣層09上依次層疊第一微晶半導體層 11及緩沖層13。然后，使用通過光刻工序形成的抗蝕劑掩模，對第一微晶半導 體層11及緩沖層13進行蝕刻，如圖14A所示那樣形成第一微晶半導體層51a、51b 及17、緩沖層19a、 19b及21。注意，在這個工序中，與實施方式9相同，設法在 第一微晶半導體層51a、 51b、 17及緩沖層19a、 19b、 21的表面上不形成電阻層。 通過該工序，在柵極絕緣層09a被第一微晶半導體層51a、 51b、 17覆蓋的區(qū)域中， 形成高低差。
然后，形成第二微晶半導體層24、非晶半導體層23及添加有賦予一導電型 的雜質(zhì)元素的雜質(zhì)半導體層25。
39接著，使用通過光刻工序而形成的抗蝕劑掩模，將第二微晶半導體層24、
非晶半導體層23以及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層25蝕刻 為所希望的形狀，如圖14B所示那樣在薄膜晶體管的形成區(qū)域中，形成第二微 晶半導體層86、非晶半導體層81以及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半 導體層83。另外，在柵極布線及源極布線的交叉區(qū)域中，形成第二微晶半導體 層88、非晶半導體層82以及添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層 84。然后，去除抗蝕劑掩模。另外，第一微晶半導體層51a、 51b及17的側面被 第二微晶半導體層86及88覆蓋。
接著，如圖14C所示那樣形成導電層27。
然后，使用通過光刻工序而形成的抗蝕劑掩模，將導電層27蝕刻為所希望 的形狀，如圖14D所示那樣形成源極布線85及漏電極87。
在柵極布線05及源極布線85的交叉部中，除了形成柵極絕緣層09以外，還 形成有第一微晶半導體層17、緩沖層21、第二微晶半導體層88以及非晶半導體 層82，從而柵極布線05及源極布線85的間隔變大。因此，可以減少柵極布線05 及源極布線85的交叉區(qū)域中的寄生電容。
接著，使用抗蝕劑掩模對添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層 83進行蝕刻，形成添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層91及 93。另外，在該蝕刻工序中，還蝕刻非晶半導體層81。將其一部分被蝕刻而形 成有凹部的非晶半導體層表示為非晶半導體層95。可以在同一工序中形成源區(qū) 及漏區(qū)、非晶半導體層95的凹部。然后，去除抗蝕劑掩模。
接著，也可以將H20等離子體照射到露出的非晶半導體層95。典型地說， 通過將利用等離子體對汽化了的水進行放電而產(chǎn)生的基，照射到非晶半導體層 95、添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層91及93、源極布線85、 漏電極87的露出部，從而能夠?qū)崿F(xiàn)薄膜晶體管的高速工作，并且進一步提高導 通電流。還可以降低截止電流。
通過上述工序，形成能夠進行高速工作、導通電流高且截止電流低的薄膜 晶體管。
接著，根據(jù)圖11B及圖11C所示的工序，如圖14E所示那樣形成保護絕緣層 67、平坦化層69以及連接于漏電極的像素電極71。注意，圖14E相當于沿著圖 15的A-B線及C-D線的截面圖。雖然在圖15所示的薄膜晶體管中，源區(qū)及漏區(qū)相 對的溝道形成區(qū)域的上表面形狀為平行型，但是也可以制造溝道形成區(qū)域的上表面形狀為C字(U字)形的薄膜晶體管，來代替上述薄膜晶體管。
通過上述工序，可以制造截止電流低、導通電流高且能夠進行高速工作的 薄膜晶體管。另外，可以制造具有該薄膜晶體管作為像素電極的開關元件的元 件襯底。
實施方式ll
在本實施方式中，使用圖17，表示圖16所示的設置于元件襯底300的周邊 部的掃描線輸入端子部和信號線輸入端子部的結構。圖17表示設置于襯底01的 周邊部的掃描線輸入端子部及信號線輸入端子部、像素部的薄膜晶體管的截面 圖。
在采用將控制像素電極電位的薄膜晶體管設置于像素部的像素中的有源 矩陣型顯示裝置的情況下，掃描線連接于柵電極?；蛘?，掃描線的一部分被用 作柵電極。因此，下面，掃描線也表示為柵極布線05。另外，由于信號線連接 于薄膜晶體管的源極，因此下面，信號線也表示為源極布線63。但是，在信號 線連接于薄膜晶體管的漏極的情況下，可以將信號線作為漏極布線。
在圖16所示的元件襯底300上設置有像素部301，并且在像素部301和襯底 01的周邊部之間設置有保護電路302及322、信號線323以及掃描線303。雖然未 圖示，但從保護電路302及322向像素部301形成有信號線和掃描線。在信號線 323和掃描線303的端部設置有信號線輸入端子部326及掃描線輸入端子部306。 FPC(Flexible Printed Circuit:柔性印刷電路板)324及304分別連接于信號線輸入 端子部326和掃描線輸入端子部306的端子，并且在FPC324及304上設置有信號 線驅(qū)動電路325和掃描線驅(qū)動電路305。另外，雖然未圖示，但是在像素部301 中將像素331配置為矩陣形狀。
在圖17A中，掃描線輸入端子306a連接于薄膜晶體管330的柵極布線05。另 外，信號線輸入端子326a連接于源極布線63。
掃描線輸入端子306a和信號線輸入端子326a分別由與像素部的薄膜晶體管 330的像素電極71相同的層形成。另外，掃描線輸入端子306a和信號線輸入端子 326a形成在源極布線63上形成的平坦化層69上。另外，在平坦化層69上，掃描 線輸入端子306a和信號線輸入端子326a隔著各向異性導電粘合劑307及327的導 電粒子308及328連接于FPC304及324的布線309及329。
這里，柵極布線05和掃描線輸入端子306a連接，但是也可以在柵極布線05和掃描線輸入端子306a之間設置由與源極布線63相同的層形成的導電層。
在圖17B中，掃描線輸入端子306b連接于薄膜晶體管330的柵極布線05。另 外，信號線輸入端子326b連接于薄膜晶體管330的源極布線63。
掃描線輸入端子306b和信號線輸入端子326b分別由與像素部的薄膜晶體 管330的像素電極71相同的層形成。另外，掃描線輸入端子306b和信號線輸入 端子326b形成在平坦化層69及保護絕緣層67上。另外，在平坦化層69及保護絕 緣層67的開口部中，掃描線輸入端子306b和信號線輸入端子326b隔著各向異性 導電粘合劑307及327的導電粒子308及328，連接于FPC304及324的布線309及 329。
在襯底01及源極布線63之間除了形成柵極絕緣層09以外，還形成有非晶半 導體層35、添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層39，從而信號線輸 入端子326b和FPC324的連接區(qū)域中的信號線輸入端子326b的位置變高。因此， 容易連接信號線輸入端子326b和FPC324的布線329。
實施方式12
下面，示出作為本發(fā)明的一個方式的顯示面板的結構。 圖18A示出只有信號線驅(qū)動電路6013另外形成、且將它與形成在襯底6011 上的像素部6012連接的顯示面板的方式。形成有像素部6012、保護電路6016以 及掃描線驅(qū)動電路6014的元件襯底，使用上述實施方式所示的元件襯底而形 成。通過使用薄膜晶體管形成信號線驅(qū)動電路，該薄膜晶體管的場效應遷移率 高于將非晶半導體層用于溝道形成區(qū)域的薄膜晶體管，可以使信號線驅(qū)動電路 的工作穩(wěn)定，該信號線驅(qū)動電路被要求其驅(qū)動頻率高于掃描線驅(qū)動電路。注意， 信號線驅(qū)動電路6013可以是將單晶半導體用于溝道形成區(qū)域的晶體管、將多晶 半導體用于溝道形成區(qū)域的薄膜晶體管、或?qū)OI(Silicon On Insulator:絕緣體 上沉積硅)用于溝道形成區(qū)域的晶體管。使用SOI的晶體管包括將設置于玻璃襯 底上的單晶半導體層用于溝道形成區(qū)域的晶體管。通過FPC6015分別供給像素 部6012、信號線驅(qū)動電路6013以及掃描線驅(qū)動電路6014電源電位、各種信號等。 還可以在信號線驅(qū)動電路6013及FPC6015之間或在信號線驅(qū)動電路6013及像素 部6012之間，設置由上述實施方式所示的薄膜晶體管所形成的保護電路6016。 作為保護電路6016，也可以設置由選自其他結構的薄膜晶體管、二極管、電阻 元件以及電容元件等中的一個或多個元件構成的保護電路，來代替由上述實施
42方式所示的薄膜晶體管所形成的保護電路。
注意，也可以將信號線驅(qū)動電路及掃描線驅(qū)動電路一起形成在與像素部相
同的襯底上。
此外，在另外形成驅(qū)動電路的情況下，不一定需要將形成有驅(qū)動電路的襯
底貼合在形成有像素部的襯底上，例如也可以貼合在FPC上。圖18B示出只有信 號線驅(qū)動電路6023另外形成、且形成有在襯底6021上形成的像素部6022、保護 電路6026以及掃描線驅(qū)動電路6024的元件襯底和FPC連接的顯示裝置面板的方 式。像素部6022、保護電路6026以及掃描線驅(qū)動電路6024使用上述實施方式所 示的薄膜晶體管形成。信號線驅(qū)動電路6023通過FPC6025及保護電路6026與像 素部6022連接。通過FPC6025分別供給像素部6022、信號線驅(qū)動電路6023以及 掃描線驅(qū)動電路6024電源電位、各種信號等。還可以在FPC6025及像素部6022 之間，設置由上述實施方式所示的薄膜晶體管所形成的保護電路6026。作為保 護電路6026，也可以設置由選自其他結構的薄膜晶體管、二極管、電阻元件以 及電容元件等中的一個或多個元件構成的保護電路，來代替由上述實施方式所 示的薄膜晶體管形成的保護電路。
另外，也可以是只有信號線驅(qū)動電路的一部分或掃描線驅(qū)動電路的一部分 由上述實施方式所示的薄膜晶體管形成在與像素部相同的襯底上，而其它部分 另外形成，并將它電連接于像素部。圖18C示出將信號線驅(qū)動電路所具有的模 擬開關6033a形成在與像素部6032、掃描線驅(qū)動電路6034相同的襯底603l上，并 且將信號線驅(qū)動電路所具有的移位寄存器6033b另外形成在不同的襯底上，使 其彼此貼合的顯示裝置面板的方式。使用上述實施方式所示的薄膜晶體管形成 像素部6032、保護電路6036以及掃描線驅(qū)動電路6034。信號線驅(qū)動電路所具有 的移位寄存器6033b通過FPC6035及保護電路6036連接于像素部6032。通過 FPC6035分別供給像素部6032、信號線驅(qū)動電路以及掃描線驅(qū)動電路6034電源 電位、各種信號等。還可以在移位寄存器6033b及模擬開關6033a之間設置由上 述實施方式所示的薄膜晶體管形成的保護電路6036。作為保護電路6036，也可 以設置由選自薄膜晶體管、二極管、電阻元件以及電容元件等中的一個或多個 元件構成的保護電路，來代替由上述實施方式所示的薄膜晶體管形成的保護電 路。
如圖18所示，本實施方式的顯示裝置可以在與像素部相同的襯底上，使用 上述實施方式所示的薄膜晶體管形成驅(qū)動電路的一部分或全部。注意，另外形成的襯底的連接方法沒有特別的限定，可以使用已知的
COG(Chip On Glass:玻璃上芯片)方法、引線接合法或TAB(Tape AutomatedBonding:巻帶自動接合)方法等。此外，連接的位置只要能夠電連接，就不限于圖18所示的位置。另外，也可以另外形成控制器、CPU、存儲器等而連接。
注意，在本實施方式中使用的信號線驅(qū)動電路包括移位寄存器和模擬開關?；蛘?，除了移位寄存器和模擬開關之外，還可以包括緩沖器、電平轉(zhuǎn)移器、源極跟隨器等其他電路。另外，不一定需要設置移位寄存器和模擬開關，例如既可以使用像解碼器電路那樣可以選擇信號線的其他電路代替移位寄存器，又可以使用鎖存器等代替模擬開關。
實施方式13
可以將根據(jù)上述實施方式獲得的元件襯底及使用該元件襯底的顯示裝置等，用于有源矩陣型顯示裝置面板。就是說，對于將這些組裝到顯示部中的所有(乜子設備，都可以實施上述實施方式。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機和數(shù)碼相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航儀、投影儀、汽車音響、個人計算機、便攜式信息終端(移動計算機、移動電話或電子書籍等)等。圖19示出其中一例。
圖19A是電視裝置。通過如圖19A所示那樣將顯示面板組裝在外殼中，可以完成電視裝置。主屏2003由顯示面板形成，作為其他附屬配件，具有揚聲器部2009、操作開關等。像這樣，可以完成電視裝置。
如圖19A所示，在外殼2001中組裝利用顯示元件的顯示用面板2002，從而可以通過接收機2005接收普通的電視廣播，而且還可以通過調(diào)制解調(diào)器2004連接到有線或無線方式的通訊網(wǎng)絡，以進行單向(從發(fā)送者到接收者)或雙向(發(fā)送者和接收者之間或接收者之間)的信息通訊。電視裝置的操作可以通過組裝在外殼中的開關或另外形成的遙控裝置2006進行，并且該遙控裝置2006也可以設置有顯示輸出信息的顯示部2007。
除了主屏2003以外，電視裝置還可以設置由第二顯示面板形成的副屏2008，以顯示頻道或音量等。在這種結構中，也可以利用液晶顯示面板形成主屏2003，并且利用發(fā)光顯示面板形成副屏2008。另外，也可以采用如下結構利用發(fā)光顯示面板形成主屏2003，并且利用發(fā)光顯示面板形成副屏2008，其中副屏2008能夠點亮和熄滅。圖20是示出電視裝置的主要結構的框圖。像素部921形成在顯示面板900上。也可以采用COG方式將信號線驅(qū)動電路922和掃描線驅(qū)動電路923安裝在顯示面板卯0上。
作為其它外部電路的結構，在視頻信號的輸入側具有視頻信號放大電路925、視頻信號處理電路926、控制電路927等，其中，視頻信號放大電路925對調(diào)諧器924所接收的信號中的視頻信號進行放大，視頻信號處理電路926將視頻信號放大電路925輸出的信號轉(zhuǎn)換成對應于紅、綠和藍各種顏色的顏色信號，控制電路927將該視頻信號轉(zhuǎn)換成驅(qū)動器IC的輸入規(guī)格?？刂齐娐?27將信號分別輸出到掃描線一側和信號線一側。在進行數(shù)字驅(qū)動的情況下，可以采用如下結構在信號線一側設置信號分割電路928，將輸入數(shù)字信號劃分成m個來供給。
調(diào)諧器924所接收的信號中的音頻信號被發(fā)送到音頻信號放大電路929，其輸出經(jīng)過音頻信號處理電路930而供給揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制信息，并將信號發(fā)送到調(diào)諧器924、音頻信號處理電路930。
當然，本發(fā)明不局限于電視裝置，還可以應用于各種用途，如個人計算機的監(jiān)視器、火車站或機場等中的信息顯示屏或街頭的廣告顯示屏等大面積顯示介質(zhì)。
通過在主屏2003和副屏2008中應用上述實施方式所說明的元件襯底及具有該元件襯底的顯示裝置，可以使提高了對比度等圖像質(zhì)量的電視裝置的批量生產(chǎn)性提高。
圖19B表示移動電話機2301的一例。該移動電話機2301包括顯示部2302、操作部2303等。通過在顯示部2302中應用上述實施方式所說明的元件襯底及具有該元件襯底的顯示裝置，可以使提高了對比度等圖像質(zhì)量的移動電話機的批
量生產(chǎn)性提高。
圖19C所示的移動計算機包括主體2401、顯示部2402等。通過在顯示部2402中應用上述實施方式所示的元件襯底及具有該元件襯底的顯示裝置，可以使提高了對比度等圖像質(zhì)量的計算機的批量生產(chǎn)性提高。
圖19D是桌上照明器具，包括照明部分2501、燈罩2502、可變臂2503、支柱2504、臺2505和電源2506。通過將發(fā)光裝置用于照明部分2501來制造桌上照明器具。注意，照明器具包括固定到天花板上的照明器具、掛在墻上的照明器具等。通過應用上述實施方式所示的元件襯底及具有該元件襯底的顯示裝置，可以提高批量生產(chǎn)性，并且可以提供廉價的桌上照明器具。
圖21是應用上述實施方式的智能手機的一個結構例。圖21A為正視圖，圖
21B為后視圖，圖21C為展開圖。智能手機由外殼1111及1112兩個外殼構成。智 能手機具有移動電話和便攜式信息終端雙方的功能，其內(nèi)置有計算機，除了音 頻通話以外還可以進行各種數(shù)據(jù)處理。
外殼1111具有顯示部1101、揚聲器1102、麥克風1103、操作鍵1104、定位 器件1105、表面相機用透鏡1106、外部連接端子插口1107、耳機端子1108等， 外殼1112具有鍵盤1201、外部存儲器插槽1202、背面相機1203、光燈1204等。 另外，天線內(nèi)置于外殼llll內(nèi)部。
除了上述結構以外，還可以內(nèi)置非接觸IC芯片、小型存儲裝置等。
彼此重疊的外殼1111和外殼1112(圖21A)滑動而如圖21C那樣展開。能夠在 顯示部1101中組裝上述實施方式所示的顯示裝置，其顯示方向根據(jù)使用方式而 適當?shù)刈兓?。由于在同一面上設置有顯示部1101及表面相機用透鏡1106，所以 能夠進行電視電話。另外，還能夠?qū)@示部1101作為取景器，使用背面相機1203 及光燈1204拍攝靜態(tài)圖像及動態(tài)圖像。
揚聲器1102及麥克風1103不局限于音頻通話，還具有電視電話、錄音、再 現(xiàn)等用途。利用操作鍵1104，能夠進行電話的撥打和接聽、電子郵件等的簡單 信息輸入、屏幕巻動(scroll)、光標移動等。
另外，在制造文件、作為便攜式信息終端使用等要處理的信息很多時，若 使用鍵盤1201就很方便。再者，當彼此重疊的外殼1111和外殼1112(圖21A)滑動 而如圖21C那樣展幵，從而可用作便攜式信息終端時，能夠使用鍵盤1201和定 位器件1105進行順利的操作。外部連接端子插口1107能夠與AC適配器及USB線 等各種電纜連接，可以進行充電、與個人計算機等的數(shù)據(jù)通訊。另外，通過將 存儲介質(zhì)插入外部存儲器插槽1202，可以對應更大量數(shù)據(jù)的保存及移動。
外殼1112的背面(圖21B)具有背面相機1203及光燈1204，通過將顯示部1101 作為取景器，能夠拍攝靜態(tài)圖像及動態(tài)圖像。
除了上述功能結構以外，還可以具有紅外線通訊功能、USB端口、單波段 電視廣播(television one-segment broadcasting)接收功能、非接觸IC芯片、耳機插 口等。
通過應用上述實施方式所示的顯示裝置，可以提高批量生產(chǎn)性。實施例l
在本實施例中，下面示出具有高低差的柵極絕緣層的形成工序及其形狀。在同一成膜室內(nèi)，在襯底上層疊氮化硅層、氧氮化硅層、第一微晶半導體層以及第一緩沖層。
這里，使用玻璃襯底作為襯底。
作為氮化硅層，通過等離子體CVD法形成厚度為110nm的氮化硅層。這里，在如下條件下成膜RF(Radio Frequency:射頻)電源頻率為13.56MHz; RF電源
的功率為370W;成膜溫度為280'C;硅烷流量氫流量氮流量氨流量的比
例為4: 50: 55: 14;壓力為100Pa。
作為氧氮化硅層，通過等離子體CVD法形成厚度為110nm的氧氮化硅層。這里，在如下條件下成膜RF電源頻率為13.56MHz; RF電源的功率為50W;成膜溫度為280'C;硅烷流量與一氧化二氮流量的比例為l: 40;壓力為40Pa。
作為第一微晶半導體層，通過等離子體CVD法形成厚度為20nm的微晶硅層。這里，在如下條件下成膜RF電源頻率為13.56MHz; RF電源的功率為50W;成膜溫度為28(TC;氫流量與硅垸氣體流量的比例為150: 1;壓力為280Pa。
作為第一緩沖層，通過等離子體CVD法形成厚度為50nm的非晶硅層。這里，在如下條件下成膜RF電源頻率為13.56MHz; RF電源的功率為50W;成膜溫度為28(TC;硅烷流量與氫流量的比例為14: 15;壓力為170Pa。
接著，通過光刻工序形成抗蝕劑掩模，并使用該抗蝕劑掩模對第一微晶半導體層及第一緩沖層進行干法蝕刻，形成第二微晶半導體層及第二緩沖層。
這里，在如下蝕刻條件下蝕刻第一微晶半導體層及第一緩沖層使用
ICP(Inductively Coupled Plasma:感應耦合型等離子體)裝置；ICP功率為150W;偏壓功率為40W;壓力為l.OPa;使用流量為100sccm的氯作為蝕刻氣體；蝕刻時間為57秒。
然后，進行氧灰化處理，接著使用剝離液去除抗蝕劑掩模(第一工序)。樣品l在第一工序之后，在氫氟酸中浸漬40秒作為第二工序。樣品2在第一工序之后，對第二緩沖層的表面進行20nm的干法蝕刻作為第
二工序，該蝕刻條件為ICP功率為150W;偏壓功率為40W;壓力為l.OPa;使
用流量為100sccm的氯作為蝕刻氣體；蝕刻時間為ll秒。然后，在如下蝕刻條件下對第二緩沖層的表面進行5nm的干法蝕刻源功率為2000W;壓力為0.67Pa;使用流量為100sccm的氯作為蝕刻氣體；蝕刻時間為30秒。接著，在氫氟酸中浸漬60秒。
樣品3在第一工序之后，對第二緩沖層的表面進行20nm的干法蝕刻作為第
二工序，該蝕刻條件為ICP功率為150W;偏壓功率為40W;壓力為1.0Pa;使
用流量為100sccm的氯作為蝕刻氣體；蝕刻時間為ll秒。然后，在如下蝕刻條 件下對第二緩沖層的表面進行5nm的干法蝕亥lj:源功率為2000W;壓力為0.67Pa; 使用流量為100sccm的氯作為蝕刻氣體；蝕刻時間為30秒。
第二工序之后，在樣品1至樣品3中通過等離子體CVD法形成非晶半導體層
作為第三工序。
作為非晶半導體層，通過等離子體CVD法形成厚度為100nm的非晶硅層。 這里，在如下條件下成膜RF電源頻率為13.56MHz; RF電源的功率為50W; 成膜溫度為28(TC;硅垸流量與氫流量的比例為14: 15;壓力為170Pa。
禾U用掃描透射電子顯微鏡(Scanning Transmission Electron Microscope:
STEM)觀察樣品1至樣品3的截面。圖22示出通過掃描透射電子顯微鏡拍攝的樣 品1至樣品3的截面的STEM圖像。圖22A是樣品1的截面STEM圖像，圖22B是樣 品2的截面STEM圖像，并且圖22C是樣品3的截面STEM圖像。
從圖22C可見，在樣品3中，第二微晶半導體層402及第二緩沖層403的表面 存在著以白色區(qū)域表示的電阻層404。尤其是在載流子移動的第二微晶半導體 層402及第二緩沖層403側面，可以看到較厚的白色區(qū)域。另一方面，從圖22A 和22B可見，在樣品1及樣品2中，第二微晶半導體層402及第二緩沖層403的表 面存在著若干白線，但是與樣品3相比，其膜厚較薄。另外，在載流子移動的 第二微晶半導體層402及第二緩沖層403的側面，幾乎看不到白線。
還可知，在樣品1及樣品2中，在第二微晶半導體層402的外側，氧氮化硅 層401被蝕刻。在樣品1中，氧氮化硅層401的表面被蝕刻了15nm。
如上所述，通過在蝕刻了第一微晶半導體層及第一緩沖層之后，用氫氟酸 進行處理，使得柵極絕緣層的一部分被蝕刻，從而可以形成具有高低差的柵極 絕緣層。
實施例2
在本實施例中，示出實施方式l所示的薄膜晶體管的電流電壓特性的模擬 結果。注意，將Silvaco公司制造的器件模擬器"ATLAS"用于器件模擬。
圖25A示出用于本實施例的模擬的典型器件結構，圖25B-1、圖25C-1以及圖25D-1分別示出柵極絕緣層的不同蝕刻量的結構1、結構2以及結構3。
作為用于本實施例的器件結構，是在絕緣襯底(未圖示)上形成厚度為150nm的鉬Mo作為柵電極Mo。鉬的功函數(shù)為4.6eV。作為絕緣襯底，例如可以使用以氧化硅為主要成分的玻璃襯底。在器件模擬中，介電常數(shù)為4.1，玻璃襯底的厚度為0.5)im。注意，雖然在實際的薄膜晶體管的制造工序中，玻璃襯底的厚度大多是約0.5mm、約0.7mm等，但是在器件模擬中，使其厚度厚到絕緣襯底下表面的電場不會影響薄膜晶體管的電特性的程度，并考慮計算效率來決定玻璃襯底的厚度。
在柵電極上設置氧氮化硅(介電常數(shù)為4.1)作為柵極絕緣層SiON。在圖25B-1所示的結構1中，被第一微晶半導體層MC-Si(n)覆蓋的柵極絕緣層SiON的膜厚為220nm，未被第一微晶半導體層pc-Si(n)覆蓋的柵極絕緣層的厚度為200nm。就是說，未被第一微晶半導體層覆蓋的區(qū)域的柵極絕緣層的蝕刻量為20腿。
在圖25C-1所示的結構2中，被第一微晶半導體層^-Si(n)覆蓋的柵極絕緣層SiON的膜厚為220nm，未被第一微晶半導體層(ic-Si(n)覆蓋的柵極絕緣層SiON的厚度為160nm。就是說，未被第一微晶半導體層)ac-Si(n)覆蓋的區(qū)域的柵極絕緣層SiON的蝕刻量為60nm 。
在圖25D-1所示的結構3中，作為比較例，被第一微晶半導體層pc-Si(n)覆蓋的柵極絕緣層SiON的膜厚與未被第一微晶半導體層^ic-Si(n)覆蓋的柵極絕緣層SiON的厚度相同。就是說，未被第一微晶半導體層^ic-Si(n)覆蓋的區(qū)域的柵極絕緣層SiON的蝕刻量為0nm。
在柵極絕緣層SiON上，層疊添加有磷的微晶硅層^ic-Si(n)(厚度為20nm，施主濃度為lxlO toms/cm3，激發(fā)率為100%)，作為第一微晶半導體層pc-Si(n)。
另外，在第一微晶半導體層]ic-Si(n)及柵極絕緣層上，層疊微晶硅層(厚度為20nm)作為第二微晶半導體層iii-Si(i)。
另外，在第二微晶半導體層^Si(i)上層疊非晶硅層作為非晶半導體層a-Si(i)。另外，在非晶硅層中，被添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層覆蓋的區(qū)域的厚度為90nm，未被添加有賦予一導電型的雜質(zhì)元素的雜質(zhì)半導體層覆蓋的區(qū)域的厚度為20nm。
如圖25A所示，在非晶半導體層a-Si(i)上層疊添加有磷的非晶硅層(厚度為50nm)，作為添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層a-Si(n+)。在
49結構1至3的薄膜晶體管中，添加磷作為賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半
導體層a-Si(n+)的距離相當于薄膜晶體管的溝道長度L。這里，溝道長度I^l(Him。另外，溝道寬度為20pm。另外，添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層a-Si(n+)的施主濃度為lxl(Tatoms/cm3，具有高導電性。
在添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層a-Si(n+)上層疊鉬(厚度為100nm)，作為源電極Source及漏電極Drain。假設在源電極及漏電極和添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層之間為歐姆接觸。
圖25B-2、圖25C-2以及圖25D-2分別示出進行圖25B-1、圖25C-1以及圖25D-l所示的薄膜晶體管的器件模擬時的電流電壓特性的結果。它們分別示出漏極電壓為1V及10V時的漏極電流、以及漏極電壓為1V時的最大場效應遷移率。
圖25B-l所示結構l的薄膜晶體管的最大場效應遷移率為4.0cm"Vs。圖25C-l所示結構2的薄膜晶體管的最大場效應遷移率為4.9cm"Vs。圖25D-l所示結構3的薄膜晶體管的最大場效應遷移率為3.6cn^/Vs。在圖25B-1所示的結構1的薄膜晶體管中，在柵極電壓為20V的情況下，漏
極電壓為1V時的導通電流為4.0"0^A，而漏極電壓為10V時的導通電流為
3.6xl(T5A。
在圖25C-1所示的結構2的薄膜晶體管中，在柵極電壓為20V的情況下，漏極電壓為lV時的導通電流為4.0xl(^A，而漏極電壓為10V時的導通電流為3.9xlO-5A。
在圖25D-1所示的結構3的薄膜晶體管中，在柵極電壓為20V的情況下，漏極電壓為lV時的導通電流為3.9xlO^A，而漏極電壓為10V時的導通電流為3.5xl(T5A。
由此可見，通過將溝道形成區(qū)域附近的柵極絕緣層的厚度部分減薄而呈凹凸形狀，與圖25D-1所示的薄膜晶體管相比，提高了薄膜晶體管的導通電流及場效應遷移率。
權利要求
1.一種薄膜晶體管，包括覆蓋柵電極的柵極絕緣層；設置于所述柵極絕緣層上的第一微晶半導體層及第二微晶半導體層，該第一微晶半導體層及第二微晶半導體層雙方都包含成為施主的雜質(zhì)元素；設置于所述第一微晶半導體層、所述第二微晶半導體層以及所述柵極絕緣層上的第三微晶半導體層，該第三微晶半導體層在所述第一微晶半導體層和所述第二微晶半導體層之間與所述柵極絕緣層接觸；設置于所述第三微晶半導體層上的非晶半導體層；以及設置于所述非晶半導體層上的源區(qū)及漏區(qū)，其中，所述柵極絕緣層在所述第一微晶半導體層和所述第二微晶半導體層之間的第一部分中具有第一厚度，并在接觸所述第一微晶半導體層或所述第二微晶半導體層的第二部分中具有第二厚度，并且，所述第一厚度小于所述第二厚度。
2. 如權利要求1所述的薄膜晶體管，其特征在于，所述柵極絕緣層和所述第一微晶半導體層或所述第二微晶半導體層之間 的界面高度，與所述第三微晶半導體層和所述非晶半導體層之間的界面高度相 同或?qū)嵸|(zhì)上相同。
3. 如權利要求1所述的薄膜晶體管，其特征在于，還包括 設置于所述第三微晶半導體層上的第四微晶半導體層，該第四微晶半導體層包含成為施主的雜質(zhì)元素，其中，所述非晶半導體層設置于所述第四微晶半導體層上。
4. 如權利要求1所述的薄膜晶體管，其特征在于，還包括 設置于所述第一微晶半導體層上的第一緩沖層；以及 設置于所述第二微晶半導體層上的第二緩沖層，其中，所述第三微晶半導體層覆蓋所述第一緩沖層和所述第二緩沖層， 其中，所述第一緩沖層是非晶半導體層，并且， 所述第二緩沖層是非晶半導體層。
5. 如權利要求1所述的薄膜晶體管，其特征在于，還包括設置于所述第一微晶半導體層上的第一緩沖層；以及 設置于所述第二微晶半導體層上的第二緩沖層，其中，所述第三微晶半導體層覆蓋所述第一緩沖層和所述第二緩沖層， 其中，所述第一緩沖層包括非晶半導體層和設置于所述非晶半導體層上的 絕緣層，并且，所述第二緩沖層包括非晶半導體層和設置于所述非晶半導體層上的絕緣層。
6. —種顯示裝置，其特征在于，在像素部的各像素中包括如權利要求l所述的薄膜晶體管。
7. —種薄膜晶體管，其特征在于，包括 覆蓋柵電極的柵極絕緣層；設置于所述柵極絕緣層上的第一微晶半導體層及第二微晶半導體層，該第 一微晶半導體層及第二微晶半導體層雙方都包含成為施主的雜質(zhì)元素；設置于所述第一微晶半導體層、所述第二微晶半導體層以及所述柵極絕緣 層上的非晶半導體層，該非晶半導體層在所述第一微晶半導體層和所述第二微 晶半導體層之間與所述柵極絕緣層接觸；以及設置于所述非晶半導體層上的源區(qū)及漏區(qū)，其中，所述柵極絕緣層在所述第一微晶半導體層和所述第二微晶半導體層之間的第一部分中具有第一厚度，并在接觸所述第一微晶半導體層或所述第二 微晶半導體層的第二部分中具有第二厚度，并且，所述第一厚度小于所述第二厚度。
8. —種顯示裝置，其特征在于，在像素部的各像素中包括如權利要求7所述的薄膜晶體管。
9. 一種薄膜晶體管，其特征在于，包括 覆蓋柵電極的柵極絕緣層；設置于所述柵極絕緣層上的第一微晶半導體層，該第一微晶半導體層包含 成為施主的雜質(zhì)元素；設置于所述第一微晶半導體層及所述柵極絕緣層上的第二微晶半導體層， 該第二微晶半導體層在所述第一微晶半導體層的外側與所述柵極絕緣層接觸；設置于所述第二微晶半導體層上的非晶半導體層，以及 設置于所述非晶半導體層上的源區(qū)及漏區(qū)，其中，所述柵極絕緣層在所述第一微晶半導體層的外側的第一部分中具有 第一厚度，并在接觸所述第一微晶半導體層的第二部分中具有第二厚度，并且， 所述第一厚度小于所述第二厚度。
10. —種顯示裝置，其特征在于，在像素部的各像素中包括如權利要求9所述的薄膜晶體管。
全文摘要
本發(fā)明要求保護一種薄膜晶體管及顯示裝置，其課題之一在于解決涉及薄膜晶體管的導通電流及截止電流的問題。另一課題在于提供一種能夠高速工作的薄膜晶體管。該薄膜晶體管包括覆蓋柵電極的柵極絕緣層；設置于柵極絕緣層上的微晶半導體層；重疊于微晶半導體層及柵極絕緣層的非晶半導體層；以及添加有賦予一導電型的雜質(zhì)元素的一對雜質(zhì)半導體層，該一對雜質(zhì)半導體層設置于非晶半導體層上，并且形成源區(qū)或漏區(qū)，其中，柵極絕緣層在與微晶半導體層的端部接觸的附近具有高低差，并且所述微晶半導體層外側的柵極絕緣層的第二厚度比接觸所述微晶半導體層的柵極絕緣層的第一厚度要薄。
文檔編號H01L29/49GK101540342SQ200910128138
公開日2009年9月23日 申請日期2009年3月4日 優(yōu)先權日2008年3月18日
發(fā)明者鄉(xiāng)戶宏充, 宮入秀和, 山崎舜平, 黑川義元 申請人:株式會社半導體能源研究所