專利名稱：電路結構的制造方法
技術領域：
本發(fā)明涉及半導體元件的制造方法，尤其涉及III族氮化物膜的制造方法。
背景技術：
在最近幾年，由于IE族氮化物(group-III nitride)(—般稱作ffl氮化物 (IE-nitride)或HI氮(in-N))化合物，例如氮化鎵(GaN)及其相關的合金在電子 或光電元件中的前景應用而被積極的研究?？赡艿墓怆娫奶貏e例子包括 藍光發(fā)射二極管及激光二極管，以及紫外光光檢測器(ultra-violet photo-detector)。 IE氮化合物的高能隙及高電子飽和速度(electron saturation velocity)的特性，也使得它們在高溫及高速功率電子元件的應用中是極佳的 選擇。
由于在一般成長溫度下的氮元素(nitrogen)的平衡壓力Equilibrium pressure)高，因此很難得到GaN塊體結晶(bulk crystal)。由于沒有合適的方 法成長塊體，一般是利用外延法在例如碳化硅(SiC)及藍寶石(sapphire)(Al203) 的基底上沉積GaN材料。然而，目前在制造GaN薄膜的問題是，無法輕易 的得到晶格常數(shù)(lattice constant)及熱膨脹系數(shù)(thermal expansion coefficient) 幾乎與GaN相似的合適基底。雖然硅基底的晶格與GaN的晶格并不相似， 硅基底是研究GaN的可能基底中的其中一個。由于硅基底其成本低、尺寸大、 結晶及表面品質好、可控制電導性及熱導性高的特性，其被注意到用來成長 GaN。使用硅基底能輕易的將以GaN為基底的(GaNbased)光電元件與以硅為 基底的(silicon based)電子元件整合在一起。
另外，由于沒有用以形成GaN膜于其上的合適基底，因而限制了 GaN 膜的尺寸。大尺寸的GaN膜會在GaN膜及其下方的基底之間形成大的應力 而造成基底彎曲(bowing)。此可能會造成一些不好的效應。第一，結晶性GaN 膜內可能會產生大量的缺陷(差排(dislocation))。第二，所形成的GaN膜的厚度均勻性低，造成形成于GaN膜上的光學元件所發(fā)射出的光線其光波位 移(wavelength shift)。第三，具有大應力的GaN膜會產生碎裂。
外延橫向超成長法(epitaxial lateral overgrowth, ELOG)已被用以形成具有 較小應力及較少差排于其中的GaN膜。然而， 一般的外延橫向超成長制造工 藝耗時且花成本。
有人提出如圖1所示的在GaN納米結構上成長GaN膜的方法。首先提 供藍寶石基底10并放置在腔室內。接著導入制造工藝氣體，包括氨(NH3)、 氯化鎵(GaCl)、氮氣(N2)及氫氣(H2)，且利用氫化物氣相外延(hydride vapor phase epitaxy, HVPE)法形成氮化層11及位于氮化層11上的GaN納米柱12。 接著改變制造工藝環(huán)境以進行橫向超成長而形成GaN膜15。在形成GaN膜 15后，冷卻藍寶石基底IO及其上方結構會造成納米結構11及12破裂，因 而可至少部分的使GaN膜15及藍寶石基底10分開。也可施加一機械力以完 全的將GaN膜自藍寶石基底IO分開。
然而，上述制造工藝有缺點。由于納米結構11及12需在最佳化的制造 工藝條件下形成，因此很難控制納米結構11及12的尺寸、圖案密度及均勻 性。這會影響所形成的GaN膜15的厚度均勻度。另外，此例子中的納米結 構具有非期望的大寬度，因此需要大的機械力以將GaN膜自藍寶石基底10 分開。這不但造成在GaN膜15內形成更多的差排，也使一般非常薄的GaN 膜15破裂。因此有需要提供一種能解決上述問題的新穎方法。

發(fā)明內容
本發(fā)明為了解決現(xiàn)有技術的問題而提供了一種電路結構的制造方法，包 括提供一基底；蝕刻該基底以形成多個納米結構；以及利用外延成長在所 述多個納米結構上形成一復合半導體材料，其中成長自鄰近的所述多個納米 結構的該復合半導體材料互相連接以形成一連續(xù)的復合半導體膜。
本發(fā)明也提供一種電路結構的制造方法，包括提供一基底；圖案化該 基底的上部分以形成具有實質上具有均勻圖案密度的周期圖案的多個納米 柱；于所述多個納米柱上外延成長一IH族氮化物半導體膜；以及借由破壞所 述多個納米柱將該邁族氮化物半導體膜自該基底分開。
另外，本發(fā)明還提供一種電路結構的制造方法，包括提供一基底，包括 一埋藏氧化層，以及一硅層，位于該埋藏氧化層上；圖案化該硅層及至 少該埋藏氧化層的上層以形成多個納米柱；于所述多個納米柱上外延成長一 DI族氮化物半導體膜；以及借由破壞所述多個納米柱將該DI族氮化物半導體 膜自該基底分開。
本發(fā)明可以精確控制納米柱的尺寸、圖案密度及均勻度，此造成最終
形成于其上的m氮化物膜具有改善的品質；造成明顯的橫向成長，而減少了
IE氮化物膜中的差排；使納米柱破裂所需要的扭力較?。豢梢员ＷC納米柱部 分30,是機械強度弱的部分，能夠輕易的被破壞或濕蝕刻掉。


圖1顯示公知在納米結構上形成GaN膜的方法。 圖2至圖8顯示本發(fā)明實施例的流程剖面圖。 其中，附圖標記說明如下 10~藍寶石基底； 11~氮化層； 12 GaN納米柱； 15 GaN膜； 20 基底； 22~硅層；
24 埋藏氧化層；
26~硅層；
30~納米柱；
30廣下部分(lower portion);
30廣上部分(upper portion);
31~虛線；
32 光致抗蝕劑；
40 HI氮化物膜；
S 距離；
Tl 厚度；
T2 厚度；w 寬度。
具體實施例方式
有關各實施例的制造和使用方式如以下所詳述。然而，值得注意的是， 本發(fā)明所提供的各種可應用的發(fā)明概念是依具體本文的各種變化據(jù)以實施， 且在此所討論的具體實施例僅是用來顯示具體使用和制造本發(fā)明的方法，而 不用以限制本發(fā)明的范圍。
本發(fā)明提供形成ni族氮化物(此后稱之為m氮化物)半導體膜的方法及 形成的結構。以下通過各種圖示及例示說明本發(fā)明優(yōu)選實施例的制造過程。 此外，在本發(fā)明各種不同的各種實施例和圖示中，相同的符號代表相同或類 似的元件。
圖2A及圖2B顯示基底20。請參考圖2A，于一實施例中，基底20具 有絕緣層上覆硅(silicon-on-insulator， SOI)結構，包括位于硅層22上的埋藏氧 化層24，及位于埋藏氧化層24上的硅層26。硅層26可具有(111)表面晶向 (surface orientation),然而硅層26也可具有其他例如(100)及(110)表面晶向 (surface orientation)。埋藏氧化層24可包括氧化硅(silicon oxide)(Si02)或其他 介電材料?；蛘撸癫匮趸瘜?4由氧化物(oxide)以外的其他材料所構成，其 可包括例如氮化硅(SiHc)或氮氧化硅(SiON)的介電材料、例如鍺化硅(SixGe(Lx)) 或碳化硅(Sy:(k))的半導體材料，以及例如鋁(Al)或氮化鈦(TiN)的導體材料 及類似的。埋藏氧化層24所選用的材料較佳讓埋藏氧化層24的熱膨脹系數(shù) (coefficient of thermal expansion, CTE)明顯的失配(mismatch)于其上方的硅層 26的CTE、其下方的硅層22的CTE，及/或之后所形成的m氮化物膜40 (未顯示于圖2A，請參考圖5)的CTE。于一實施例中，埋藏氧化層24的 CTE大于硅層22、26兩者同時或至少其一的CTE的約110%，或小于約90%。 換句話說，埋藏氧化層24對上方及下方元件的CTE失配較佳大于約10%。 另外，埋藏氧化層24所選用的材料讓在之后形成IE氮化物膜40 (請參考圖 5)的步驟中實質上沒有BI氮化物材料形成于納米柱部分30,(在之后的圖案 化步驟后，層膜24的殘留部分，請參考圖3)上。在整個說明中，雖然層膜
26被稱作硅層，但其也可以由其他適合用以形成m氮化物膜于其上的材料所
構成，包括例如碳化硅(siliconcarbon)(SiC)、氮化鋁(aluminum nitride)(AlN)、
7氮化銦(indiumnitride)(InN)、氧化鋅(zinc oxide)(ZnO)或類似的材料。于一實 施例中，硅層26的厚度Tl介于約100 nm至約10pm之間，埋藏氧化層24 的厚度T2介于約100 nm至約10pm之間。圖2顯示塊材基底(bulk substrate)20，其實質上可由相同于層膜26的材料所形成，例如硅或SiC。
請參考圖3，利用光刻技術進行圖案化步驟以形成納米柱30。例如，在 形成光致抗蝕劑32后，蝕刻部分的硅層26及至少埋藏氧化層24的上部分。 或者，蝕刻步驟在蝕刻掉全部的埋藏氧化層24前停止，如虛線31所顯示的 停止蝕刻的地方。硅層26及埋藏氧化層24的殘留部分形成納米柱30。納米 柱30包括由埋藏氧化層24的殘留部分所形成的下部分(lower portion) 30P 及由硅層26的殘留部分所形成的上部分(upper portion) 302。納米柱30的橫 向尺寸(寬度W或長度)較佳介于約5nm至約900 nm之間。因此，柱30 被稱作為納米柱。然而，要了解的是，整個說明所敘述的尺寸僅只是例子， 當使用不同的制造工藝技術，或改變納米柱30及IK氮化物膜40的材料(請 參考圖5)時，也可改變尺寸。相鄰的納米柱30之間的距離S可介于約5 nm 至約900 nm之間。為確保納米柱30之間的空間(spacing)在之后形成m氮 化物膜40 (請參考圖5)的步驟中不會整個被DI氮化物材料所填充，空間的 深寬比(aspectratio)，相當于(T1+T2)/S,較佳大于1，或更佳大于約4。
圖4A及圖4B顯示圖3所示的結構的俯視圖，其中顯示了納米柱30兩 種可能的排列結構。在圖4A中，納米柱30被排列成一陣列。在圖4B中， 納米柱30被排列成蜂窩巢的形狀。應了解的是，納米柱30可被排列成任何 圖案，在局部區(qū)域及整個基底20的所有區(qū)域(可為整個個別的半導體芯片 或整個晶片的所有區(qū)域)中的納米柱30的圖案密度均勻度(pattern density uniforaiity)實質上是均勻(uniform)的。單一納米柱30的俯視圖可具有任何形 狀，例如圖4A中所示的正方形，或圖4B中所示的圓形。
請參考圖5，外延成長IE氮化物膜40。于優(yōu)選實施利中，IE氮化物膜40 由GaN所形成。于其他實施例中，皿氮化物膜40可包括半導體材料，例如 InGaN， AlInGaN， GaN、 InGaN及/或AlInGaN的組合或類似的材料。外 延成長較佳是選擇性的，且實質上不發(fā)生在納米柱部分30i的露出表面上。 另一方面，外延成長發(fā)生在納米柱部分302的露出表面上。外延成長具有兩 個部位，用以向上成長m氮化物膜40的縱向部位，以及橫向部位。m氮化物膜40的橫向成長有益的造成較少的差排(dislocation)產生，因而提升了IE
氮化物膜40的品質。外延成長的橫向部位最后造成nr氮化物材料自相鄰的
納米柱30成長至彼此互相連接，以形成一連續(xù)的m氮化物膜40。要了解的 是，雖然圖5并未顯示，與m氮化物膜40相同的材料也形成在納米柱部分 302的側邊上。然而，由于適當?shù)腡1/S比，在邁氮化物材料實質上填充納米 柱部分302之間的空間之前，m氮化物膜40先密封納米柱30之間的空間。
有助益的是，由于m氮化物材料并未形成在納米柱部分30i上，即使當納米
柱部分302之間的空間實質上完全的被填充，納米柱部分3(^仍保有未被DI
氮化物材料覆蓋的部分，且可用以將nr氮化物膜40自基底20隔開。因此，
于其他實施例中，納米柱部分302之間的空間實質上完全的被填充，而納米 柱部分30,之間的空間實質上未被填充。
IE氮化物膜40的形成方法包括，但不限于，金屬有機化學氣相沉積(metal organic chemical vapor deposition)、物理氣相、沉禾只(physical vapor deposition)、 分子束外延(molecular beam epitaxy, MBE)、氫化物氣相外延(hydride vapor phase epitaxy, HVPE)、液相外延(liquid phase epitaxy, HVPE)及其他適合的沉 積方法。ni氮化物膜40的成長溫度較佳大于約500。C，更佳介于約700。C至 約1100°C。在m氮化物膜40包括GaN的例子中，用以形成IE氮化物膜40 的制造工藝氣體(process gas)可包括GaCl、 NH3及載氣，然而也可使用其他 制造工藝氣體，包括Ga及N。借由GaCl及NH3之間的反應可沉積GaN。
ffl氮化物膜40沉積至一期望的厚度，其可例如大于約1000 nm。接著冷 卻所形成的結構。要了解的是，HI氮化物膜40在一高溫下成長。當進行冷 卻步驟時，納米柱30 (其可具有不同CTE的上部分及下部分)、基底20及 IE氮化物膜40的CTE差異造成在冷卻過程中施加在納米柱30上的應力， 而導致納米柱30破裂。也可施加另外的(additional)扭力(twisting force)以將 IE氮化物膜40自基底20完全的分開。圖6顯示所形成的m氮化物膜40。接 著可磨(polish)或鋸(saw)IE氮化物膜40。有助益的是，納米柱30的底部與上 方及下方材料具有較大的CTE失配，因而增加納米柱30在冷卻過程中破裂 的可能性。因此，為了使納米柱30破裂，若有需要的話，只需要較小的外 力將DI氮化物膜40自基底20扭轉(twist)?；蛘?，利用含氫氟酸成份的溶液 (HF based solution)蝕刻納米柱部分30p其可為氧化物。
9請參考圖7，在基底20是塊材(bulk substrate)(如圖2B中所示)的例子 中，是利用實質上相同于如形成圖3中所示的納米柱30的形成方法，以蝕 刻基底20的方式形成納米柱30。納米柱及納米柱30之間的空間的尺寸實質 上也可與先前段落所描述的尺寸相同。接著，請參考圖8，利用實質上與先 前段落所描述的相同方法在納米柱30上形成DI氮化物膜40。再一次的，由 于m氮化物膜40在一高溫下形成，在冷卻步驟中，基底20及IE氮化物膜40 的CTE差異造成納米柱30破裂。
本發(fā)明的實施例有下列優(yōu)點。第一，由于是利用光刻技術形成納米柱， 因此可以精確控制納米柱的尺寸、圖案密度及均勻度。此造成最終形成于 其上的IE氮化物膜具有改善的品質。第二，由于IE氮化物膜形成在納米柱上，
因此造成明顯的橫向成長，而減少了m氮化物膜中的差排。第三，借由控制
納米柱的材料及寬度的方法，使納米柱破裂所需要的扭力較小。第四，由于
m氮化物膜40并未形成在納米柱部分30,上，因此可以保證納米柱部分30i
是機械強度弱的部分，能夠輕易的被破壞或濕蝕刻掉。
雖然本發(fā)明已以優(yōu)選實施例揭示如上，然其并非用以限定本發(fā)明，任何 本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可做些許更動與 潤飾，因此本發(fā)明的保護范圍當視所附的權利要求書所界定的范圍為準。
權利要求
1.一種電路結構的制造方法，包括如下步驟提供一基底；蝕刻該基底以形成多個納米結構；以及利用外延成長在所述多個納米結構上形成一復合半導體材料，其中成長自鄰近的所述多個納米結構的該復合半導體材料互相連接以形成一連續(xù)的復合半導體膜。
2. 如權利要求1所述的電路結構的制造方法，還包括將該連續(xù)的復合半 導體膜自該基底分開。
3. 如權利要求1所述的電路結構的制造方法，其中該基底包括一第一 層、 一位于該第一層上的第二層，以及一位于該第二層上的第三層，其中該 第二層及該第三層具有不同的材料。
4. 如權利要求3所述的電路結構的制造方法，其中部分的該第一層在該 蝕刻步驟后露出，且其中所述多個納米結構是納米柱，所述納米柱中的每一 個包括部分的該第二層及部分的該第三層。
5. 如權利要求3所述的電路結構的制造方法，其中該第三層是硅層，且 該第二層是埋藏氧化層。
6. 如權利要求1所述的電路結構的制造方法，其中該基底是一塊材基 底，且其中在蝕刻該基底的步驟后，部分的該基底的上層被移除，且殘留部 分的該基底的上層形成所述多個納米結構。
7. 如權利要求1所述的電路結構的制造方法，其中該復合半導體材料包括m族氮化物半導體材料。
8. 如權利要求7所述的電路結構的制造方法，其中該ni族氮化物半導體 材料包括氮化鎵。
9. 一種電路結構的制造方法，包括如下步驟 提供一基底；圖案化該基底的上部分以形成具有實質上具有均勻圖案密度的周期圖 案的多個納米柱；于所述多個納米柱上外延成長一m族氮化物半導體膜；以及借由破壞所述多個納米柱將該皿族氮化物半導體膜自該基底分開。
10. 如權利要求9所述的電路結構的制造方法，其中該基底是絕緣層上 覆硅基底，包括位于一埋藏氧化層上的一硅層，且其中所述多個納米柱包括 部分的該硅層及部分的該埋藏氧化層。
11. 如權利要求9所述的電路結構的制造方法，其中該基底是塊硅基底。
12. 如權利要求9所述的電路結構的制造方法，其中該n族氮化物半導 體膜包括氮化鎵。
13. —種電路結構的制造方法，包括如下步驟提供一基底，包括一埋藏氧化層，以及一硅層，位于該埋藏氧化層上； 圖案化該硅層及至少該埋藏氧化層的上層以形成多個納米柱；于所述多個納米柱上外延成長一m族氮化物半導體膜；以及 借由破壞所述多個納米柱將該ni族氮化物半導體膜自該基底分開。
14. 如權利要求13所述的電路結構的制造方法，其中該基底還包括一位 于該埋藏氧化層下方的底層，且其中部分的該底層在該圖案化步驟后露出。
15. 如權利要求13所述的電路結構的制造方法，其中該圖案化步驟只有 圖案化該埋藏氧化層的上部。
全文摘要
本發(fā)明提供一種電路結構的制造方法，包括如下步驟提供一基底；蝕刻該基底以形成多個納米結構；以及利用外延成長在所述多個納米結構上形成一復合半導體材料，其中成長自鄰近的所述多個納米結構的部分該復合半導體材料互相連接以形成一連續(xù)的復合半導體膜。本發(fā)明可以精確控制納米柱的尺寸、圖案密度及均勻度，此造成最終形成于其上的III氮化物膜具有改善的品質；造成明顯的橫向成長，而減少了III氮化物膜中的差排；使納米柱破裂所需要的扭力較小；可以保證納米柱部分30₁是機械強度弱的部分，能夠輕易的被破壞或濕蝕刻掉。
文檔編號H01L21/20GK101651092SQ20091012823
公開日2010年2月17日 申請日期2009年3月18日 優(yōu)先權日2008年8月11日
發(fā)明者余振華, 邱文智, 陳鼎元 申請人:臺灣積體電路制造股份有限公司