專利名稱：半導(dǎo)體裝置及使用其的電源裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)置開關(guān)晶體管的半導(dǎo)體裝置及使用該半導(dǎo)體裝置的電 源裝置。
背景技術(shù)：
以往，廣泛使用將開關(guān)元件(例如，開關(guān)晶體管)及其驅(qū)動電路一起 設(shè)置在半導(dǎo)體集成電路中，控制輸出電壓的開關(guān)型電源裝置。
圖3是表示以往的開關(guān)型電源裝置的構(gòu)成例的圖。在半導(dǎo)體集成電路 (IC) 10中內(nèi)置有開關(guān)晶體管Qo以及驅(qū)動該開關(guān)晶體管Qo的驅(qū)動電路 20。該開關(guān)晶體管Qo通過IC10的焊盤Po與線圈Lo串聯(lián)連接。所述連 接點(diǎn)的電壓由二極管D o和電容器Co整流平滑后得到輸出電壓Vout。
若開關(guān)晶體管處于導(dǎo)通狀態(tài)，從電池等電源(輸入電壓Vin)經(jīng)過線圈 Lo、焊盤Po以及開關(guān)晶體管Qo流過開關(guān)電流Io。該電流Io，在開關(guān)晶 體管Qo導(dǎo)通后，隨著時(shí)間的經(jīng)過而變大。開關(guān)晶體管Qo截止時(shí)，在線 圈Lo上存儲的能量由二極管Do和電容器Co整流、平滑后，輸出變換輸 入電壓Vin后的輸出電壓Vout。
輸出電壓Vout的電平，決定于開關(guān)晶體管Qo的導(dǎo)通時(shí)間T。。和截止 時(shí)間IW的占空比(T。n/ (T。n+T。ff))。通常，向驅(qū)動電路20反饋對應(yīng)于 輸出電壓Vout的反饋電壓而控制占空比以使得該反饋電壓與規(guī)定的基準(zhǔn) 電壓相等，從而將所述輸出電壓Vout維持在規(guī)定電平。
存在焊盤Po的電阻和用于與之連接的連接導(dǎo)線的電阻，以及它們的 接觸電阻的合成電阻Rp。電阻Rp，標(biāo)記在圖3的括弧內(nèi)。由于該電阻Rp 和電流Io將產(chǎn)生電壓下降，產(chǎn)生功率損耗。
為了減小這些電壓下降，并聯(lián)連接多根連接導(dǎo)線，以減小電阻Rp(專 利文獻(xiàn)l:特開平7—202097號公報(bào)，專利文獻(xiàn)2:特開2000 —114307號 公報(bào))。
為了使IC小型化，多采用晶片級芯片尺寸封裝WL — CSP)型的IC。
4在WL—CSP型IC中，使用在BGA(球狀柵格陣列)等的柵格狀(grid狀) 中使用二維配置的多個(gè)球狀端子(ball端子)，與IC的外部電路連接。為 了實(shí)現(xiàn)高密度的安裝，該球狀端子的尺寸極小。
在BGA的球狀端中，如專利文獻(xiàn)l、 2所示，采取多根連接導(dǎo)線并聯(lián) 的連接的結(jié)構(gòu)非常困難。另外，由于球狀端子?xùn)鸥駹畹嘏渲?，所以?guī)定端 子，即連接開關(guān)晶體管的端子的尺寸很難做得比其他端子的尺寸大。
一方面，由于伴隨開關(guān)的電流Io具有比較大的電流水平，有時(shí)能超過 球狀端子的電流耐量(容許的電流水平)。另外，由于球狀端子的接觸電 阻等的電阻和電流Io所引起的損失而發(fā)熱。由此，與開關(guān)晶體管連接的球 狀端子因發(fā)熱而存在熔化的危險(xiǎn)性。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種在具有內(nèi)置開關(guān)電路及其驅(qū)動 電路的、BGA等柵格狀陣列端子結(jié)構(gòu)的半導(dǎo)體裝置中，降低與開關(guān)電路 連接的端子的發(fā)熱以減小熔化危險(xiǎn)性的半導(dǎo)體裝置。另一目的在于，提供 一種所使用的半導(dǎo)體裝置以提高變換效率的電源裝置。
本發(fā)明的半導(dǎo)體裝置，在將開關(guān)電路和對該開關(guān)電路進(jìn)行開/關(guān)控制 的驅(qū)動電路內(nèi)置，并具有柵格狀結(jié)構(gòu)的柵格陣列端子的半導(dǎo)體裝置中，
所述開關(guān)電路的輸出端與所述柵格結(jié)構(gòu)中的多個(gè)端子相連接。另外， 該多個(gè)端子可稱作開關(guān)輸出端子。
另外，所述多個(gè)端子的最接近的各對，按照在它們之間存在至少一 個(gè)所述多個(gè)端子以外的中間端子的方式配置。
所述中間端子不流過電流或僅流過與所述開關(guān)電路流過的電流相比 小得多的電流。
另外，所述多個(gè)端子的全部被配置于柵格陣列結(jié)構(gòu)的最外周的端子位置。
另外，所述開關(guān)電路由并聯(lián)連接的、被控制為同時(shí)開或關(guān)的多個(gè)開 關(guān)晶體管構(gòu)成。
另外，所述柵格陣列端子的每一個(gè)是球狀端子。 本發(fā)明的電源裝置含有半導(dǎo)體裝置，所述半導(dǎo)體裝置內(nèi)置開關(guān)電路和控制該開關(guān)電路開/關(guān)的驅(qū)動電路，且具有柵格陣列結(jié)構(gòu)的柵格陣列端子， 另外，所述開關(guān)電路的輸出端與所述柵格陣列結(jié)構(gòu)中的多個(gè)端子相連接，
所述多個(gè)端子在所述半導(dǎo)體裝置的外部相互連接，并且根據(jù)所述電路 的開/關(guān)控制輸出將輸入電壓變換后的輸出電壓。
通過本發(fā)明，內(nèi)置在BGA等的柵格陣列端子結(jié)構(gòu)的半導(dǎo)體裝置中的
開關(guān)電路的輸出端，與所述柵格陣列中的多個(gè)端子連接。藉此將流入一個(gè)
陣列端子的電流降低到容許電流水平內(nèi)。并降低與ic插槽之間的接觸電
阻所產(chǎn)生的熱量。因此，能夠抑制柵格端子的熔化等危險(xiǎn)性。
另外，由于開關(guān)電流被分配到多個(gè)端子，因而端子及其附近的電能損 耗被降低，有助于提高電源裝置的變換效率。
另外，由于在多端子的最接近的各對端子之間存在一個(gè)以上的中間端 子的方式配置，或該中間端子的電流為零或極小，因此使發(fā)熱區(qū)域分散容 易散熱。從而，能夠抑制這些端子的溫度上升。另外，通過將多個(gè)端子的 全部，通過配置在柵格陣列結(jié)構(gòu)的最外周的端子位置，將外部配線加粗以 降低配線電阻的同時(shí)，以期增大放熱效果。


圖1是表示與本發(fā)明的實(shí)施例相關(guān)的IC及使用該IC的電源裝置的 構(gòu)成的圖2是表示圖1的IC的一面的BGA端子配置的圖； 圖3是表示以往的開關(guān)型電源裝置在的構(gòu)成例的圖。
具體實(shí)施例方式
以下，參照

關(guān)于本發(fā)明的半導(dǎo)體裝置及使用該半導(dǎo)體裝置的 電源裝置。
圖1模式地表示與本發(fā)明的實(shí)施例相關(guān)的IC10A以及使用該IC10A 的電源裝置的構(gòu)成。另外，11A是IC10A內(nèi)部的IC芯片。另外，圖2是 表示在IC10A的一面多個(gè)球狀端子配置為柵格狀的結(jié)構(gòu)的BGA端子配置 的圖。
在圖1中，線圈Lo、 二極管Do、電容器Co以及輸入電壓Vin、輸出電壓Vout，與圖3中的相同。
IC10A是WL—CSP型IC，其尺寸小。在該IC10A的一個(gè)面(例如反 面)上，如圖2所示，柵格狀地配置m行，n列的球狀端子Bl-l Bn-m，稱 作BGA端子結(jié)構(gòu)。
返回圖l，在IC10A的內(nèi)部，設(shè)有由開關(guān)晶體管Q1 Q3組成的開關(guān) 電路以及驅(qū)動該開關(guān)晶體管Q1 Q3的驅(qū)動電路20。開關(guān)晶體管Q1 Q3， 在本例中可以是NPN雙極性晶體管，也可是其他晶體管例如MOSFET。 這些開關(guān)晶體管Q1 Q3根據(jù)來自驅(qū)動電路20的導(dǎo)通驅(qū)動信號或截止驅(qū)
動信號，而同時(shí)地導(dǎo)通或截止。
開關(guān)電路由3個(gè)開關(guān)晶體管Q1 Q3構(gòu)成，也可以是1個(gè)。不過，為
了防止因產(chǎn)生電路斷線和接觸不良而受到影響，優(yōu)選開關(guān)晶體管是兩個(gè)以 上數(shù)目。另外，開關(guān)晶體管是兩個(gè)以上的數(shù)目，可具有充裕的電流驅(qū)動能 力。
另外該開關(guān)晶體管Q1 Q3的集電極分別通過芯片11A的焊盤P2-1、 P4-l、 P6-l及其凸塊與BGA端子Bl-l Bn-m中的多個(gè)球狀端子B2-l、 B4-l、 B6-l相連。優(yōu)選該開關(guān)晶體管Q1 Q3的集電極相互連接。
另外，開關(guān)晶體管Q1 Q3的集電極分別連接的多個(gè)球狀端子B2-1、 B4-l、 B6-l，在IC10A的外部各自相互連接。這些相互連接的多個(gè)球狀端 子B2-1、 B4-l、 B6-l與線圈Lo和二極管Do之間的連接點(diǎn)相連接。
與線圈Lo連接的球狀端子作為3個(gè)表示，如果可以對電流Io分流， 也可以是2個(gè)。可是，為了降低因球狀端子的電阻(接觸電阻和配線電阻 等)而產(chǎn)生的熱量，另外也為了防止因產(chǎn)生電路斷線和接觸不良而受影響， 優(yōu)選與線圈Lo連接的球狀端子是3個(gè)以上。
若開關(guān)晶體管Q1 Q3處于導(dǎo)通狀態(tài)，流經(jīng)線圈Lo的電流隨著時(shí)間 的經(jīng)過而變大。其電流Io分流到球狀端子B2-K B4-l、 B6-l，流過約三 分之一的電流Io/3。開關(guān)晶體管Q1 Q3中同樣流過分流后的電流即Io/3。
開關(guān)晶體管Q1 Q3處于導(dǎo)通狀態(tài)時(shí)，線圈Lo中儲存的能量經(jīng)二極 管Do、電容器Co整流、平滑后以輸出電壓Vout被輸出。輸出電壓Vout 的控制同以往的圖3的控制枏?fù)?br> 藉此結(jié)構(gòu)，將流經(jīng)并聯(lián)連接的多個(gè)球狀端子B2-1、 B4-l、 B6-l的各球狀端子和凸塊的電流降低到了容許電流以內(nèi)，同時(shí)，也降低了因IC10A 和基板連接之間的接觸電阻而產(chǎn)生的發(fā)熱量。從而，能夠抑制BGA的球 狀端子的熔化等危險(xiǎn)性。
另外，由于通過將流經(jīng)線圈的電流(開關(guān)電流)Io分流到多個(gè)端子(在 本例中是分流到3個(gè)端子)能夠降低總接觸電阻(Rb/3)，因而以在降低 各球狀端子及其近旁的功率損失的同時(shí)可以分散發(fā)熱。藉此，提高電源裝 置的變換效率。
另外，通過將多個(gè)球狀端子B2-1、 B4-l、 B6-l并聯(lián)連接，或?qū)㈤_關(guān) 晶體管Q1 Q3并聯(lián)連接，即使在電路中發(fā)生斷線和接觸不良等的情況下， 也能夠使其影響減小。
再次參見圖l和圖2，多個(gè)球狀端子B2-1、 B4-l、 B6-l按照在這些多 個(gè)球狀端子B2-1、 B4-l、 B6-l的各端子間，至少存在一個(gè)其他球狀端子 B3-l、 B5-l的方式配置。配置于各端子B2-1、 B4-l、 B6-l之間的球狀端 子也可以是兩個(gè)以上。
另外，這些其他的球狀端子，作為不流過電流的端子，或作為與多個(gè) 球狀端子B2-1、 B4-l、 B6-l中所流過的電流Io/3相比僅僅流過極小的電 流(例如，Io/10)。
這樣，通過在并聯(lián)連接的多個(gè)球狀端子B2-1、 B4-l、 B6-l的各端子 間設(shè)置其他端子，使合成電阻減小，降低發(fā)熱量，而且分散發(fā)熱區(qū)域，因 而可以抑制各球狀端子的溫度上升。
另外，多個(gè)球狀端子B2-1、 B4-1、 B6-l的全部配置于BGA端子中的 最外周。這樣，通過配置于BGA端子中的最外周，相比在內(nèi)周配置的場 合能夠加粗外部配線，減小配線電阻，且期待更高的放熱效果。
另外，以上說明中，是以BGA為例表示的。本發(fā)明并不限于此。例 如，也適用于在IC10A的一個(gè)面中多個(gè)針狀端子配置為柵格狀的PGA (針 狀柵格陣列)等的柵格陣列結(jié)構(gòu)的IC。
另外，本發(fā)明不限于圖1所示的升壓型直流-直流變換的電源裝置，也 適用于含有降壓型直流-直流變換和直流-交流變換模塊的電源裝置、使用 開關(guān)電路的開關(guān)型電源裝置。另外，可廣泛適用于使用開關(guān)電路的、電機(jī) 驅(qū)動中所使用的驅(qū)動裝置等。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有柵格陣列端子結(jié)構(gòu)，其特征在于，包括多個(gè)晶體管；柵格陣列結(jié)構(gòu)的端子群內(nèi)的多個(gè)柵格陣列端子，其與所述多個(gè)晶體管的各個(gè)輸出端子一對一地連接；以及驅(qū)動電路，其與所述多個(gè)晶體管的各個(gè)控制端子相連接，執(zhí)行所述多個(gè)晶體管的控制。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述多個(gè)柵格陣列端子，按照所述多個(gè)柵格陣列端子的各個(gè)柵格陣列端子之間至少存在一個(gè)其他的柵格陣列端子的方式配置。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 所述其他的柵格陣列端子中不流過電流，或僅流過與所述晶體管中流過的電流相比小得多的電流。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述多個(gè)柵格陣列端子的全部，被配置于柵格陣列結(jié)構(gòu)的最外周的端子位置。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 所述多個(gè)柵格陣列端子，按照在所述多個(gè)柵格陣列端子的各個(gè)柵格陣列端子之間至少存在一個(gè)其他的柵格陣列端子的方式配置。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述其他的柵格陣列端子中不流過電流或僅流過與所述晶體管流過 的電流相比小得多的電流。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述多個(gè)晶體管并聯(lián)連接，被控制為同時(shí)開或者關(guān)。
8. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述柵格陣列結(jié)構(gòu)的端子群的柵格陣列端子的每一個(gè)是球狀端子。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述多個(gè)柵格陣列端子的全部被配置于柵格陣列結(jié)構(gòu)中的最外周的 端子位置。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述多個(gè)柵格陣列端子，按照在所述多個(gè)柵格陣列端子的各個(gè)柵格陣 列端子之間至少存在一個(gè)其他的柵格陣列端子的方式配置。
11. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述多個(gè)晶體管的輸出端子互相連接。
12. —種電源裝置，其特征在于，具有 柵格陣列端子結(jié)構(gòu)的半導(dǎo)體裝置，該半導(dǎo)體裝置包括-多個(gè)晶體管；柵格陣列結(jié)構(gòu)的端子群內(nèi)的多個(gè)柵格陣列端子，其與所述多個(gè)晶體管的各個(gè)輸出端子一對一地連接；以及驅(qū)動電路，其與所述多個(gè)晶體管的各個(gè)控制端子相連接，執(zhí)行所述多 個(gè)晶體管的控制；所述多個(gè)柵格陣列端子在所述半導(dǎo)體裝置的外部相互連接，并且根據(jù) 所述多個(gè)晶體管的控制，輸出將輸入電壓變換后的輸出電壓。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及使用其的電源裝置。在含有BGA等柵格陣列結(jié)構(gòu)的多個(gè)端子的半導(dǎo)體裝置中，被內(nèi)置的開關(guān)電路的輸出端與柵格陣列結(jié)構(gòu)中的多個(gè)端子相連接。藉此將流經(jīng)多個(gè)端子的電流降低到容許電流水平以內(nèi)，另外，降低由該多個(gè)端子與IC插槽之間的接觸電阻所產(chǎn)生的發(fā)熱量。另外，按照在所述多個(gè)端子的最接近的各對之間存在至少一個(gè)以上的端子的方式配置。另外，將多個(gè)端子的全部配置在柵格陣列結(jié)構(gòu)的最外周的端子位置。藉此，降低與開關(guān)電路連接端子的發(fā)熱，減小端子熔化危險(xiǎn)的可能性。
文檔編號H01L23/34GK101562166SQ200910128938
公開日2009年10月21日 申請日期2005年7月19日 優(yōu)先權(quán)日2004年7月21日
發(fā)明者北川篤 申請人:羅姆股份有限公司