專利名稱：直立式芯片的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種直立式芯片的封裝結(jié)構(gòu)，特別是關(guān)于一種在載板上設(shè)有直立式芯 片的半導(dǎo)體封裝結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)有芯片具有一有源表面及一背面，芯片與一基板封裝的結(jié)合方式多為水平橫置 的方式，其芯片堆迭的方式亦為水平橫置堆迭的方式。請(qǐng)參照?qǐng)DIA所示，其揭示一種現(xiàn)有的堆迭芯片的封裝結(jié)構(gòu)的示意圖，所述基板封 裝構(gòu)包含一基板11、一第一芯片12、一第二芯片12a，所述基板11上承載所述第一芯片12 及所述第二芯片12a。所述第一芯片12的有源表面朝上，及其背面朝下且貼附于所述基板 11上；所述第二芯片12a的有源表面朝上，及其背面朝下且貼附于所述第一芯片12的有源 表面上。所述第一芯片12及所述第二芯片12a分別通過多個(gè)連接線121及121a與所述基 板11電性連接，所述基板11下表面設(shè)有多個(gè)錫球111，用以與一外部裝置(未繪示)電性 連接。因?yàn)樗龅谝恍酒?2朝上的有源表面必須保留一空間形成焊墊(未標(biāo)示)與所述 連接線121電性連接，因此所述第二芯片12a的寬度必需小于所述第一芯片12的寬度，也 就是說愈往上的芯片的體積相對(duì)愈小，此種方式無法向上堆迭太多的芯片，而堆迭的效果 也愈往上層愈無效率。同時(shí)，堆迭愈多的芯片，愈往上的芯片的連接線也會(huì)愈長，其愈容易 增加打線設(shè)計(jì)上的復(fù)雜度及線材成本。請(qǐng)參照?qǐng)DIB所示，其揭示另一種現(xiàn)有的堆迭芯片的封裝結(jié)構(gòu)的示意圖，所述基板 封裝構(gòu)包含一基板11、一第一芯片13、一第二芯片13a，所述基板11上承載所述第一芯片 13及所述第二芯片13a。所述第一芯片13的有源表面朝下，及其背面朝上且以倒裝芯片的 方式設(shè)于所述基板11上；所述第二芯片13a的有源表面朝下，及其背面朝上且以倒裝芯片 的方式設(shè)于所述第一芯片13的背面上。所述第一芯片13通過多個(gè)凸塊131與所述基板11 電性連接，所述基板11的下表面設(shè)有多個(gè)錫球111，用以與一外部裝置(未繪示)電性連 接。所述第二芯片13a通過多個(gè)凸塊131a與所述第一芯片13的背面電性連接，同時(shí)所述 第一芯片13內(nèi)設(shè)置多個(gè)對(duì)應(yīng)的導(dǎo)通孔132，以將所述第二芯片13a轉(zhuǎn)接至所述基板11。然 而，所述導(dǎo)通孔132的設(shè)置相對(duì)使所述第一芯片13的成本增加，并且使所述第一芯片13的 有源表面利用率降低。請(qǐng)參照?qǐng)DIC所示，其揭示又一種現(xiàn)有的堆迭芯片的封裝結(jié)構(gòu)的示意圖，所述基板 封裝構(gòu)包含一基板11、一第一芯片14及一第二芯片14a，所述基板11上承載所述第一芯片 14及所述第二芯片14a。所述第一芯片14的有源表面朝上，及其背面朝下且貼付于所述基 板11上；所述第二芯片14a的有源表面朝下，及其背面朝上且以倒裝芯片的方式設(shè)于所述 第一芯片14a上。所述第一芯片14通過多個(gè)連接線141與所述基板11電性連接；所述第 二芯片14a通過多個(gè)凸塊141a與所述第一芯片14的有源表面電性連接，所述基板11下表 面設(shè)有多個(gè)錫球111，用以與一外部裝置(未繪示)電性連接。因?yàn)樗龅谝恍酒?4朝上 的有源表面必須保留一空間形成焊墊(未標(biāo)示)與所述連接線141電性連接，因此所述第二芯片14a的寬度必需小于所述第一芯片14的寬度，也就是說愈往上的芯片的體積相對(duì)愈小，此種方式無法向上堆迭太多的芯片，而堆迭的效果也愈往上層愈無效率。又因?yàn)樗龅?二芯片14a必需通過所述第一芯片14轉(zhuǎn)接至所述基板11，因此需要占用所述第一芯片14 一部分的焊墊(未標(biāo)示)及連接線141，也相對(duì)使所述第一芯片14的有源表面設(shè)計(jì)復(fù)雜度 及成本增加，并且使芯片體積利用率也降低。請(qǐng)參照?qǐng)DID所示，其揭示再一種現(xiàn)有的堆迭芯片的封裝結(jié)構(gòu)的示意圖，所述基板 封裝構(gòu)包含一基板11、一第一芯片15及一第二芯片15a，所述基板11上承載所述第一芯片 15及所述第二芯片15a。所述第一芯片15的有源表面朝下，及其背面朝上且以倒裝芯片的 方式設(shè)于所述基板11上；所述第二芯片15a的有源表面朝上，及其背面朝下且貼付所述第 一芯片15的背面上。所述第一芯片15通過多個(gè)凸塊151與所述基板11電性連接；所述第 二芯片15a通過多個(gè)連接線151a與所述基板11電性連接，所述基板11下表面設(shè)有多個(gè)錫 球111，用以與一外部裝置(未繪示)電性連接。因?yàn)樗龅诙酒?5a的連接線151a變 長，使得封裝膠體時(shí)容易斷裂。同時(shí)，堆迭愈多的芯片，愈往上的芯片的連接線也會(huì)愈長，其 愈容易增加打線設(shè)計(jì)上的復(fù)雜度及線材成本。綜上所述，現(xiàn)有結(jié)構(gòu)無法有效堆迭太多芯片，而芯片堆迭愈多其芯片的利用率愈 低，且所述基板相對(duì)應(yīng)的電路也會(huì)愈復(fù)雜，并且封裝結(jié)構(gòu)的成本也會(huì)增加。再者，為了水平 橫置堆迭更多芯片，往往也需要將芯片研磨得更薄，其研磨程序相對(duì)增加制造成本及降低 芯片良品率(yield)。另外，芯片之間相互堆迭也造成各芯片的散熱效率變得較差。因此，有必要提供一種直立式芯片的封裝結(jié)構(gòu)，以解決現(xiàn)有技術(shù)所存在的問題。

發(fā)明內(nèi)容本發(fā)明的主要目的是提供一種直立式芯片的封裝結(jié)構(gòu)，其是在一封裝載板上設(shè)置 至少一直立式芯片，以簡化所述載板的電路，并且能提高芯片的散熱效率，以及省去對(duì)芯片 進(jìn)行研磨程序。本發(fā)明的次要目的是提供一種直立式芯片的封裝結(jié)構(gòu)，其是將多個(gè)直立式芯片以 有規(guī)則的排列方式設(shè)置于一載板上，以簡化所述載板的電路，并且能有效的排列更多的芯 片于所述載板上。本發(fā)明的另一目的是提供一種直立式芯片的封裝結(jié)構(gòu)，其是將多個(gè)芯片底端設(shè)于 一載板的一凹槽內(nèi)，因此能提高所述芯片直立設(shè)于所述載板上的穩(wěn)固性。本發(fā)明的又一目的是提供一種直立式芯片的封裝結(jié)構(gòu)，其是使直立式芯片傾斜一 角度的設(shè)于一載板上，因此能降低整體封裝結(jié)構(gòu)的高度。為達(dá)上述目的，本發(fā)明提供一種直立式芯片的封裝結(jié)構(gòu)，其包含至少一直立式芯 片及一載板。所述至少一直立式芯片的一側(cè)邊上設(shè)有多個(gè)接點(diǎn)，所述載板的上表面對(duì)應(yīng)設(shè) 有多個(gè)焊墊，所述載板承載所述至少一直立式芯片，且所述多個(gè)接點(diǎn)電性連接所述多個(gè)焊 墊。因此，所述直立式芯片的基板封裝結(jié)構(gòu)能簡化所述載板的電路，并且能有效的排列更多 的芯片于所述基板上。在本發(fā)明的一實(shí)施例中，所述至少一直立式芯片為二個(gè)或以上的直立式芯片，各 二相鄰所述直立式芯片之間具有一間隙。在本發(fā)明的一實(shí)施例中，所述至少一直立式芯片為二個(gè)或以上的直立式芯片，各二相鄰所述直立式芯片之間設(shè)有一間隔層。在本發(fā)明的一實(shí)施例中，所述多個(gè)間隔層是環(huán)氧樹脂層。在本發(fā)明的一實(shí)施例中，所述載板設(shè)有一凹槽，所述凹槽用以插置所述直立式芯片，且所述焊墊位于所述凹槽內(nèi)。在本發(fā)明的一實(shí)施例中，所述封裝結(jié)構(gòu)另包含一膠體，以支撐固定所述直立式芯片于所述載板的上表面。在本發(fā)明的一實(shí)施例中，所述多個(gè)直立式芯片相對(duì)于所述載板具有一傾斜角度。在本發(fā)明的一實(shí)施例中，所述載板為一封裝用基板或一芯片。在本發(fā)明的一實(shí)施例中，所述直立式芯片的接點(diǎn)通過導(dǎo)電膠或焊料電性連接所述 載板的焊墊。在本發(fā)明的一實(shí)施例中，所述載板的一下表面更設(shè)有多個(gè)金屬球。
圖IA至ID 現(xiàn)有堆迭芯片的封裝結(jié)構(gòu)的示意圖。圖2A至2C 本發(fā)明由晶圓制成單一個(gè)直立式芯片的示意圖。圖3A及3B:本發(fā)明由堆迭晶圓制成堆迭直立式芯片的示意圖。圖4A 本發(fā)明的第一實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的立體分解圖。圖4B 本發(fā)明的第一實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。圖5 本發(fā)明的第二實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。圖6A 本發(fā)明的第三實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的立體分解圖。圖6B 本發(fā)明的第三實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。圖7 本發(fā)明的第四實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。圖8 本發(fā)明的第五實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。圖9 本發(fā)明的第六實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖。
具體實(shí)施方式為讓本發(fā)明上述目的、特征及優(yōu)點(diǎn)更明顯易懂，下文特舉本發(fā)明較佳實(shí)施例，并配 合附圖，作詳細(xì)說明如下請(qǐng)參照?qǐng)D2A、2B及2C所示，其揭示本發(fā)明由晶圓制成單一個(gè)直立式芯片的示意 圖，其適用于制造具有單一個(gè)直立式芯片3的封裝結(jié)構(gòu)。首先提供一晶圓A，其具有多個(gè)芯 片單元Al ；接著，于所述晶圓A上制作多個(gè)導(dǎo)通孔A2，所述多個(gè)導(dǎo)通孔A2是位于每二排相 鄰所述芯片單元Al之間，并且跳行設(shè)置；最后，將所述晶圓A切割為多個(gè)直立式芯片3。如 圖2C所示，所述直立式芯片3具有一有源表面(未標(biāo)示)及一背面(未標(biāo)示)，所述直立式 芯片3的一側(cè)邊的表面上具有多個(gè)接點(diǎn)31，所述接點(diǎn)31即為半個(gè)所述導(dǎo)通孔A2。其中所 述導(dǎo)通孔A2的制造方法可優(yōu)選自一種直通硅晶穿孔的方法(through-silicon via)但并 不限于此。請(qǐng)參照?qǐng)D3A及3B所示，本發(fā)明由堆迭晶圓制成堆迭直立式芯片的示意圖，其適用 于制造具有二個(gè)或以上直立式芯片3的封裝結(jié)構(gòu)。首先，如先前圖2A及2B所示，提供一晶 圓A，其具有多個(gè)芯片單元Al ；接著，于所述晶圓A上制作多個(gè)導(dǎo)通孔A2，所述多個(gè)導(dǎo)通孔A2是位于每二排相鄰所述芯片單元Al之間，并且跳行設(shè)置；接著，如圖3A及3B所示，利用 多個(gè)間隔層4迭置所述多個(gè)相同晶圓A ；最后，再切割所述多個(gè)晶圓A形成一直立式芯片3 的堆迭結(jié)構(gòu)。如圖3B所示，各二相鄰所述直立式芯片3之間設(shè)有所述間隔層4。所述間隔 層4的材料優(yōu)選自環(huán)氧樹脂，因此所述間隔層4優(yōu)選是一環(huán)氧樹脂層，但并不限于此。請(qǐng)參照?qǐng)D4A及4B所示，其揭示本發(fā)明第一實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的立 體分解圖及封裝示意圖，所述直立式芯片的封裝結(jié)構(gòu)包含一載板5及一直立式芯片3，所述 直立式芯片3是采用如圖2A至2C所制造的直立式芯片3結(jié)構(gòu)。所述直立式芯片3的一側(cè) 邊上設(shè)有多個(gè)接點(diǎn)31，所述載板5的一上表面對(duì)應(yīng)設(shè)有多個(gè)焊墊51，所述多個(gè)焊墊51排列 在一直線上。所述載板5承載所述直立式芯片3，且所述多個(gè)接點(diǎn)31 電性連接所述多個(gè)焊 墊51。再者，所述載板5的一下表面設(shè)有多個(gè)凸塊52，用以與一外部裝置(未繪示)電性 連接。在本發(fā)明第一實(shí)施例中，所述載板5是一封裝用基板，例如單層或多層的印刷電 路板、陶瓷電路板或撓性電路板等，但并不限于此。上述封裝用基板適用于常見的具有基 板(substrate)的封裝構(gòu)造，例如球形柵格陣列封裝構(gòu)造(BGA)、針腳柵格陣列封裝構(gòu)造 (PGA)、接點(diǎn)柵格陣列封裝構(gòu)造(LGA)或基板上芯片封裝構(gòu)造(BOC)等；本發(fā)明的所述直立 式芯片3的所述多個(gè)接點(diǎn)31可以是通過一導(dǎo)電膠或焊料(solder)電性連接所述多個(gè)焊墊 51。另外，本發(fā)明第一實(shí)施例的直立式芯片的封裝結(jié)構(gòu)另包含一膠體6，以支撐固定所 述直立式芯片3于所述載板5的上表面，所述膠體6不具有電性傳導(dǎo)的性質(zhì)，其優(yōu)選自一般 的底部填充膠(underfill)，例如環(huán)氧樹脂，但并不限于此。如圖4B所示，所述直立式芯片3是垂直設(shè)于所述載板5上，僅具有所述接點(diǎn)31的 側(cè)邊與所述載板5相接觸，因此所述直立式芯片3的有源表面及背面(未標(biāo)示)是直接與 空氣接觸。因此，本發(fā)明不但能節(jié)省所述載板5承載所述直立式芯片3的面積，并且可簡化 所述載板5的電路設(shè)計(jì)，同時(shí)能相對(duì)增加所述直立式芯片3的散熱效率。請(qǐng)參照?qǐng)D5所示，其揭示本發(fā)明第二實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意 圖，其中所述封裝結(jié)構(gòu)包含一載板5及多個(gè)直立式芯片3，所述每一直立式芯片3的一側(cè)邊 上設(shè)有多個(gè)接點(diǎn)31，所述載板5對(duì)應(yīng)設(shè)有多個(gè)焊墊51，所述多個(gè)直立式芯片3間隔排列設(shè) 于所述載板5上，且所述多個(gè)接點(diǎn)31電性連接所述多個(gè)焊墊51，所述多個(gè)焊墊51呈矩陣狀 排列。所述載板5的下表面設(shè)有多個(gè)金屬球52，例如錫球，其用以與一外部裝置(未繪示) 電性連接。如圖5所示，所述多個(gè)直立式芯片3是垂直設(shè)于所述載板5上，僅具有所述接點(diǎn)31 的側(cè)邊與所述載板5相接觸，因此所述直立式芯片3的有源表面(未標(biāo)示)及背面(未標(biāo) 示)是直接與空氣接觸。各二相鄰所述直立式芯片3之間具有一間隙(未標(biāo)示)。因?yàn)樗?述多個(gè)直立式芯片3形成有規(guī)則的排列方式，因此能有效利用所述載板5的有限空間設(shè)置 多個(gè)直立式芯片3，并且可簡化所述載板5的電路設(shè)計(jì)，同時(shí)能相對(duì)增加所述直立式芯片3 的散熱效率。另外，本發(fā)明第二實(shí)施例的直立式芯片的封裝結(jié)構(gòu)同樣包含一膠體6，以支撐 固定所述多個(gè)直立式芯片3于所述載板5上。此外，由于不需水平橫置堆迭芯片，因此本發(fā) 明不需對(duì)所述直立式芯片3進(jìn)行研磨，故可相對(duì)降低制造成本及提高芯片良品率。請(qǐng)參照?qǐng)D6A及圖6B所示，其揭示本發(fā)明的第三實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的立體分解圖及封裝示意圖，本發(fā)明的第三實(shí)施例相似于本發(fā)明的第二實(shí)施例，不同之處 在于所述多個(gè)直立式芯片3是采用如圖2A至2C所制造的直立式芯片3結(jié)構(gòu)，或者是由如 圖3A及3B所制造的直立式芯片3的堆迭結(jié)構(gòu)，其中各二相鄰所述直立式芯片3之間具有 間隔層4。因?yàn)樗龆鄠€(gè)直立式芯片3是形成有規(guī)則的排列方式，因此能利用所述載板5的 有限空間有效設(shè)置多個(gè)直立式芯片3于所述載板5，所述多個(gè)直立式芯片3的功能可以是相 同或者不相同，并且可簡化所述載板5的電路設(shè)計(jì)。另外，最外側(cè)的所述直立式芯片3的有 源表面(未標(biāo)示)或背面(未標(biāo)示)是直接與空氣接觸，因此能相對(duì)增加堆迭結(jié)構(gòu)的散熱 效率。此外，由于不需水平橫置堆迭芯片，因此本發(fā)明不需對(duì)所述直立式芯片3進(jìn)行研磨， 故可相對(duì)降低制造成本及提高芯片良品率。請(qǐng)參照?qǐng)D7所示，其揭示本發(fā)明的第四實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示 意圖，本發(fā)明的第四實(shí)施例相似于本發(fā)明的第三實(shí)施例，不同之處在于所述多個(gè)直立式芯 片3是設(shè)于一芯片之上。所述封裝結(jié)構(gòu)包含一第一載板7、一第二載板5及多個(gè)直立式芯片 3，所述每一直立式芯片3的一側(cè)邊上設(shè)有多個(gè)接點(diǎn)31，所述第一載板7對(duì)應(yīng)設(shè)有多個(gè)焊墊 71，各二相鄰所述直立式芯片3之間具有間隔層4，所述多個(gè)直立式芯片3排列設(shè)于所述第 一載板7上。本實(shí)施例中的所述第一載板7是一芯片。所述多個(gè)接點(diǎn)31電性連接所述多 個(gè)焊墊71，所述多個(gè)焊墊71呈矩陣狀排列并形成在所述第一載板7的一有源表面上。所述 第一載板7又設(shè)于所述第二載板5上，所述第一載板7通過多個(gè)連接線72與所述第二載板 5的多個(gè)焊墊51電性連接，所述第二載板5的下表面設(shè)有多個(gè)金屬球52，例如錫球，其用以 與一外部裝置(未繪示)電性連接。如圖7所示，本發(fā)明第四實(shí)施例的直立式芯片的封裝結(jié)構(gòu)另包含一膠體6，以支撐 固定所述多個(gè)直立式芯片3于所述第一載板7上。另外，所述封裝結(jié)構(gòu)也包含一封裝部8， 用以包覆所述多個(gè)直立式芯片3底端、所述第一載板7及所述連接線72于所述第二載板5 上。因?yàn)樗龆鄠€(gè)直立式芯片3是承載于一芯片上，因此能提供所述多個(gè)直立式芯片3封 裝于一載板的組合設(shè)計(jì)多樣性。請(qǐng)參照?qǐng)D8所示，其揭示本發(fā)明的第五實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示 意圖，本發(fā)明的第五實(shí)施例相似于本發(fā)明的第三實(shí)施例，不同之處在于所述多個(gè)直立式芯 片3底端是設(shè)于所述載板5之一凹槽53內(nèi)。所述封裝結(jié)構(gòu)包含一載板5及多個(gè)直立式芯 片3，所述每一直立式芯片3的一側(cè)邊上設(shè)有多個(gè)接點(diǎn)31，所述載板5的上表面對(duì)應(yīng)所述多 個(gè)直立式芯片3設(shè)有一凹槽53，所述凹槽53內(nèi)設(shè)有對(duì)應(yīng)的多個(gè)焊墊51，各二相鄰所述直立 式芯片3之間選擇具有間隔層4或保持一間隙，所述多個(gè)直立式芯片3排列設(shè)于所述載板 52的凹槽53內(nèi)，所述多個(gè)接點(diǎn)31電性連接所述多個(gè)焊墊51，所述多個(gè)焊墊51呈矩陣狀排 列。所述載板5的下表面設(shè)有多個(gè)凸塊52，用以與一外部裝置(未繪示)電性連接。如圖8所示，所述多個(gè)芯片3底端及所述載板52的凹槽53的開口外唇緣上設(shè)有 一膠體6，所述膠體6支撐固定所述多個(gè)直立式芯片3。因?yàn)樗龆鄠€(gè)芯片3底端是設(shè)于述 載板52的凹槽53內(nèi)，因此能提高所述多個(gè)直立式芯片3封裝于一載板的穩(wěn)固性。請(qǐng)參照?qǐng)D9所示，其揭示本發(fā)明的第六實(shí)施例的直立式芯片的封裝結(jié)構(gòu)的封裝示意圖，本發(fā)明的第六實(shí)施例相似于本發(fā)明的第三實(shí)施例，不同之處在于所述多個(gè)直立式芯 片3是傾斜的設(shè)于所述載板5上。所述封裝結(jié)構(gòu)包含一載板5及多個(gè)直立式芯片3，所述每 一直立式芯片3的一側(cè)邊上設(shè)有多個(gè)接點(diǎn)31，所述載板5的上表面設(shè)對(duì)應(yīng)所述多個(gè)直立式芯片3，所述多個(gè)直立式芯片3，是以傾斜的方式相鄰排列，每一所述直立式芯片3之間設(shè)有 一間隔層4’，所述間隔層4’是依照所述多個(gè)直立式芯片3的傾斜角度設(shè)計(jì)適當(dāng)粘合而形成 的，所述多個(gè)芯片3底端及所述載板5上設(shè)有一膠體6’，所述膠體6’支撐固定所述傾斜的 多個(gè)直立式芯片3。相對(duì)于所述載板5的上表面，所述直立式芯片3的傾斜角度優(yōu)選介于 45度至90度之間。如圖9所示，所述載板5設(shè)有對(duì)應(yīng)于所述多個(gè)接點(diǎn)31的多個(gè)焊墊51，所述多個(gè)接 點(diǎn)31與所述多個(gè)焊墊51之間設(shè)有多個(gè)焊料9，所述多個(gè)焊料9電性連接所述多個(gè)接點(diǎn)31 及所述多個(gè)焊墊51。因?yàn)樗龆鄠€(gè)芯片3是傾斜的設(shè)于所述載板52上，因此能降低所述 多 個(gè)直立式芯片3封裝于一載板的厚度。如上所述，相較于圖IA至圖ID中現(xiàn)有的芯片堆迭的基板封裝結(jié)構(gòu)，其無法向上堆 迭太多的芯片，而堆迭的效果也愈往上層其芯片體積利用率也降低、芯片成本愈增加及連 接線設(shè)計(jì)過于復(fù)雜且容易斷裂等缺陷，圖2A至9中本發(fā)明在所述載板5上設(shè)有所述直立式 芯片3，其能節(jié)省所述載板5、7承載所述直立式芯片3的面積，亦能有效堆迭設(shè)置多個(gè)直立 式芯片3，并且可簡化所述載板5、7的電路設(shè)計(jì)。另外，本發(fā)明也可以提供所述直立式芯片 封裝于一載板的組合多樣性、穩(wěn)固性及降低所述直立式芯片的厚度，并且能提高芯片的散 熱效率，以及省去對(duì)芯片進(jìn)行研磨程序。本發(fā)明已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本發(fā)明的范例。 必需指出的是，已公開的實(shí)施例并未限制本發(fā)明的范圍。相反地，包含于權(quán)利要求書的精神 及范圍的修改及均等設(shè)置均包括于本發(fā)明的范圍內(nèi)。
權(quán)利要求
一種直立式芯片的封裝結(jié)構(gòu)，其特征在于所述封裝結(jié)構(gòu)包含至少一直立式芯片，具有一側(cè)邊，所述側(cè)邊上設(shè)有多個(gè)接點(diǎn)；以及一載板，具有一上表面，所述上表面承載所述至少一直立式芯片，且所述上表面設(shè)有多個(gè)焊墊，以電性連接所述直立式芯片的側(cè)邊的多個(gè)接點(diǎn)。
2.如權(quán)利要求1所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述至少一直立式芯片 為二個(gè)或以上的直立式芯片，各二相鄰所述直立式芯片之間具有一間隙。
3.如權(quán)利要求1所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述至少一直立式芯片 為二個(gè)或以上的直立式芯片，各二相鄰所述直立式芯片之間設(shè)有一間隔層。
4.如權(quán)利要求3所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述多個(gè)間隔層是環(huán)氧 樹脂層。
5.如權(quán)利要求1、2或3所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述載板設(shè)有一 凹槽，所述凹槽用以插置所述直立式芯片，且所述焊墊位于所述凹槽內(nèi)。
6.如權(quán)利要求1、2或3所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述封裝結(jié)構(gòu)另 包含一膠體，以支撐固定所述直立式芯片于所述載板的上表面。
7.如權(quán)利要求1或3所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述多個(gè)直立式芯 片相對(duì)于所述載板具有一傾斜角度。
8.如權(quán)利要求1所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述載板為一封裝用基 板或一芯片。
9.如權(quán)利要求1所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述直立式芯片的接點(diǎn) 通過導(dǎo)電膠或焊料電性連接所述載板的焊墊。
10.如權(quán)利要求1所述的直立式芯片的封裝結(jié)構(gòu)，其特征在于所述載板的一下表面更 設(shè)有多個(gè)金屬球。
全文摘要
本發(fā)明公開一種直立式芯片的封裝結(jié)構(gòu)，其包含至少一直立式芯片及一載板。所述至少一直立式芯片的一側(cè)邊上設(shè)有多個(gè)接點(diǎn)，所述載板的上表面對(duì)應(yīng)設(shè)有多個(gè)焊墊，所述載板承載所述至少一直立式芯片，且所述多個(gè)接點(diǎn)電性連接所述多個(gè)焊墊。因此，所述直立式芯片的基板封裝結(jié)構(gòu)能簡化所述載板的電路，并且能有效的排列更多的芯片于所述基板上。
文檔編號(hào)H01L23/12GK101840893SQ20091012970
公開日2010年9月22日 申請(qǐng)日期2009年3月19日 優(yōu)先權(quán)日2009年3月19日
發(fā)明者劉升聰 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司