專利名稱：半導體電路的制作方法
技術(shù)領域：
本發(fā)明涉及一種半導體電路，特別是涉及一種具有電壓源線的穩(wěn)壓功能的半導體 電路。
背景技術(shù)：
隨著半導體技術(shù)的發(fā)展，集成電路的制作不斷引進更先進的工藝技術(shù)。由此，現(xiàn)今 的微型電子電路，其可以在微小的電位差下，以微小的電流驅(qū)動，即可執(zhí)行各種應用功能。 消費者因此享受到更輕薄、更高效能且更低電耗的高科技產(chǎn)品。為了可以精確控制半導體電路的運作狀態(tài)，對各種電子信號便有極高的精確度 (preciseness)要求。在現(xiàn)今的集成電路應用中，以運算放大器(operational amplifier) 為例，通常運算放大器除了接收欲放大的輸入信號之后，運算放大器本身另需連接電壓源 線。電壓源線用以供給各種電子元件所需的電能，以驅(qū)動電子元件正常運作。通常這些電壓源線為半導體電路中的全域線(global line)，單一電壓源線需要 對應到許多電子元件(例如放大器、轉(zhuǎn)換器、負載等)。電壓源線需能持續(xù)地供應穩(wěn)定的額 定電壓。若是電壓源線提供的電壓偏移，則可能造成各種元件的工作狀態(tài)大亂，導致電子裝 置故障或毀損。一般而言，電壓源線通常電性連接相對應的穩(wěn)壓電容，穩(wěn)壓電容可以穩(wěn)定電壓源 線的電壓供給，提高整體電路的穩(wěn)定性。一般電容器元件體積過大，并不適用，通常采用半 導體電容作為電壓源線的穩(wěn)壓電容。請參閱圖1。圖1示出了現(xiàn)有技術(shù)中半導體電路1的示意圖。如圖1所示，半導體電 路 1 包含基板 10 (substrate)、薄氧化層 12(thinoxide layer)、多晶硅層 14 (polysilicon layer)以及電壓源線16 (voltagesource rail)。通過設置于基板10上的薄氧化層12以 及進一步設置于薄氧化層12上的多晶硅層14，可形成的一個半導體電容結(jié)構(gòu)。該半導體電 容可作為通過多晶硅層14上方的電壓源線16的穩(wěn)壓電容。然而，上述先前技術(shù)中的穩(wěn)壓電容因利用基板提供電容器效果，電壓源線的電壓 信號將對基材上其它的電子元件造成干擾。此外，電子裝置在制造、搬運甚至是正常操作的情況下，皆有可能在電子裝置內(nèi)部 累積靜電。當不可預期的靜電放電現(xiàn)象發(fā)生時，產(chǎn)生的靜電放電電流可能在電子裝置的內(nèi) 部工作電路四處流竄，這些靜電放電電流對電子裝置的內(nèi)部工作電路造成不可恢復的損 壞。現(xiàn)有技術(shù)中，電子裝置為了避免靜電放電電流對內(nèi)部工作電路可能造成的損壞， 通常需具有靜電放電防護功能的半導體電路。靜電放電防護電路用以將可能造成危害的靜 電放電電流導入特定的靜電放電路徑，避免損壞精密的內(nèi)部工作電路。請參閱圖2以及圖3。圖2示出了現(xiàn)有技術(shù)中具有靜電放電防護用的半導體電路 20的電子裝置2的示意圖。圖3示出了圖2中半導體電路20的電路結(jié)構(gòu)示意圖。如圖2 所示，電子裝置2中的信號輸入端Vin到內(nèi)部工作電路22之間通常連接有靜電放電防護用的二極管電路結(jié)構(gòu)(半導體電路20)。如圖3所示，半導體電路20包含基板200以及二極 管電路結(jié)構(gòu)202。但二極管電路結(jié)構(gòu)202因設置在基板200中，也會對基板200中鄰近的其 它元件造成干擾。本發(fā)明提出一種半導體電路，其具有電壓源線的穩(wěn)壓功能也可作為靜電放電防護 電路，以解決上述問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導體電路，其具有穩(wěn)定電壓源線的電壓信號的功能。根據(jù)一種具體實施例，該半導體電路包含基板、介電層、多晶硅層以及電壓源線。 介電層設置在基材上。多晶硅層設置在介電層上。多晶硅層具有第一摻雜區(qū)、第二摻雜區(qū) 以及介于第一摻雜區(qū)與第二摻雜區(qū)之間的本征區(qū)(intrinsic region)。電壓源線通過多晶 硅層上方。多晶硅層通過(借助于)第一摻雜區(qū)、第二摻雜區(qū)以及本征區(qū)形成穩(wěn)壓電容，穩(wěn) 壓電容用以對應穩(wěn)定該電壓源線通過電壓，進而提高半導體電路的穩(wěn)定性。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該電壓源線為高壓源線。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該電壓源線為低壓源線。根據(jù)本發(fā)明的優(yōu)選具體實施例，該半導體電路中的該電壓源線為接地線(GND)。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該第一摻雜區(qū)的第一摻雜型與該第 二摻雜區(qū)的第二摻雜型相反。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該介電層為薄氧化層(thin oxide)o根據(jù)本發(fā)明的具體實施例，該半導體電路中的該介電層為場氧化層(field oxide)o本發(fā)明的另一目的在于提供一種半導體電路，其具有靜電放電防護電路的功能。根據(jù)一種具體實施例，該半導體電路包含基板、介電層以及多晶硅層。介電層設置 在基板上。多晶硅層設置在介電層上。多晶硅層具有第一摻雜區(qū)、第二摻雜區(qū)以及介于第 一摻雜區(qū)與第二摻雜區(qū)之間的本征區(qū)。多晶硅層的第一摻雜區(qū)與第二摻雜區(qū)形成二極管結(jié) 構(gòu)，該二極管可用以作為靜電放電防護的放電路徑。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該第一摻雜區(qū)的第一摻雜型與該第 二摻雜區(qū)的第二摻雜型相反。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該介電層為薄氧化層。根據(jù)本發(fā)明的具體實施例，該半導體電路中的該介電層為場氧化層。相比于現(xiàn)有技術(shù)，本發(fā)明提出的半導體電路，可作為電壓源線的穩(wěn)壓電容，在另一 種應用中，還可作為靜電放電電流的放電路徑，因本發(fā)明的半導體電路利用多晶硅層本身 的摻雜設計，以形成穩(wěn)壓電容或靜電放電防護的效果，其結(jié)構(gòu)簡單、制作方便、體積小且不 易對電路基板上其它元件造成干擾。關于本發(fā)明的優(yōu)點與精神可以通過以下的發(fā)明詳述及附圖得到進一步的了解。


圖1示出了現(xiàn)有技術(shù)中半導體電路的示意圖。
4
圖2示出了現(xiàn)有技術(shù)中具有靜電放電防護用的半導體電路的電子裝置的示意圖。圖3示出了圖2中半導體電路的電路結(jié)構(gòu)示意圖。圖4示出了根據(jù)本發(fā)明的一種具體實施例中半導體電路的俯視示意圖。圖5示出了圖4中半導體電路的側(cè)面示意圖。圖6示出了根據(jù)本發(fā)明的一種具體實施例中半導體電路的側(cè)面示意圖。圖7示出了圖6半導體電路用于靜電防護功能時的電路示意圖。
具體實施例方式請參閱圖4以及圖5。圖4示出了根據(jù)本發(fā)明的一種具體實施例中半導體電路3 的示意圖。圖5示出了圖4中半導體電路3的側(cè)面示意圖。如圖4及圖5所示，半導體電 路3包含基板30、介電層32、多晶硅層34以及電壓源線36。介電層32設置于基板30上。多晶硅層34進一步設置于介電層32上。介電層32 可為薄氧化層或場氧化層(field oxide)。一般來說，場氧化層的氧化層厚度比薄氧化層要 厚。實際應用中，場氧化層通常設置在電路板上電路較不密集之處，可提供較好的靜電隔離 效果，避免基板30受到噪聲干擾，影響設置于基板30上的其它元件。圖4中介電層32以 場氧化層為例，但本發(fā)明的應用中介電層32還可為不同厚度的氧化層達到相似效果，不以 場氧化層為限。多晶硅層34為多晶硅材料，利用目前集成電路普遍采用的多晶硅柵極工藝設置 于介電層32上方。在該實施例中，本發(fā)明的多晶硅層34中另以摻雜方式形成第一摻雜區(qū) 340以及第二摻雜區(qū)342。介于第一摻雜區(qū)340與第二摻雜區(qū)342之間為多晶硅層34的本 征區(qū)344。電壓源線36通過多晶硅層34上方。電壓源線36為半導體電路3的電能來源，用 以電性驅(qū)動半導體電路3中的其它電子元件(未示出)。在該實施例中，電壓源線36可為高壓源線(電子電路中的Vdd線)、低壓源線(Vss 線)或接地線(GND線)。其中此處的接地線并非限定于實質(zhì)的大地接地(earth-ground)， 此處的接地線可為電子電路采用的數(shù)字接地(digital-ground)，用以作為電子電路中的基 準電壓零點。電壓源線36具有通過電壓。一般來說，目前的半導體電路元件對信號具有極 高的靈敏度，尤其是模擬或高頻元件更是需要高品質(zhì)且穩(wěn)定的電源供給。多晶硅層34的第一摻雜區(qū)340具有第一摻雜型，第二摻雜區(qū)342具有第二摻雜 型，第一摻雜區(qū)340與第二摻雜區(qū)342的摻雜型相反。舉例來說，第一摻雜區(qū)340為空穴型 (P型)摻雜，則第二摻雜區(qū)342即為電子型(N型)摻雜。由此，多晶硅層34的兩個摻雜區(qū) 可形成二極管的電路結(jié)構(gòu)。于此同時，二極管也產(chǎn)生寄生電容(parasitic capacitor)的 效果。也就是說，多晶硅層34通過第一摻雜區(qū)340、第二摻雜區(qū)342以及本征區(qū)344形成二 極管寄生電容，作為穩(wěn)定該電壓源線36的通過電壓的穩(wěn)壓電容。綜上所述，本發(fā)明的半導體電路結(jié)構(gòu)在多晶硅層中形成不同的摻雜區(qū)域以達到穩(wěn) 壓電容的效果，而多晶硅層設置于介電層上，多晶硅層不直接與基板連接，并以此介電層提 供多晶硅層與基板之間的絕緣效果。因此，以此多晶硅層形成的二極管作為電壓源線的穩(wěn) 壓電容，可減低對基板上其它電子元件的干擾。請參閱圖6。圖6示出了根據(jù)本發(fā)明的一種具體實施例中半導體電路5的側(cè)面示意圖。如圖6所示，半導體電路5包含基板50、介電層52以及多晶硅層54。介電層52設 置于基板50上。介電層52可為薄氧化層或場氧化層。多晶硅層54設置于介電層52上。多晶硅層54具有第一摻雜區(qū)540、第二摻雜區(qū) 542以及介于第一摻雜區(qū)與第二摻雜區(qū)之間的本征區(qū)544。多晶硅層54的第一摻雜區(qū)540 具有第一摻雜型，第二摻雜區(qū)542具有第二摻雜型，第一摻雜區(qū)540與第二摻雜區(qū)542的摻 雜型相反。在該實施例中，第一摻雜區(qū)540為空穴型(P型)摻雜，則第二摻雜區(qū)542即為 電子型(N型)摻雜。多晶硅層54的第一摻雜區(qū)540與第二摻雜區(qū)542形成二極管結(jié)構(gòu)， 該二極管可用以作為靜電放電防護的放電路徑。在該實施例中，第一摻雜區(qū)540其為P型摻雜，故與第一摻雜區(qū)540電性連接的端 點56a可視為二極管陽極，另一方面與第一摻雜區(qū)542電性連接的端點56b可視為二極管 陰極。請一同參閱圖7。圖7示出了圖6半導體電路5用于靜電防護功能時的電路示意 圖。如圖7所示，半導體電路5可連接于高壓源線Vdd與信號輸入端Vin之間。若是信號 輸入端Vin發(fā)生異常的靜電放電現(xiàn)象，使信號輸入端的電壓瞬間高過系統(tǒng)正常的額定高電 壓(即Vdd)加上二極管的激活電壓(通常為0.7伏特)時，則半導體電路5形成的二極管 即順向偏壓并將信號輸入端Vin的過高電壓導引至高壓源線Vdd，以達成靜電放電保護功 能，避免傷害內(nèi)部工作電路6。同理，半導體電路5也可被連接于信號輸入端Vin與低電壓源Vss之間。相似地， 當使信號輸入端的電壓瞬間低于系統(tǒng)正常的額定低電壓(即Vss)時，即可激活保護功能。 由此，可保證內(nèi)部工作電路6的輸入范圍在一定的區(qū)間之內(nèi)，避免內(nèi)部工作電路6因輸入信 號的異常變動而毀損。綜上所述，本發(fā)明的半導體電路結(jié)構(gòu)在多晶硅層形成不同的摻雜區(qū)域以形成二極 管電路結(jié)構(gòu)，而多晶硅層設置于介電層上，多晶硅層不直接與基板連接，并以該介電層提供 多晶硅層與基板之間的絕緣效果。因此，以該多晶硅層形成的二極管作為靜電放電的放電 路徑，可減低對基板上其它電子元件的干擾。相比于現(xiàn)有技術(shù)，本發(fā)明提出的半導體電路，可作為電壓源線的穩(wěn)壓電容，在另一 種應用中，也可作為靜電放電電流的放電路徑，因本發(fā)明的半導體電路利用多晶硅層本身 的摻雜設計，以形成穩(wěn)壓電容或靜電放電防護之效果，其結(jié)構(gòu)簡單、制作方便、體積小且不 易對電路基板上其它元件造成干擾。通過以上優(yōu)選具體實施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神，而 并非以上述所披露的優(yōu)選具體實施例來對本發(fā)明的范圍加以限制。相反地，其目的是希望 能在本發(fā)明所欲申請的權(quán)利要求的范圍內(nèi)涵蓋各種改變及等同替換方式。主要元件符號說
明
1、20、3、5 半導體電路2:電子裝置
202: 二極管電路結(jié)構(gòu)10、200、30、50 基板
22、6 內(nèi)部工作電路12、32、52 介電層
14、34、54 多晶硅層16,36 電壓源線
340,540 第一摻雜區(qū)342,542 第二摻雜區(qū)
344,544 本征區(qū)56a、56b 端點
6
Vin 信號輸入端Vdd 高壓源線Vss:低壓源線。
權(quán)利要求
一種半導體電路，包含基板；介電層，設置于所述基板上；多晶硅層，設置于所述介電層上，其具有第一摻雜區(qū)、第二摻雜區(qū)以及介于所述第一摻雜區(qū)與所述第二摻雜區(qū)之間的本征區(qū)；以及電壓源線，所述電壓源線通過所述多晶硅層上方。
2.根據(jù)權(quán)利要求1所述的半導體電路，所述多晶硅層借助于所述第一摻雜區(qū)、所述第 二摻雜區(qū)以及所述本征區(qū)形成穩(wěn)壓電容，所述穩(wěn)壓電容用以對應穩(wěn)定所述電壓源線的通過 電壓。
3.根據(jù)權(quán)利要求2所述的半導體電路，其中所述電壓源線為高壓源線。
4.根據(jù)權(quán)利要求2所述的半導體電路，其中所述電壓源線為低壓源線。
5.根據(jù)權(quán)利要求2所述的半導體電路，其中所述電壓源線為接地線。
6.根據(jù)權(quán)利要求2所述的半導體電路，其中所述第一摻雜區(qū)的第一摻雜型與所述第二 摻雜區(qū)的第二摻雜型相反。
7.根據(jù)權(quán)利要求1所述的半導體電路，其中所述介電層為薄氧化層。
8.根據(jù)權(quán)利要求1所述的半導體電路，其中所述介電層為場氧化層。
9.一種半導體電路，包含基板；介電層，設置于所述基板上；以及多晶硅層，設置于所述介電層上，其具有第一摻雜區(qū)、第二摻雜區(qū)以及介于所述第一摻 雜區(qū)與所述第二摻雜區(qū)之間的本征區(qū)。
10.根據(jù)權(quán)利要求9所述的半導體電路，其中所述多晶硅層的所述第一摻雜區(qū)與所述 第二摻雜區(qū)形成二極管，用以作為靜電放電防護電路。
11.根據(jù)權(quán)利要求10所述的半導體電路，其中所述第一摻雜區(qū)的第一摻雜型與所述第 二摻雜區(qū)的第二摻雜型相反。
12.根據(jù)權(quán)利要求9所述的半導體電路，其中所述介電層為薄氧化層。
13.根據(jù)權(quán)利要求9所述的半導體電路，其中所述介電層為場氧化層。
全文摘要
本發(fā)明披露了一種半導體電路。半導體電路包含基板、介電層、多晶硅層以及電壓源線。介電層設置在基板上。多晶硅層設置在介電層上。多晶硅層具有第一摻雜區(qū)、第二摻雜區(qū)以及介于第一摻雜區(qū)與第二摻雜區(qū)之間的本征區(qū)。電壓源線通過多晶硅層上方。多晶硅層通過第一摻雜區(qū)、第二摻雜區(qū)以及本征區(qū)形成穩(wěn)壓電容。穩(wěn)壓電容用以對應穩(wěn)定該電壓源線的通過電壓，進而提高半導體電路的穩(wěn)定性。
文檔編號H01L23/60GK101866891SQ200910134488
公開日2010年10月20日 申請日期2009年4月20日 優(yōu)先權(quán)日2009年4月20日
發(fā)明者楊景榮, 黃耀生 申請人:瑞鼎科技股份有限公司