專利名稱：具有芯片選通電極的半導(dǎo)體封裝和堆疊半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝以及具有相同構(gòu)造的堆疊半導(dǎo)體封裝，特別是涉
及具有芯片選通電才及(chip selection through electrode)以選取半導(dǎo)體芯片的
半導(dǎo)體封裝以及具有該芯片選通電極的堆疊半導(dǎo)體封裝。
背景技術(shù)：
近來，半導(dǎo)體芯片技術(shù)發(fā)展導(dǎo)致半導(dǎo)體芯片能夠儲(chǔ)存大量的數(shù)據(jù)，并能 夠在短時(shí)間內(nèi)處理大量的數(shù)據(jù)，而半導(dǎo)體封裝中含有多個(gè)半導(dǎo)體芯片。
在堆疊半導(dǎo)體封裝技術(shù)中，為了加強(qiáng)數(shù)據(jù)儲(chǔ)存能力與數(shù)據(jù)處理速度，至 少堆積兩片半導(dǎo)體芯片。
堆疊半導(dǎo)體封裝需要結(jié)構(gòu)適合地選擇一個(gè)堆疊半導(dǎo)體芯片用以輸入或 輸出數(shù)據(jù)。在傳統(tǒng)的堆疊半導(dǎo)體封裝中，各半導(dǎo)體芯片由不同的芯片選擇圖 案形成，使其得以選用各自的半導(dǎo)體芯片。
然而，此選用堆疊半導(dǎo)體芯片的方法需要使用不同圖案的掩模用于半導(dǎo) 體芯片的不同的芯片選擇圖案。如此必須利用不同掩模來形成不同的芯片選 擇圖案，大大增加堆疊半導(dǎo)體封裝制造工藝的復(fù)雜性，并增加了堆疊半導(dǎo)體 封裝制備所需的時(shí)間。

發(fā)明內(nèi)容
本發(fā)明的各實(shí)施例針對(duì)于半導(dǎo)體封裝具有的形狀能使其制造工藝不須 利用不同的掩模來形成不同的芯片選擇圖案，并能在較短時(shí)間內(nèi)完成。
另外，本發(fā)明的各實(shí)施例針對(duì)于使堆疊半導(dǎo)體封裝具有上述半導(dǎo)體封裝。
在一個(gè)實(shí)施例中，半導(dǎo)體封裝包括半導(dǎo)體芯片，其包括電路單元和焊 墊，該焊墊包括數(shù)據(jù)焊墊與芯片選擇焊墊，其每一個(gè)都與電路單元電連接； 至少兩個(gè)芯片選通電極，貫穿芯片選擇焊墊與半導(dǎo)體芯片，并具有電連接到 芯片選擇焊墊的第 一貫通電極和與芯片選擇焊墊電絕緣的第二貫通電極。芯片選擇焊墊包括導(dǎo)電層，而此導(dǎo)電層可包括用以絕緣第二貫通電極的 開口。
該第一貫通電極和第二貫通電極以矩陣方式設(shè)置。
芯片選擇焊墊的數(shù)目可多于一個(gè)。
芯片選擇焊墊的面積大于數(shù)據(jù)焊墊的面積。
在另一個(gè)實(shí)施例中，堆疊半導(dǎo)體封裝包括多個(gè)半導(dǎo)體芯片，其互相堆 積，并且各半導(dǎo)體芯片都具有電路單元、數(shù)據(jù)焊墊和芯片選擇焊墊；以及芯
其中各芯片選通電極電連接到不同半導(dǎo)體芯片的芯片選擇焊墊。
半導(dǎo)體芯片的各芯片選擇焊墊包括導(dǎo)電層，并且各芯片選通電極電連接 到不同半導(dǎo)體芯片的芯片選擇焊墊的導(dǎo)電層。
對(duì)應(yīng)于未電連接到芯片選擇焊墊的芯片選通電極的部分，導(dǎo)電層可包括 開口，用以絕緣芯片選通電極。
或者，對(duì)應(yīng)于未電連接到芯片選擇焊墊的芯片選通電極的部分，導(dǎo)電層 可包括絕緣構(gòu)件，用以絕緣芯片選通電極。
芯片選擇焊墊的數(shù)目可多于一個(gè)。
芯片選通電極以矩陣方式設(shè)置。
芯片選通電極設(shè)置在貫穿半導(dǎo)體芯片的芯片選擇焊墊的通孔內(nèi)。 芯片選通電極的數(shù)目可等于或多于堆疊半導(dǎo)體芯片的數(shù)目。 芯片選擇焊墊的面積大于數(shù)據(jù)焊墊的面積。


圖1為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝的平面圖。 圖2為圖1中'A，部分的放大圖。 圖3為圖1中沿線段I-I，的截面圖。 圖4為圖3中'B，部分的放大圖。 圖5為根據(jù)本發(fā)明實(shí)施例的堆疊半導(dǎo)體封裝的透視圖。 圖6至圖9為圖5中的堆疊半導(dǎo)體封裝內(nèi)的第一至第四半導(dǎo)體芯片的平 面圖。
圖IO為圖6至圖9所示的半導(dǎo)芯片堆積成的堆疊半導(dǎo)體封裝的平面圖。
圖ii為圖io中沿線段n-ir的截面圖。圖12為圖io中沿線段m-m，的截面圖
圖13為圖10中沿線段IV-IV，的截面圖 [符號(hào)il明]
10:電路單元 20:
30:芯片選擇焊墊 90:
100:半導(dǎo)體芯片 200:
300:半導(dǎo)體封裝 210:
220:第二貫通電極 34:
36:開口 1:
2: 下部表面 32:
310:第一半導(dǎo)體芯片 320
330:第三半導(dǎo)體芯片 340
312:第一數(shù)據(jù)焊墊 314
410:芯片選通電才及 412
414、 416、 418:第二貫通電極 500
322:第二數(shù)據(jù)焊墊 420
424:第一貫通電極 422、
324:第二芯片選擇焊墊 332
430:第三芯片選通電極 436
432、 434、 438:第二貫通電極 334
342:第四數(shù)據(jù)焊墊 440
442、 444、 446:第二貫通電極 448 344:第四芯片選擇焊墊
數(shù)據(jù)焊墊 焊墊
芯片選通電極 第一貫通電極 導(dǎo)電層 上部表面
芯片選擇焊墊本體 第二半導(dǎo)體芯片 第四半導(dǎo)體芯片 第一芯片選擇焊墊 第一貫通電極 堆疊半導(dǎo)體封裝 第二芯片選通電極 426、 428:第二貫通電極 第三數(shù)據(jù)焊墊 第一貫通電極 第三芯片選擇焊墊 第四芯片選通電極 第一貫通電極
具體實(shí)施方式
圖1為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝的平面圖。圖2為圖1中'A，部分 的放大圖。圖3為圖1中沿線段I-r的截面圖。圖4為圖3中'B，部分的放大圖。
參照?qǐng)Dl至圖4，半導(dǎo)體封裝300包括半導(dǎo)體芯片IOO和芯片選通電極
200。
半導(dǎo)體芯片IOO可具有例如長方體形狀。如圖3所示，半導(dǎo)體芯片100包括上部表面1和面對(duì)上部表面1的下部表面2。
半導(dǎo)體芯片100包括電路單元IO及焊墊(pad) 90。
電路單元10包括數(shù)據(jù)儲(chǔ)存單元(未圖示)，用以儲(chǔ)存數(shù)據(jù)；和/或數(shù)據(jù)處 理單元(未圖示)，用以處理數(shù)據(jù)。本發(fā)明的一個(gè)實(shí)施例中，有四(4)個(gè)電 路單元10以2x2矩陣形式設(shè)置在半導(dǎo)體芯片100內(nèi)。
焊墊90例如可以設(shè)置在以2x2矩陣形式設(shè)置的各個(gè)電路單元IO之間。
焊墊90包括數(shù)據(jù)焊墊20和芯片選擇焊墊30。
各數(shù)據(jù)焊墊20電連接到各電路單元10。數(shù)據(jù)焊墊20將接收來自外界的 數(shù)據(jù)輸入至電路單元10，或從電路單元IO輸出數(shù)據(jù)到外界。
芯片選擇焊墊30電連接到電路單元IO。本發(fā)明的各實(shí)施例中，當(dāng)有多 個(gè)半導(dǎo)體芯片IOO堆積時(shí)，芯片選擇焊墊30接收芯片選擇信號(hào)用以選擇指 定的半導(dǎo)體芯片100,并將芯片選擇信號(hào)輸入到電路單元10。在本發(fā)明中， 例如至少有一個(gè)芯片選擇焊墊30設(shè)置在半導(dǎo)體芯片IO的上部表面I上。圖 l例示了示范性實(shí)施例，應(yīng)當(dāng)注意的是，例如，也可以有兩(2)個(gè)芯片選4奪 焊墊30被設(shè)置在半導(dǎo)體芯片100的上部表面1上。
參照?qǐng)D4，芯片選擇焊墊30包括芯片選擇焊墊本體32與導(dǎo)電層34。芯 片選擇焊墊本體32包括例如絕緣體；而導(dǎo)電層34包括例如鋁或鋁合金的金 屬。在本實(shí)施例中，導(dǎo)電層34電連接到電路單元10。
圖4所示的本發(fā)明實(shí)施例中，多個(gè)芯片選通電極200(將于后文中說明) 形成在芯片選擇焊墊30中；因此，芯片焊墊30的尺寸優(yōu)選為大于數(shù)據(jù)焊墊 20。
各芯片選通電極200貫穿芯片選擇焊墊30和半導(dǎo)體芯片100的上下表
面對(duì)應(yīng)于芯片選擇焊墊30的部分。
本發(fā)明的實(shí)施例中，芯片選通電極200可包括具有電特性好的銅。 本發(fā)明的實(shí)施例中，半導(dǎo)體封裝300包括至少兩(2)個(gè)芯片選通電極200。
圖1至圖4所示的本發(fā)明的實(shí)施例中，半導(dǎo)體封裝300包括四(4)個(gè)芯片
選通電極200。
圖1至圖4所示的本發(fā)明實(shí)施例中，四(4 )個(gè)芯片選通電才及200以2x2 矩陣形式設(shè)置。
在下文，該四(4個(gè))芯片選通電極200將^皮分為第一貫通電極210和 第二貫通電極220。圖1至圖4所示的本實(shí)施例中，有一個(gè)第一貫通電極210和三個(gè)第二貫通電4及220。
參照?qǐng)D4，芯片選通電極200的第一貫通電極210電連接到芯片選擇焊
墊30的導(dǎo)電層34。因此，當(dāng)有芯片選擇信號(hào)施加給第一貫通電極210時(shí)，
該芯片選擇信號(hào)經(jīng)第一貫通電極210和導(dǎo)電層34施加給電路單元10。
芯片選通電極200的三(3)個(gè)第二貫通電極220并不電連接到芯片選
擇焊墊30的導(dǎo)電層34。因此，當(dāng)有芯片選擇信號(hào)施加給第二貫通電極時(shí)，
該芯片選擇信號(hào)并不施加給電路單元10。
為了將三(3個(gè))第二貫通電極220與芯片選擇焊墊30的導(dǎo)電層34電
絕緣，對(duì)應(yīng)于第二貫通電極220的開口 36形成在導(dǎo)電層34中。 各開口 36將第二貫通電極220與導(dǎo)電層電絕緣。 圖5為根據(jù)本發(fā)明實(shí)施例的堆疊半導(dǎo)體封裝的透視圖。 參照?qǐng)D5，堆疊半導(dǎo)體封裝500包括多個(gè)半導(dǎo)體芯片300和多個(gè)芯片選
通電才及410。
在圖4所示的本實(shí)施例中，半導(dǎo)體封裝500包括第一半導(dǎo)體芯片310、 第二半導(dǎo)體芯片320、第三半導(dǎo)體芯片330及第四半導(dǎo)體芯片340。然而， 本發(fā)明并非受限于4個(gè)半導(dǎo)體芯片，而是可以堆積任何數(shù)目的半導(dǎo)體芯片。
半導(dǎo)體封裝500包括4個(gè)芯片選通電極400,包括形成在第一半導(dǎo)體芯 片310中的第一芯片選通電極410 (參見圖6)、形成在第二半導(dǎo)體芯片320 中的第二芯片選通電極420 (參見圖7)、形成在第三半導(dǎo)體芯片330內(nèi)的第 三芯片選通電極430 (參見圖8)及形成在第四半導(dǎo)體芯片340內(nèi)的第四芯 片選通電極440 (參見圖9)。
圖6至圖9為圖5中的堆疊半導(dǎo)體封裝500中的第一至第四半導(dǎo)體芯片 的平面圖。
參照?qǐng)D6，第一半導(dǎo)體芯片310包括電路單元(未圖示)、第一數(shù)據(jù)焊墊 312及第一芯片選擇焊墊314。
第一數(shù)據(jù)焊墊312和第一芯片選擇焊塾314每一個(gè)都電連接到電路單元。
如圖6所示的本實(shí)施例，第一芯片選擇焊墊314包括第一芯片選擇焊墊 本體(未圖示，請(qǐng)參照?qǐng)D4)和形成在第一芯片選擇焊墊本體上的導(dǎo)電層。 該導(dǎo)電層包括例如鋁或鋁合金的金屬。
本發(fā)明的實(shí)施例中，可有一個(gè)以上的第一芯片選擇焊墊314設(shè)置在第一半導(dǎo)體芯片310的上部表面上。例如，第一芯片選擇焊墊314的尺寸大于第 一數(shù)據(jù)焊墊312的尺寸。
第一芯片選通電極410設(shè)置在對(duì)應(yīng)于第一芯片選擇焊墊314的位置。第 一芯片選通電極410貫穿第一芯片選擇焊墊314、對(duì)應(yīng)于第一芯片選擇焊墊 314的第一半導(dǎo)體芯片310的上部表面及與上部表面相對(duì)的第一半導(dǎo)體芯片 310的下部表面。
在本實(shí)施例中，第一芯片選通電極410的數(shù)目與堆疊半導(dǎo)體芯片的數(shù)目 相同?；蛘撸谝恍酒x通電極410的數(shù)目也可多于堆疊半導(dǎo)體芯片的數(shù)目。
在圖6中，第一芯片選通電極410可指定為第一貫通電極412和第二貫 通電極414、 416、 418。第一貫通電極412和第二貫通電極414、 416、 418 對(duì)應(yīng)于第一芯片選擇焊墊314，而且以2x2矩陣形式設(shè)置。
在圖6所示的本實(shí)施例中，第一貫通電極412被任意地選出設(shè)置在第一 芯片選擇焊墊314的上左部(也可設(shè)置在第 一芯片選擇焊墊312的上右部、 下左部或下右部)。其它的第一芯片選通電極410為第二貫適電極414、 416、 418,并且當(dāng)?shù)谝回炌姌O412被設(shè)置在第一芯片選擇焊墊313的上左部時(shí)， 第二貫通電極則設(shè)置在第一芯片選擇焊墊314的上右部、下左部及下右部。
第一貫通電極412電連接到第一芯片選擇焊墊314的導(dǎo)電層，而第二貫 通電極414、 416、 418則與第一芯片選擇焊墊314的導(dǎo)電層電絕緣。為了使 第二貫通電才及414、 416、 418與導(dǎo)電層絕緣，對(duì)應(yīng)于第二貫通電極414、 416、 418的開口形成在導(dǎo)電層中。然而，存在其它絕緣第二貫通電極414、 416、 418的適當(dāng)方法，包括在對(duì)應(yīng)第二貫通電極414、 416、 418的部分中設(shè)置具 有層形式的絕緣構(gòu)件。
參照?qǐng)D7，第二半導(dǎo)體芯片320設(shè)置在堆疊半導(dǎo)體封裝500中的第一半 導(dǎo)體芯片310的下方。
第二半導(dǎo)體芯片320包括電路單元(未圖示)、第二數(shù)據(jù)焊墊322及第 二芯片選擇焊墊324。
第二數(shù)據(jù)焊墊322和第二芯片選擇焊墊324各自電連接到電路單元。
在本實(shí)施例中，第二芯片選擇焊墊324包括第二芯片選擇焊墊本體(未 圖示，請(qǐng)參照?qǐng)D4)和形成在第二芯片選擇焊墊本體上的導(dǎo)電層。導(dǎo)電層包 括例如鋁或鋁合金的金屬。
在本發(fā)明的實(shí)施例中，可有一個(gè)以上的第二芯片選擇焊墊324設(shè)置在第二半導(dǎo)體芯片320的上部表面上。在本實(shí)施例中，第二芯片選擇焊墊324的 位置大致上相當(dāng)于(即對(duì)準(zhǔn)于)第一芯片選擇焊墊314的位置。在圖7所示 的本發(fā)明的實(shí)施例中，第二芯片選擇焊墊324的尺寸大于第二數(shù)據(jù)焊墊322 的尺寸。
第二芯片選通電極420設(shè)置在對(duì)應(yīng)于第二芯片選擇焊墊324的位置。第 二芯片選通電極420貫穿第二芯片選擇焊墊324 、對(duì)應(yīng)于第二芯片選擇焊墊 324的第二半導(dǎo)體芯片320的上部表面及與上部表面相對(duì)的第二半導(dǎo)體芯片 320的下部表面。
在本實(shí)施例中，第二芯片選通電極420的數(shù)目與堆疊半導(dǎo)體芯片的數(shù)目 相同。在另一替代性的設(shè)置中，第二芯片選通電極420的數(shù)目可多于堆疊半 導(dǎo)體芯片的數(shù)目。
在圖7中，第二芯片選通電極420可指定為第一貫通電極424和第二貫 通電極422、 426、 428。第一貫通電極424和第二貫通電極422、 426、 428 對(duì)應(yīng)于第二芯片選擇焊墊324，而且以2x2矩陣形式設(shè)置。
被指定成第一貫通電極412和第二貫通電極414、 416、 418的第一芯片 選通電極410的位置大致相當(dāng)于被指定成第一貫通電極424和第二貫通電極 422、 426、 428的第二芯片選通電極420的位置(即第一芯片選通電極410 對(duì)準(zhǔn)于第二芯片選通電極420 )。
在圖7所示的本實(shí)施例中，第二芯片選通電極420的第一貫通電極424 設(shè)置在第二芯片選擇焊墊324的上右部(第一貫通電極424也可形成在第二 芯片選擇焊墊324的其它位置，但無論如何，第二芯片選通電極420的第一 貫通電極424不得與第一芯片選通電極410的第一貫通電極412設(shè)置在相同 位置)。其余的第二芯片選通電4及420為第二貫通電極422、 426、 428,并且 當(dāng)?shù)谝回炌姌O424形成在第二芯片選擇焊墊324的上右部時(shí)，第二貫通電 極422、 426、 428則被設(shè)置在其上左部、下左部及下右部。
第一貫通電極424電連接到第二芯片選擇焊墊324的導(dǎo)電層，而第二貫 通電極422、 426、 428則與第二芯片選擇焊墊324的導(dǎo)電層電絕緣。
為了使第二貫通電極422、 426、 428與導(dǎo)電層絕緣，對(duì)應(yīng)于第二貫通電 極422、 426、 428的開口形成在導(dǎo)電層中。然而，也有將第二貫通電才及422、 426、 428絕緣的其它適當(dāng)方法，包括在對(duì)應(yīng)于第二貫通電極422、 426、 428 的部分設(shè)置絕緣層。參照?qǐng)D8，第三半導(dǎo)體芯片330設(shè)置在堆疊半導(dǎo)體封裝500中的第二半 導(dǎo)體芯片320的下方。
第三半導(dǎo)體芯片330包括電路單元(未圖示)、第三數(shù)據(jù)焊墊332及第 三芯片選擇焊墊334。
第三數(shù)據(jù)焊墊332和第三芯片選擇焊墊334各自電連接到電路單元。
圖9所示的本實(shí)施例中，第三芯片選擇焊墊334包括第三芯片選擇焊墊 本體(未圖示，請(qǐng)參照?qǐng)D4)和形成在第三芯片選擇焊墊本體上的導(dǎo)電層。 導(dǎo)電層包括例如鋁或鋁合金的金屬。
在本發(fā)明的一個(gè)實(shí)施例中，可以在第三半導(dǎo)體芯片330的上部表面上設(shè) 置一個(gè)以上的第三芯片選擇焊墊334。本實(shí)施例中，第三芯片選擇焊墊334的 位置大致相當(dāng)于(即對(duì)準(zhǔn)于)第二芯片選擇焊墊324的位置。在圖8所示的 本發(fā)明實(shí)施例中，第三芯片選擇焊墊334的尺寸大于第三數(shù)據(jù)焊墊332的尺 寸。
第三芯片選通電極430設(shè)置在對(duì)應(yīng)于第三芯片選擇焊墊334的位置。第 三芯片選通電極430貫穿第三芯片選擇焊墊334、第三半導(dǎo)體芯片330對(duì)應(yīng) 于第三芯片選擇焊墊334的上部表面及第三半導(dǎo)體芯片330與上部表面相對(duì) 的下部表面。
在本實(shí)施例中，第三芯片選通電極430的數(shù)目與堆疊半導(dǎo)體芯片的數(shù)目 相同。在另一替代性的設(shè)置中，第三芯片選通電極430的數(shù)目可多于堆疊半 導(dǎo)體芯片的數(shù)目。
在圖8中，第三芯片選通電極430可指定為第一貫通電極436和第二貫 通電極432、 434、 438。第一貫通電極436和第二貫通電極432、 434、 438 對(duì)應(yīng)于第三芯片選擇焊墊334,并且以2x2矩陣形式設(shè)置。
被指定為第一貫通電極424和第二貫通電極422、 426、 428的第二芯片 選通電極420的位置大致相當(dāng)于被指定成第一貫通電極436和第二貫通電極 432、 434、 438的第三芯片選通電極430的位置(即第二芯片選通電極420 對(duì)準(zhǔn)于第三芯片選通電極430)。
在圖8所示的本實(shí)施例中，第三芯片選通電極430的第一貫通電極436 設(shè)置在第三芯片選擇焊墊334的下右部(第一貫通電極436也可形成在第三 芯片選擇焊墊334的其它位置，但無論如何，第三芯片選通電極430的第一 貫通電極436不得設(shè)置在與第一芯片選通電極410的第一貫通電極412或第二芯片選通電極420的第 一貫通電極424相同的位置)。其余的第三芯片選 通電極430為第二貫通電極432、 434、 438，并且當(dāng)?shù)谝回炌姌O436形成 在第三芯片選擇焊墊334的下右部時(shí)，第二貫通電極432、 434、 438則被設(shè) 置在其上左部、上右部及下左部。
第一貫通電極436電連接到第三芯片選擇焊墊334的導(dǎo)電層，而第二貫 通電極432、 434、 438則與第三芯片選擇焊墊334的導(dǎo)電層電絕緣。為了使 第二貫通電極432、 434、 438與導(dǎo)電層絕緣，對(duì)應(yīng)于第二貫通電極432、 434、 438的開口形成在導(dǎo)電層中。然而，也可以其它適當(dāng)方法將第二貫通電極432、 434、 438絕緣，包括在對(duì)應(yīng)于第二貫通電才及432、 434、 438的部分設(shè)置絕緣 層。
參照?qǐng)D9，第四半導(dǎo)體芯片340設(shè)置在堆疊半導(dǎo)體封裝500中的第三半 導(dǎo)體芯片330的下方。
第四半導(dǎo)體芯片340包括電路單元(未圖示)、第四數(shù)據(jù)焊墊342及第 四芯片選擇焊墊344。
第四數(shù)據(jù)焊墊342及第四芯片選擇焊墊344各自電連接到電路單元。
在圖9所示的本實(shí)施例中，第四芯片選擇焊墊344包括第四芯片選擇焊 墊本體(未圖示，請(qǐng)參照?qǐng)D4)和形成在第四芯片選擇焊墊本體上的導(dǎo)電層。 導(dǎo)電層包括例如鋁或鋁合金的金屬。
在本發(fā)明的實(shí)施例中，可以在第四半導(dǎo)體芯片340的上部表面上設(shè)置一 個(gè)以上的第四芯片選擇焊墊344。本實(shí)施例中，第四芯片選擇焊墊344的位 置大致相當(dāng)于(即對(duì)準(zhǔn)于)第三芯片選擇焊墊334的位置。在圖9所示的本 發(fā)明實(shí)施例中，第四芯片選擇焊墊344的尺寸大于第四數(shù)據(jù)焊墊342的尺 寸。
第四芯片選通電極440設(shè)置在對(duì)應(yīng)于第四芯片選擇焊墊344的位置。第 四芯片選通電極440貫穿第四芯片選擇焊墊344、第四半導(dǎo)體芯片340對(duì)應(yīng) 于第四芯片選擇焊墊344的上部表面及第二半導(dǎo)體芯片340與上部表面相對(duì) 的下部表面。
在本實(shí)施例中，第四芯片選通電極440的數(shù)目與堆疊半導(dǎo)體芯片的數(shù)目 相同。在另一替代性的設(shè)置中，第四芯片選通電極440的數(shù)目可多于堆疊半 導(dǎo)體芯片的數(shù)目。
在圖9中，第四芯片選通電極440可指定為第一貫通電極448和第二貫通電極442、 444、 446。第一貫通電極448和第二貫通電極442、 444、 446 對(duì)應(yīng)于第四芯片選擇焊墊344,并且以2x2矩陣形式設(shè)置。
被指定為第一貫通電極436和第二貫通電極432、 434、 438的第三芯片 選通電極430的位置大致相當(dāng)于^^指定為第 一貫通電極448和第二貫通電極 442、 444、 446的第四芯片選通電極440的位置，即第三芯片選通電極430 對(duì)準(zhǔn)于第四芯片選通電才及440 。
在圖9所示的本實(shí)施例中，第四芯片選通電極440的第一貫通電極448 設(shè)置在第四芯片選擇焊墊344的下左部(第一貫通電極448也可形成在第四 芯片選擇焊墊344的其它位置，但無論如何，第四芯片選通電極440的第一 貫通電極448不得設(shè)置在與第一芯片選通電極410的第一貫通電極412、第 二芯片選通電極420的第一貫通電極424或第三芯片選通電極430的第一貫 通電極436相同的位置)。其余的第四芯片選通電極440為第二貫通電極442、 444、 446,并且當(dāng)?shù)谝回炌姌O448形成在第三芯片選擇焊墊334的下左部 時(shí)，第二貫通電極442、 444、 446則被設(shè)置在其上左部、上右部及下右部。
第一貫通電極448電連接到第四芯片選擇焊墊344的導(dǎo)電層，而第二貫 通電極442、 444、 446則與第四芯片選擇焊墊344的導(dǎo)電層電絕緣。為了使 第二貫通電極442、 444、 446與導(dǎo)電層絕緣，對(duì)應(yīng)于第二貫通電極442、 444、 446的開口形成在導(dǎo)電層。然而，也可以其它適當(dāng)方法將第二貫通電極432、 434、 438絕緣，包括在對(duì)應(yīng)于第二貫通電極442、 444、 446的局部i殳置絕緣 層。
圖10為表示圖6至圖9所示的半導(dǎo)芯片堆積成堆疊半導(dǎo)體封裝的平面
圖。圖ii為圖io中沿線段n-n，的截面圖。圖12為圖io中沿線段m-m，
的截面圖。圖13為圖10中沿線段IV-IV，的截面圖。
參照?qǐng)D5和圖11,堆疊半導(dǎo)體封裝500的第一半導(dǎo)體芯片310的第一貫 通電極412電連接到第二半導(dǎo)體芯片320的第二貫通電極422、第三半導(dǎo)體 芯片330的第二貫通電極432及第四半導(dǎo)體芯片340的第二貫通電極442。 因此，當(dāng)?shù)谝恍酒x擇信號(hào)Sl施加給第四半導(dǎo)體芯片340的第二貫通電極 442時(shí)，選擇第一半導(dǎo)體芯片310。
堆疊半導(dǎo)體封裝500的第二半導(dǎo)體芯片320的第 一貫通電極424電連接 到第一半導(dǎo)體芯片310的第二貫通電極414、第三半導(dǎo)體芯片330的第二貫 通電極434及第四半導(dǎo)體芯片340的第二貫通電極444。因此，當(dāng)?shù)诙酒?br> 14選擇信號(hào)S2施加給第四半導(dǎo)體芯片340的第二貫通電極444時(shí)，選擇第一 半導(dǎo)體芯片320。
參照?qǐng)D5和圖12，堆疊半導(dǎo)體封裝500的第三半導(dǎo)體芯片330的第一貫 通電極436電連接到第一半導(dǎo)體芯片310的第二貫通電極416、第三半導(dǎo)體 芯片330的第二貫通電極426及第四半導(dǎo)體芯片340的第二貫通電極446。 因此，當(dāng)?shù)谌酒x擇信號(hào)S3施加給第四半導(dǎo)體芯片340的第二貫通電極 446時(shí)，選擇第三半導(dǎo)體芯片330。
參照?qǐng)D5和圖13，堆疊半導(dǎo)體封裝500的第四半導(dǎo)體芯片340的第一貫 通電極448電連接到第一半導(dǎo)體芯片310的第二貫通電極418、第三半導(dǎo)體 芯片330的第二貫通電極428及第四半導(dǎo)體芯片340的第二貫通電極438。 因此，當(dāng)?shù)谒男酒x擇信號(hào)S4施加給第四半導(dǎo)體芯片340的第二貫通電極 448時(shí)，選擇第四半導(dǎo)體芯片340。
由上述說明即可明了 ，因?yàn)橥ㄟ^形成芯片選擇焊墊在其各自半導(dǎo)體芯片 的相同方位，并變更貫穿芯片選擇焊墊之間的貫通電極的電連接，使其電連 接到特定的半導(dǎo)體芯片，可從多個(gè)半導(dǎo)體芯片中選擇特定的半導(dǎo)體芯片，所 以可以簡(jiǎn)化堆疊半導(dǎo)體封裝的制造工藝，并節(jié)省制造上所需的時(shí)間。
在本發(fā)明中，利用導(dǎo)電層設(shè)置在芯片選擇焊墊與芯片選擇貫通電極上， 即可從多個(gè)半導(dǎo)體芯片中選擇特定的半導(dǎo)體芯片?；蛘?，通過選擇性去除形 成在芯片選通電極與形成為通過半導(dǎo)體芯片的貫通孔之間的絕緣層，也可從 多個(gè)半導(dǎo)體芯片中選擇其中的特定芯片。
換言之，當(dāng)芯片選通電極與導(dǎo)電層彼此電連接時(shí)，絕緣層即被從芯片選 通電極上去除，因而芯片選通電極電連接到導(dǎo)電層。反之，當(dāng)芯片選通電極 與導(dǎo)電層互相電絕緣時(shí)，絕緣層并未從芯片選通電極上去除，因此芯片選通 電極與導(dǎo)電層絕緣。
雖然本發(fā)明的具體實(shí)施例說明如上，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的 是，在不脫離如所附權(quán)利要求的本發(fā)明的范圍與精神下，可對(duì)本發(fā)明的內(nèi)容 做各種修飾、添加及替換。
本申請(qǐng)要求2008年4月25日提交的韓國專利申請(qǐng)10-2008-0038839號(hào) 的優(yōu)先權(quán)，其全部?jī)?nèi)容在此合并作為參考。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括半導(dǎo)體芯片，包括電路單元、數(shù)據(jù)焊墊及芯片選擇焊墊，其中所述各數(shù)據(jù)焊墊和芯片選擇焊墊都電連接到該電路單元；以及至少二個(gè)芯片選通電極，用來接收信號(hào)，該芯片選通電極貫穿該芯片選擇焊墊和該半導(dǎo)體芯片，其中一個(gè)貫通電極為第一貫通電極，其電連接到該半導(dǎo)體芯片的芯片選擇焊墊，而其余的貫通電極為一個(gè)或多個(gè)第二貫通電極，其與該芯片選擇焊墊電絕緣。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述芯片選擇焊墊包括導(dǎo)電 層，其中該導(dǎo)電層電連接到該第一貫通電極，并包括一個(gè)或多個(gè)開口用以絕 緣該一個(gè)或多個(gè)第二貫通電極。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述第一貫通電極和該一個(gè) 或多個(gè)第二貫通電極設(shè)置成矩陣形式。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述芯片選擇焊墊的數(shù)目至 少為兩個(gè)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述芯片選擇焊墊的面積大 于該數(shù)據(jù)焊墊的面積。
6. —種堆疊半導(dǎo)體封裝，包括多個(gè)堆疊半導(dǎo)體芯片，每個(gè)半導(dǎo)體芯片都具有電路單元、數(shù)據(jù)焊墊及芯 片選擇焊墊；以及多個(gè)芯片選通電極，貫穿該芯片選擇焊墊和具有該芯片選擇焊墊的該半 導(dǎo)體芯片，其中該芯片選通電極接收芯片選擇信號(hào)；其中對(duì)應(yīng)于該半導(dǎo)體芯片之一 的該芯片選擇焊墊電連接到該多個(gè)芯片 選通電極之一，用以接收該芯片選擇信號(hào)來選擇所對(duì)應(yīng)的該半導(dǎo)體芯片，并 且與用以接收芯片選擇信號(hào)來選擇其他半導(dǎo)體芯片的其他的芯片選通電極 電絕緣。
7. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中每個(gè)芯片選擇焊墊都包選通電極電連接到該導(dǎo)電層。
8. 根據(jù)權(quán)利要求7所述的堆疊半導(dǎo)體封裝，其中相應(yīng)的一個(gè)所述半導(dǎo)體芯片的各芯片選擇焊墊的導(dǎo)電層包括一個(gè)或多個(gè)開口 ，以將該芯片選擇焊墊 與相應(yīng)的芯片選通電極電絕緣，該相應(yīng)的芯片選通電極用來接收該芯片選擇 信號(hào)而選擇其他的半導(dǎo)體芯片。
9. 根據(jù)權(quán)利要求7所述的堆疊半導(dǎo)體封裝，其中相應(yīng)的一個(gè)所述半導(dǎo)體芯片的各芯片選擇焊墊的導(dǎo)電層包括絕緣構(gòu)件，以將該芯片選"^奪焊墊與相應(yīng) 的芯片選通電極電絕緣，該相應(yīng)的芯片選通電極用來接收該芯片選擇信號(hào)而 選擇其他的半導(dǎo)體芯片。
10. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中所述半導(dǎo)體芯片的芯 片選擇焊墊至少為兩個(gè)。
11. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中所述芯片選通電極設(shè) 置成矩陣形式。
12. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中所述該芯片選通電極 設(shè)置在貫通孔內(nèi)，該貫通孔貫穿該芯片選擇焊墊和具有該芯片選擇焊墊的該 半導(dǎo)體芯片。
13. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中所述芯片選通電極的 數(shù)目等于或大于該堆疊半導(dǎo)體芯片的數(shù)目。
14. 根據(jù)權(quán)利要求6所述的堆疊半導(dǎo)體封裝，其中所述芯片選擇焊墊的 面積大于該數(shù)據(jù)焊墊的面積。
15. —種堆疊半導(dǎo)體封裝，包括多個(gè)堆疊半導(dǎo)體芯片，每個(gè)半導(dǎo)體芯片都具有電路單元、數(shù)據(jù)焊墊及芯片選擇焊墊；其中每個(gè)半導(dǎo)體芯片包括一個(gè)或多個(gè)芯片選通電極，貫穿該芯片選擇焊墊和該半導(dǎo)體芯片的本 體，其中至少 一個(gè)芯片選通電極為電連接到該芯片選擇焊墊的第 一貫通電極，而其余的芯片選通電極為與該芯片選擇焊墊電絕緣的第二貫通電極；其中該堆疊半導(dǎo)體芯片的芯片選通電極互相對(duì)準(zhǔn)，以致任一半導(dǎo)體芯片 的該第一貫通電極對(duì)準(zhǔn)于各其它半導(dǎo)體芯片的任一該第二貫通電極。
16. 根據(jù)權(quán)利要求15所述的堆疊半導(dǎo)體封裝，其中各該芯片選擇焊墊包 括導(dǎo)電層，并且電連接到各芯片選擇焊墊的第 一貫通電極電連接到該導(dǎo)電 層。
17. 根據(jù)權(quán)利要求16所述的堆疊半導(dǎo)體封裝，其中各芯片選擇焊墊的該 導(dǎo)電層包括一個(gè)或多個(gè)開口 ，以將該芯片選擇焊墊與該第二貫通電極電絕緣。
18. 根據(jù)權(quán)利要求16所述的堆疊半導(dǎo)體封裝，其中各芯片選擇焊墊的該 導(dǎo)電層包括絕緣構(gòu)件，用以將該芯片選擇焊墊與該第二貫通電極電絕緣。
19. 根據(jù)權(quán)利要求15所述的堆疊半導(dǎo)體封裝，其中各半導(dǎo)體芯片的該芯片選通電極設(shè)置成矩陣形式，而各半導(dǎo)體芯片的該矩陣形式基本相同并對(duì)準(zhǔn)。
20. 根據(jù)權(quán)利要求15所述的堆疊半導(dǎo)體封裝，其中所述芯片選通電極的 數(shù)目等于或大于該堆疊半導(dǎo)體芯片的數(shù)目。
全文摘要
本發(fā)明提供包括多個(gè)堆疊半導(dǎo)體芯片的堆疊半導(dǎo)體封裝，每個(gè)堆疊半導(dǎo)體芯片都具有電路單元、數(shù)據(jù)焊墊及芯片選擇焊墊。該多個(gè)堆疊半導(dǎo)體芯片還包括多個(gè)芯片選通電極。芯片選通電極貫穿芯片選擇焊墊和半導(dǎo)體芯片，并且芯片選通電極接收芯片選擇信號(hào)。半導(dǎo)體芯片的芯片選擇焊墊電連接到用以接收芯片選擇信號(hào)來選擇半導(dǎo)體芯片的芯片選通電極。芯片選擇焊墊與芯片選通電極電絕緣，以便接收芯片選擇信號(hào)來選擇不同的半導(dǎo)體芯片。
文檔編號(hào)H01L23/48GK101567346SQ20091013452
公開日2009年10月28日 申請(qǐng)日期2009年4月17日 優(yōu)先權(quán)日2008年4月25日
發(fā)明者鄭冠鎬 申請(qǐng)人:海力士半導(dǎo)體有限公司