專利名稱：底柵極薄膜晶體管與主動陣列基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種薄膜晶體管與基板，且特別是有關(guān)于一種底柵極薄膜
晶體管(bottom gate thin film transistor)與主動陣歹ij基板(active array substrate)。
背景技術(shù)：
隨著顯示科技的日益進(jìn)步，人們借著顯示器的輔助可使生活更加便利，為 求顯示器輕、薄的特性，促使平面顯示器(flat panel display, FPD)成為目前 的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display, LCD)具
有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優(yōu)越特性，因此， 液晶顯示器深受消費者歡迎。
液晶顯示器主要是由主動陣列基板、彩色濾光基板與位于兩基板之間的液 晶層所構(gòu)成。主動陣列基板具有主動區(qū)以及外圍電路區(qū)。主動陣列位于主動區(qū) 內(nèi)，而包括多個底柵極薄膜晶體管的驅(qū)動電路則位于外圍電路區(qū)內(nèi)。
一般來說，考慮到高移動率(mobility)、高穩(wěn)定性(stability)以及低成本，驅(qū) 動電路中的底柵極薄膜晶體管的半導(dǎo)體層可用非晶硅來制作。由于薄膜晶體管 的通道電流(Ion)主要與通道寬度與長度的比值成正比 Ion = U*W/L(VG-Vth)VD，
其中U:載子移動率、W:通道寬度L:通道長度、VG:柵極電壓、Vth:臨 界電壓、以及VD:漏極電壓，因此可利用增加通道寬度的方式來提高通道電 流。然而，增加信道寬度往往會對組件布局造成影響。
為了避免影響組件布局， 一般還可以使用配置多對源極與漏極，并透過源 極與漏極交替排列的方式來提高信道寬度與長度的比值。然而，此種方式雖然 可以達(dá)到提高通道電流的目的，但是卻無法有效地將高通道電流所產(chǎn)生的高自
發(fā)熱(self-heating)導(dǎo)出，因而造成組件可靠度(reliability)不佳的問題。

發(fā)明內(nèi)容
4本發(fā)明提供一種底柵極薄膜晶體管，其可以提高組件的散熱能力。 本發(fā)明提供一種主動陣列基板，可以解決由自發(fā)熱所導(dǎo)致的可靠度不佳的 問題。
本發(fā)明提出一種底柵極薄膜晶體管，其包括柵極、柵絕緣層、半導(dǎo)體層、 多個源極與多個漏極。柵絕緣層配置于柵極上。半導(dǎo)體層配置于柵絕緣層上且
位于柵極上方。半導(dǎo)體層與柵極的面積比例約為0.001至0.9。源極彼此電性 連接，而漏極彼此電性連接，且源極與漏極彼此電性絕緣。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的柵極例如為矩形柵 極，而半導(dǎo)體層例如為矩形半導(dǎo)體層。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的矩形柵極例如為正方 形柵極，而半導(dǎo)體層例如為正方形半導(dǎo)體層。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的矩形柵極例如為長方 形柵極，而半導(dǎo)體層例如為長方形半導(dǎo)體層。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的源極與漏極的延伸方 向例如平行于矩形柵極的二個短邊，且源極與漏極分別從矩形柵極的二個長邊 延伸至半導(dǎo)體層上。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的源極與漏極例如是交 替排列于半導(dǎo)體層上。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的矩形柵極的至少一邊 與矩形半導(dǎo)體層的一邊的最短距離例如大于3微米。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的源極與漏極的延伸方 向例如彼此平行，且源極與漏極分別從矩形柵極的二個對邊延伸至半導(dǎo)體層 上。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的源極與漏極例如是交 替排列于半導(dǎo)體層上。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的半導(dǎo)體層例如為非晶硅層。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的半導(dǎo)體層例如為多個 彼此獨立的半導(dǎo)體圖案，且任二個相鄰的半導(dǎo)體圖案之間維持一個間隙。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述之間隙例如約為3微米至100微米。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的柵極例如為矩形柵 極，而半導(dǎo)體層例如為一矩形半導(dǎo)體層。
依照本發(fā)明實施例所述的底柵極薄膜晶體管，上述的矩形柵極的至少一邊
與矩形半導(dǎo)體層的一邊的最短距離例如大于3微米。
本發(fā)明另提出一種主動陣列基板，其包括基板、驅(qū)動電路與主動陣列?；?板具有主動區(qū)以及外圍電路區(qū)。驅(qū)動電路位于基板上并位于外圍電路區(qū)內(nèi)。驅(qū) 動電路包括多個上述的底柵極薄膜晶體管。主動陣列位于基板上并位于主動區(qū) 內(nèi)，與驅(qū)動電路電性連接。
基于上述，本發(fā)明藉由增加?xùn)艠O的面積、減少半導(dǎo)體層的面積或改變半導(dǎo) 體層與柵極的形狀而使半導(dǎo)體層與柵極的面積比例約為0.001至0.9，因此可 以有效地提高散熱率以將因通道電流提高而產(chǎn)生的高自發(fā)熱導(dǎo)出，進(jìn)而提高組 件的可靠度。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所 附圖式作詳細(xì)說明如下。


圖1為依照本發(fā)明實施例所繪示的主動陣列基板的上視示意圖2A為依照本發(fā)明一實施例所繪示的底柵極薄膜晶體管的上視示意圖2B為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意
圖2C為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意
圖3為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意圖； 圖4為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意圖； 圖5為柵極與半導(dǎo)體層之間的距離與標(biāo)準(zhǔn)化通道電流之間的關(guān)系圖； 圖6為半導(dǎo)體圖案之間的間隙與標(biāo)準(zhǔn)化通道電流之間的關(guān)系圖； 圖7為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意圖。 其中附圖標(biāo)記為
100:主動陣列基板102:基板 104:驅(qū)動電路 108:主動區(qū) 110:外圍電路區(qū) 112:像素結(jié)構(gòu) 112a:薄膜晶體管 112b:像素電極 114:掃描線 116:資料線
118、 118'、 118"、底柵極薄膜晶體管
200、 200，、 200":柵極
202、 202，、 202":半導(dǎo)體層 204:源極 206:漏極
L:長度 S:間隙 W:寬度
具體實施例方式
圖1為依照本發(fā)明實施例所繪示的主動陣列基板的上視示意圖。請參照圖
1，主動陣列基板100包括基板102、驅(qū)動電路104與主動陣列。基板100具 有主動區(qū)108以及外圍電路區(qū)110。基板110的材料例如為玻璃、塑料或是其 它合適的材質(zhì)。主動陣列位于基板100上并位于主動區(qū)108內(nèi)，與驅(qū)動電路 104電性連接。主動陣列包括多個像素結(jié)構(gòu)112、與像素結(jié)構(gòu)112電性連接的 多條數(shù)據(jù)線116與多條掃描線114。數(shù)據(jù)線116與掃描線114的材料例如為金 屬。每一個像素結(jié)構(gòu)112電性連接于一條數(shù)據(jù)線116與一條掃描線114，以藉 由數(shù)據(jù)線116與掃描線114而進(jìn)行驅(qū)動。每個像素結(jié)構(gòu)112中主要具有薄膜晶 體管112a與像素電極112b。驅(qū)動電路104位于基板100上并位于外圍電路區(qū) 110內(nèi)。驅(qū)動電路104包括多個底柵極薄膜晶體管118。
為了符合實際需求，底柵極薄膜晶體管118可以具有不同的架構(gòu)。以下將
7對各種底柵極薄膜晶體管做詳細(xì)地介紹。
圖2A為依照本發(fā)明一實施例所繪示的底柵極薄膜晶體管的上視示意圖。
請參照圖2A，底柵極薄膜晶體管118'包括柵極200、柵絕緣層(為了便于說明， 未繪示)、半導(dǎo)體層202、多個源極204與多個漏極206。柵極200的材料例如 為金屬，亦或為具有高熱傳導(dǎo)系數(shù)(thermalconductivity)的材料。表l(a)為非金 屬材料的熱傳導(dǎo)系數(shù)，表l(b)為金屬材料的熱傳導(dǎo)系數(shù)。表l(b)所揭露的材料 可選擇性作為柵極200的材料。 表l(a) _
非金屬材料玻璃非晶娃Si02,x
熱傳導(dǎo)系數(shù)(W/mK)0.811.11.3130
表l(b)
金屬材料TiMoCrNiAlCu
熱傳導(dǎo)系數(shù)(W/mK)1926卯90204386
柵極200例如為矩形柵極。柵絕緣層配置于柵極200上，而柵絕緣層的材 料例如為氧化硅、氮化硅或是其它合適的介電材料。半導(dǎo)體層202配置于柵絕 緣層上且位于柵極200上方，以作為通道層之用，而半導(dǎo)體層202的材料例如 為非晶硅。半導(dǎo)體層202例如為矩形半導(dǎo)體層。半導(dǎo)體層202與柵極200的面 積比例約為0.001至0.9。源極204彼此電性連接，而漏極206彼此電性連接， 且源極204與漏極206彼此電性絕緣。源極204與漏極206的材料例如為金屬。 此外，源極204與漏極206的延伸方向彼此平行，且源極204與漏極206分別 從柵極200的二個對邊延伸至半導(dǎo)體層202上，且交替排列于半導(dǎo)體層202 上，以增加底柵極薄膜晶體管118中通道寬度W與長度L的比值，進(jìn)而提高 通道電流。
詳細(xì)地說，在本實施例中，柵極200例如為正方形柵極，而半導(dǎo)體層202 例如為正方形導(dǎo)體層。此外，采用增加?xùn)艠O200的面積的方式以使半導(dǎo)體層 202與柵極200的面積比例約為0.001至0.9。增加?xùn)艠O200的面積的方式例如 是使柵極200的一邊與半導(dǎo)體層202的一邊的最短距離大于3微米。當(dāng)因通道 電流提高而產(chǎn)生高自發(fā)熱時，由于柵極200的材料為金屬(其具有較高的熱傳 導(dǎo)率)且相對于半導(dǎo)體層202具有較大的面積(半導(dǎo)體層202與柵極200的面積 比例約為0.001至0.9)，因此可以提高散熱率，以有效地將自發(fā)熱導(dǎo)出，進(jìn)而
8提高組件的可靠度。
值得一提的是，在本實施例中，柵極200的一邊與半導(dǎo)體層202的一邊的 最短距離大于3微米，使得半導(dǎo)體層202與柵極200的面積比例可以約為0.001 至0.9。在另一實施例中，也可以是柵極的四邊與半導(dǎo)體層的四邊的最短距離 皆大于3微米(如圖2B所示)，以進(jìn)一步地增加?xùn)艠O的面積(減小半導(dǎo)體層與柵 極的面積比例)。此外，在圖2B中，柵極200'的每一邊與半導(dǎo)體層202的每一 邊的最短距離可以彼此相同或不同。當(dāng)然，在其它實施例中，也可以是柵極二 邊與半導(dǎo)體層的二邊的最短距離皆大于3微米，或是柵極的三邊與半導(dǎo)體層的
三邊的最短距離皆大于3微米，且這些最短距離可以相同或不同。
另外，為了減少柵極200，與源極204(或漏極206)之間所產(chǎn)生的電容耦合， 還可以將源極204或漏極206附近的柵極200'的一部分移除，如圖2C所示。
圖3為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意圖。 請參照圖3，為了使半導(dǎo)體層202，與柵極200的面積比例約為0.001至0.9，在 底柵極薄膜晶體管118"中，半導(dǎo)體層202，為多個彼此獨立的半導(dǎo)體圖案(未標(biāo) 示)，且任二個相鄰的半導(dǎo)體圖案之間維持一個間隙S。間隙S例如約為3微 米至100微米。這些間隙S可以相同或不同。也就是說，在本實施例中，藉由 減少半導(dǎo)體層202'的面積來降低自發(fā)熱，以改善組件的可靠度。
同樣地，為了減少柵極200與源極204(或漏極206)之間所產(chǎn)生的電容耦 合，還可以將源極204或漏極206附近的柵極200的一部分移除，如圖7所示。
值得一提的是，在半導(dǎo)體層202，為多個彼此獨立的半導(dǎo)體圖案的情況下， 也可以利用增加?xùn)艠O面積的方式來進(jìn)一步提高散熱率。在其它實施例中，例如 可以使柵極200的一邊(二邊、三邊或四邊)與半導(dǎo)體層202，的一邊(二邊、三邊 或四邊)的最短距離大于3微米。
在以上各個實施例中，柵極皆為正方形。為了更有效地提高散熱率，柵極 與半導(dǎo)體層也可以皆為長方形。
圖4為依照本發(fā)明另一實施例所繪示的底柵極薄膜晶體管的上視示意圖。 請參照圖4，在本實施例中，柵極200"與半導(dǎo)體層202"皆為長方形。源極204 與漏極206的延伸方向例如平行于柵極200"的二個短邊，且源極204與漏極 206分別從柵極200"的二個長邊延伸至半導(dǎo)體層202"上。此外，在圖4中， 其余組件之間的配置關(guān)系皆與圖2B中的組件的配置關(guān)系相同，即柵極200"的四邊與半導(dǎo)體層202"的四邊的最短距離皆大于3微米，且這些最短距離可
以相同或不同。
當(dāng)然，在柵極200"與半導(dǎo)體層202"皆為長方形的情況下，也可以是柵極 200"的一邊(二邊或三邊)與半導(dǎo)體層202"的一邊(二邊或三邊)的最短距離皆 大于3微米；或是半導(dǎo)體層202"為多個彼此獨立的半導(dǎo)體圖案，且任二個相 鄰的半導(dǎo)體圖案之間維持一個間隙；或是柵極200"的一邊(二邊或三邊)與半導(dǎo) 體層202"的一邊(二邊或三邊)的最短距離皆大于3微米，且半導(dǎo)體層202"為 多個彼此獨立的半導(dǎo)體圖案，且任二個相鄰的半導(dǎo)體圖案之間維持一個間隙。
以下將以圖5與圖6來說明本發(fā)明的功效。
圖5為柵極與半導(dǎo)體層之間的距離與標(biāo)準(zhǔn)化(normalized)通道電流之間的 關(guān)系圖。由圖5可知，與柵極的一邊與半導(dǎo)體層的一邊的最短距離皆大于3 微米的情況相比，當(dāng)柵極的四邊與半導(dǎo)體層的四邊的最短距離皆大于3微米 時，標(biāo)準(zhǔn)化通道電流可以具有較少的偏移。
圖6為半導(dǎo)體圖案之間的間隙與標(biāo)準(zhǔn)化通道電流之間的關(guān)系圖。由圖6 得知，當(dāng)半導(dǎo)體層的面積減少或半導(dǎo)體圖案之間的間隙變大時，標(biāo)準(zhǔn)化通道電 流可以具有較少的偏移。
綜上所述，在本發(fā)明中，藉由增加?xùn)艠O的面積、減少半導(dǎo)體層的面積或改 變半導(dǎo)體層與柵極的形狀而使半導(dǎo)體層與柵極的面積比例約為0.001至0.9， 因此當(dāng)通道電流提高而產(chǎn)生高自發(fā)熱時，可以有效地提高散熱率，以避免因自 發(fā)熱而導(dǎo)致組件的可靠度降低。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，在 不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明 作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的 權(quán)利要求的保護(hù)范圍。
10
權(quán)利要求
1.一種底柵極薄膜晶體管，其特征在于，包括一柵極；一柵絕緣層，配置于該柵極上；一半導(dǎo)體層，配置于該柵絕緣層上且位于該柵極上方，其中該半導(dǎo)體層與該柵極的面積比例為0.001至0.9；多個源極；以及多個漏極，其中該些源極彼此電性連接，而該些漏極彼此電性連接。
2. 如權(quán)利要求1所述的底柵極薄膜晶體管，其特征在于，該柵極為一矩 形柵極，而該半導(dǎo)體層為一矩形半導(dǎo)體層。
3. 如權(quán)利要求2所述的底柵極薄膜晶體管，其特征在于，該些源極與該 些漏極的延伸方向平行于該矩形柵極的二短邊，且該些源極與該些漏極分別從 該矩形柵極的二長邊延伸至該半導(dǎo)體層上，其中該些源極與該些漏極交替排列 于該半導(dǎo)體層上。
4. 如權(quán)利要求2所述的底柵極薄膜晶體管，其特征在于，該矩形柵極的 至少一邊與該矩形半導(dǎo)體層的一邊的最短距離大于3微米。
5. 如權(quán)利要求2所述的底柵極薄膜晶體管，其特征在于，該些源極與該 些漏極的延伸方向彼此平行，且該些源極與該些漏極分別從該矩形柵極的二對 邊延伸至該半導(dǎo)體層上。
6. 如權(quán)利要求5所述的底柵極薄膜晶體管，其特征在于，該些源極與該 些漏極交替排列于該半導(dǎo)體層上。
7. 如權(quán)利要求1所述的底柵極薄膜晶體管，其特征在于，該半導(dǎo)體層包 括一非晶硅層。
8. 如權(quán)利要求1所述的底柵極薄膜晶體管，其特征在于，該半導(dǎo)體層包 括多個彼此獨立的半導(dǎo)體圖案，且任二相鄰的該些半導(dǎo)體圖案之間維持一間 隙，其中該間隙為3微米至100微米，其中該柵極為一矩形柵極，而該半導(dǎo)體 層為一矩形半導(dǎo)體層，其中該矩形柵極的至少一邊與該矩形半導(dǎo)體層的一邊的 最短距離大于3微米。
9. 一種主動陣列基板，其特征在于，包括一基板，具有一主動區(qū)以及一外圍電路區(qū)；一驅(qū)動電路，位于該基板上并位于該外圍電路區(qū)內(nèi)，該驅(qū)動電路包括多個如權(quán)利要求1 8中任一項所述的底柵極薄膜晶體管；以及一主動陣列'，位于該基板上并位于該主動區(qū)內(nèi)，與該驅(qū)動電路電性連接。
全文摘要
本發(fā)明公開了一種底柵極薄膜晶體管與主動陣列基板。底柵極薄膜晶體管包括柵極、柵絕緣層、半導(dǎo)體層、多個源極與多個漏極。柵絕緣層配置于柵極上。半導(dǎo)體層配置于柵絕緣層上且位于柵極上方。半導(dǎo)體層與柵極的面積比例約為0.001至0.9。源極彼此電性連接，而漏極彼此電性連接，且源極與漏極彼此電性絕緣。
文檔編號H01L29/66GK101552294SQ20091013594
公開日2009年10月7日 申請日期2009年5月5日 優(yōu)先權(quán)日2009年5月5日
發(fā)明者劉圣超, 沈光仁, 陳俊雄, 陳培銘, 魏全生, 黃偉明, 黃章佑 申請人:友達(dá)光電股份有限公司