專利名稱：半導(dǎo)體器件的阱區(qū)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)， 尤其關(guān)于發(fā)送體偏置電壓到MOSFET的領(lǐng)域。本發(fā)明部分揭露用于 在表面阱區(qū)發(fā)送體偏置電壓給MOSFET的對角深阱區(qū)。
背景技術(shù)：
具有形成于半導(dǎo)體基板上的MOSFET的半導(dǎo)體器件的物理布局 圖的產(chǎn)生是一項挑戰(zhàn)性的任務(wù)。在創(chuàng)造該物理布局圖中消耗了大量的 時間與資源。然而，如果新物理布局圖使用現(xiàn)有物理布局圖的實質(zhì)部 分，資源的消耗可最小化，例如，如果根據(jù)新物理設(shè)計的需要利用與 改良具有沒有體偏置的MOSFET的現(xiàn)有物理布局圖，具有體偏置的 MOSFET的新物理布局圖可以較少的費用來實現(xiàn)。不幸的是，改良現(xiàn) 有物理布局圖的工藝典型地要求形成一額外的體偏置電壓發(fā)送層于半 導(dǎo)體器件的表面上，既然現(xiàn)有物理布局圖使用絕大部分(如果不是全 部)可利用的表面面積，這會產(chǎn)生嚴(yán)重的問題。

發(fā)明內(nèi)容
本發(fā)明提供對角深阱區(qū)以用于在表面阱區(qū)里發(fā)送體偏置電壓給金 屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。
根據(jù)本發(fā)明一個方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件 中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導(dǎo)性的次表面網(wǎng)狀結(jié)構(gòu)，其中所述次表面網(wǎng)狀結(jié)構(gòu)相對于所述表面阱的取向?qū)堑厝?br> 向；將所述次表面網(wǎng)狀結(jié)構(gòu)與所述表面阱電耦合，以生成傳導(dǎo)路徑； 以及將所述體偏置電壓施加到所述次表面網(wǎng)狀結(jié)構(gòu)。
根據(jù)本發(fā)明另一方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件 中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件 的表面之下和所述表面阱之下，形成多個平行的具有所述第一傳導(dǎo)性 的次表面區(qū)，其中每一平行的次表面區(qū)相對于所述表面阱的取向?qū)?地取向；將所述平行的次表面區(qū)與所述表面阱電耦合，以生成傳導(dǎo)路 徑；以及將所述體偏置電壓施加到所述平行的次表面區(qū)中的至少一個。
根據(jù)本發(fā)明另一方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件 中的第一傳導(dǎo)性的第一表面阱的方法，所述方法包括在所述半導(dǎo)體 器件的表面之下、在所述第一表面阱之下、以及在第二傳導(dǎo)性的第二 表面阱之下，形成具有所述第一傳導(dǎo)性的次表面區(qū)，其中所述次表面 區(qū)相對于所述表面阱的取向?qū)堑厝∠蚨粚⑺龅诙砻孚甯綦x； 將所述次表面區(qū)與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述 體偏置電壓施加到所述次表面區(qū)。
根據(jù)本發(fā)明另 一方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件 中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導(dǎo)性的次表面層； 在所述次表面層中形成間隙區(qū)，其中所述間隙區(qū)相對于所述表面阱的 取向?qū)堑厝∠?；將所述次表面層與所述表面阱電耦合，以生成傳導(dǎo) 路徑；以及將所述體偏置電壓施加到所述次表面層。
根據(jù)本發(fā)明另一方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件 中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導(dǎo)性的次表面層； 在所述次表面層中形成對角線取向的間隙區(qū)，其中所述對角線取向的 間隙區(qū)相對于所述表面阱的取向?qū)堑厝∠颍粚⑺龃伪砻鎸优c所述 表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述 次表面層。根據(jù)本發(fā)明另一方面，提供一種將體偏置電壓發(fā)送到半導(dǎo)體器件
中的第一傳導(dǎo)性的第一表面阱的方法，所述方法包括在所述半導(dǎo)體 器件的表面之下、在所述第一表面阱之下、以及在第二傳導(dǎo)性的第二 表面阱之下，形成具有所述第一傳導(dǎo)性的次表面層；在所述次表面層 中形成間隙區(qū)，其中所述間隙區(qū)相對于所述第 一 表面阱的取向?qū)堑?取向而不隔離所述第二表面阱；將所述次表面層與所述表面阱電耦合， 以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面層。


為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有 關(guān)本發(fā)明的詳細(xì)說明與附圖，然而所附圖式僅提供參考與說明用，并 非用來對本發(fā)明加以限制。
圖l為本發(fā)明一實施例的形成在N阱上的pFET的俯視圖，其繪 示pFET具有施加于其本體B端子的體偏置電壓Vnw;
圖2繪示本發(fā)明一實施例相對定位一N阱與一對角深N阱區(qū)于一 半導(dǎo)體器件表面之下；
圖3A為本發(fā)明實施例的多個N阱與一對角深N阱(DDNW)區(qū)
的俯碎見圖3B是本發(fā)明一實施例的圖3A沿箭頭399的側(cè)視圖； 圖4是本發(fā)明一實施例的多個N阱與形成網(wǎng)狀構(gòu)造的多個對角深 N阱(DDNW)區(qū)的俯浮見圖5繪示本發(fā)明一實施例具有多個N阱與多個對角深N阱 (DDNW)區(qū)形成網(wǎng)狀構(gòu)造的物理布局圖。
具體實施例方式
將對本發(fā)明的較佳實施例詳細(xì)使用標(biāo)號，其例子如下附附圖所示， 雖然本發(fā)明通過這些實施例進(jìn)行描述，但是，可以理解的是，這些實 施例不是用于限制本發(fā)明于這些實施例，相反，本發(fā)明可涵蓋使用了 本發(fā)明的構(gòu)思且落入后附權(quán)利要求界定的本發(fā)明范圍內(nèi)的選擇性的、變更的、與等同的實施例。而且，本發(fā)明下述詳細(xì)描述中，很多特定 細(xì)節(jié)的描述是為了徹底理解本發(fā)明，然而，本領(lǐng)域普通技術(shù)人員可意 識到本發(fā)明沒有這些特定的細(xì)節(jié)也可實施。
盡管本發(fā)明的下面描述將會集中在發(fā)送體偏置電壓給pFET(或P 型MOSFET)，其在使用P型基板與N阱工藝時經(jīng)由一N型摻雜的 傳導(dǎo)次表面區(qū)設(shè)置在表面N阱上，本發(fā)明一樣可應(yīng)用于發(fā)送體偏置電 壓給nFET (或N型MOSFET)，其在使用N型基板與P阱工藝時 經(jīng)由一P型摻雜的傳導(dǎo)次表面區(qū)設(shè)置在表面P阱上。
圖l為本發(fā)明一實施例在使用P型基板與N阱工藝時設(shè)置在N阱 10里的pFET 50 (或P型MOSFET )的俯視圖，該pFET 50具有施 加于其本體B端子的體偏置電壓Vnw。如圖1所示，該pFET 50具 有柵極G、漏極D ( P型摻雜)、源極S ( P型摻雜)及本體B端子。 特別是，該本體B端子與N阱IO耦合。該N阱具有N型摻雜。摻雜 有N型摻雜劑的半導(dǎo)體器件區(qū)具有一種傳導(dǎo)性，而摻雜有P型摻雜劑 的半導(dǎo)體器件區(qū)具有另一種傳導(dǎo)性。典型的是，在不同的半導(dǎo)體器件
區(qū)使用不同的摻雜劑濃度。
該pFET50體偏置以影響其性能。在沒有體偏置時，源極S與本 體B端子耦合在一起，而具有體偏置時，源極S與本體B端子沒耦合 在一起。如果具有電力調(diào)節(jié)pFET50的門檻電壓水平，體偏置能控制 pFET 50的源極S與本體B端子之間的勢差。
在體偏置的情況下，本體B端子接收體偏置電壓Vnw。如上所述， 本體B端子與N阱10連接，這樣，體偏置電壓Vnw施加到N阱10 上。
改良現(xiàn)有的物理布局圖，勝于產(chǎn)生全新的半導(dǎo)體器件物理布局圖 以支持具有體偏置電壓Vnw的pFET50，特別是，可通過使用一對角 深N阱區(qū)來發(fā)送體偏置電壓Vnw到N阱10而來改良現(xiàn)有的物理布局 圖，該對角深N阱可作為在N阱下面的傳導(dǎo)次表面阱層，這可避免需 要在沒有很多自由表面積供額外發(fā)送的半導(dǎo)體器件表面上設(shè)置另一表 面發(fā)送層。特別是，與表面金屬層成對比，該體偏置電壓Vnw經(jīng)由一個或多 個對角深N阱區(qū)(其為傳導(dǎo)次表面阱層)發(fā)送到N阱。這種方式的優(yōu) 點是，典型的在半導(dǎo)體器件的濃密充滿的表面積上沒有空間供額外的 金屬發(fā)送層的時候，由于穿過阱的發(fā)送信號通常被阱的低錄放幅頻響 應(yīng)與潛在高電阻所阻礙的事實，在半導(dǎo)體器件表面下的面積經(jīng)常未充 分使用。在本發(fā)明，勝于傳輸信號，對角深N阱區(qū)用于保持與配送體 偏置電壓Vnw。
圖2繪示本發(fā)明一實施例相對定位一 N阱10 (也稱為表面N阱) 與一對角深N阱區(qū)20于一半導(dǎo)體器件表面70的下面。該N阱10形 成于半導(dǎo)體器件表面70的下面且具有N型摻雜，該對角深N阱區(qū)20 形成于N阱10的下面，這樣，對角深N阱區(qū)20與N阱IO共享一次 表面?zhèn)鲗?dǎo)邊界25，其允許對角深N阱區(qū)20具有類似于一傳導(dǎo)次表面 發(fā)送層的功能以發(fā)送體偏置電壓Vnw到N阱，即，對角深N阱區(qū)20 沿次表面?zhèn)鲗?dǎo)邊界25接觸N阱。而且，對角深N阱區(qū)20埋在半導(dǎo)體 器件表面70的下面。該對角深N阱區(qū)20具有N型摻雜。可以理解的 是，如果使用N型基板與P阱工藝，將利用P型摻雜的對角深阱具有 象一傳導(dǎo)次表面發(fā)送層的功能以發(fā)送體偏置電壓到表面P阱。
該次表面?zhèn)鲗?dǎo)邊界25的規(guī)格與尺寸決定了 N阱10與對角深N阱 區(qū)20的傳導(dǎo)路徑的電阻，當(dāng)次表面?zhèn)鲗?dǎo)邊界25的尺寸增加，N阱IO 與對角深N阱區(qū)20的次表面?zhèn)鲗?dǎo)路徑的電阻降低以形成一低電阻傳 導(dǎo)路徑。
如圖3A所示，其為本發(fā)明一實施例的多個N阱(如N阱1與N 阱2)與一對角深N阱(DDNW)區(qū)310的俯^L圖。勝于為一連續(xù)平 面層，該DDNW區(qū)310為一圖案化層。如圖3A所示，該對角深N阱 區(qū)310為一條狀，且位于半導(dǎo)體器件的N阱1與N阱2下方。該對角 深N阱區(qū)310、 N阱l與N阱2具有N型摻雜。而且，該對角深N阱 區(qū)310的方位相對于該N阱1與N阱2在其對角線上或傾斜的。在一 實施例中，該對角深N阱區(qū)310與N阱(如N阱l或N阱2)形成一 個大約45度角?？梢岳斫獾氖牵搶巧頝阱區(qū)310可具有其它配置，且多個對 角深N阱區(qū)可圖案化成不同的排列。例如，另外的對角深N阱區(qū)可定 位與該對角深N阱區(qū)310平行且在間隔遠(yuǎn)離該對角深N阱區(qū)310的位 置上。通過轉(zhuǎn)動對角深N阱區(qū)310的方位大約90度，也可形成該對 角深N阱區(qū)310的轉(zhuǎn)動版，而且該對角深N阱區(qū)310與其轉(zhuǎn)動版可排 列成X圖案(或十字形圖案)于N阱1與N阱2之下。
該對角深N阱區(qū)310發(fā)送體偏置電壓Vnw到N阱1與N阱2， 因此該pFET370可被體偏置。這樣，用于該體偏置電壓Vnw的端子 可形成于有自由表面積的地方，例如在N阱1、 N阱2或?qū)巧頝阱 區(qū)310之上。另外，通過防止形成nFET 380于其上的P型區(qū)或P阱 區(qū)385的隔離，對角深N阱區(qū)31(M吏nFET ( N型MOSFET) 380能 以任何方式被體偏置。這樣，該對角深N阱區(qū)310允許在P阱區(qū)385 與形成于對角深N阱區(qū)310之下的次表面層之間形成傳導(dǎo)路徑。而且， 該對角深N阱區(qū)310的位置與尺寸基于該N阱與P型區(qū)或P阱的分 布狀態(tài)，目標(biāo)是提供低電阻傳導(dǎo)路徑。然而，該對角深N阱區(qū)310的 規(guī)格與尺寸應(yīng)避免將P型區(qū)或P阱與形成于對角深N阱區(qū)310之下的 次表面層隔離。
圖3B是本發(fā)明一實施例的圖3A沿箭頭399的側(cè)視圖，如圖3B 所示，在N阱1與該對角深N阱區(qū)310之間形成第一次表面?zhèn)鲗?dǎo)邊界 396,而且，于N阱2與該對角深N阱區(qū)310之間形成第二次表面?zhèn)?導(dǎo)邊界397。該體偏置電壓Vnw經(jīng)由該第一與第二表面?zhèn)鲗?dǎo)邊界396、 397發(fā)送到N阱l與N阱2。
圖4是本發(fā)明一實施例的多個N阱(如N阱I與N阱2)與形成 網(wǎng)狀構(gòu)造的多個對角深N阱(DDNW)區(qū)的俯視圖。于此，對角深N 阱區(qū)410A、 410B與對角深N阱區(qū)412A、 412B、 412C直交，因此， 對角深N阱區(qū)410A、 410B、 412A、 412B、 412C形成次表面網(wǎng)狀構(gòu) 造以發(fā)送體偏置電壓Vnw到N阱1與N阱2，這樣，該pFET470可 被體偏置。
相對于N阱1與N阱2的方位，網(wǎng)狀構(gòu)造4卯處于對角線上，在一實施例中，該網(wǎng)狀構(gòu)造490相對于N阱(如N阱1與N阱2)轉(zhuǎn)動 大約45度。每一對角深N阱區(qū)412A、 412B、 412C、 410A、 410B呈 條狀，具有N型摻雜，且位于半導(dǎo)體器件的N阱1與N阱2之下。可 以理解的是，網(wǎng)狀構(gòu)造4卯也可具有其它配置，例如，相鄰對角深N 阱區(qū)之間的間隙440A、 440B可在尺寸上進(jìn)行變化，而且對角深N阱 區(qū)與間隙面積430的比例可以變化。
另外，通過防止形成nFET 480于其上的P型區(qū)或P阱區(qū)485的 隔離，網(wǎng)狀構(gòu)造490使nFET (N型MOSFET) 480能以任何方式被 體偏置。在對角深N阱區(qū)之間的區(qū)495防止P阱區(qū)485的隔離，使P 阱區(qū)485與形成于對角深N阱區(qū)412A、 412B、 412C、 410A、 410B 之下的次表面層之間能形成一傳導(dǎo)路徑。在一實施例中，該網(wǎng)狀構(gòu)造 的面積可在對角深N阱區(qū)與間隙面積430之間;故等分。
如上所述，用于該體偏置電壓Vnw的端子可形成于有自由空間的 地方，例如在N阱1、 N阱2或?qū)巧頝阱區(qū)412A、 412B、 412C、 410A、 410B之上。而且，該網(wǎng)狀構(gòu)造490的位置與尺寸基于該N阱 與P型區(qū)或P阱的分布狀態(tài)，目標(biāo)是提供低電阻傳導(dǎo)路徑。
然而，該網(wǎng)狀構(gòu)造4卯的尺寸應(yīng)避免將P型區(qū)或P阱485與形成 于對角深N阱區(qū)之下的次表面層隔離。而且間隙面積430的尺寸設(shè)置 可提供在P型區(qū)或P阱485與形成于對角深N阱區(qū)之下的次表面層之 間的低電阻傳導(dǎo)路徑，間隙面積430越大，傳導(dǎo)路徑的電阻越小。另 外，徑向擴(kuò)散與徑向損耗能進(jìn)一步減小間隙面積430，潛在地掐掉該 在P型區(qū)或P阱485與形成于對角深N阱區(qū)之下的次表面層之間的傳 導(dǎo)路徑。作為對這種情況的解決方案，在相鄰對角深N阱區(qū)之間的間 隙440A、 440B做得足夠?qū)捯员苊馄粼撛赑型區(qū)或P阱485與形成 于對角深N阱區(qū)之下的次表面層之間的傳導(dǎo)路徑。然而，隨著對角深 N阱區(qū)的數(shù)量與尺寸的提升，由于在N阱區(qū)與對角深N阱區(qū)之間有更 大與更多次表面?zhèn)鲗?dǎo)邊界，發(fā)送體偏置電壓Vnw的傳導(dǎo)路徑的電阻降 低。因此，在每種i殳計情形，在間隙面積430與對角深N阱區(qū)之間存 在一種平衡。圖5繪示本發(fā)明一實施例具有多個N阱與形成網(wǎng)狀構(gòu)造的多個對 角深N阱(DDNW)區(qū)510的物理布局圖。如上所述，該多個對角深 N阱(DDNW)區(qū)510形成次表面網(wǎng)狀構(gòu)造，其可發(fā)送體偏置電壓Vnw 到N阱570，且沒有將P型區(qū)或P阱580與形成于對角深N阱區(qū)510 之下的次表面層隔離。
以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的 技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改 變和變形都應(yīng)屬于本發(fā)明的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下和所述表面阱之下，形成具有所述第一傳導(dǎo)性的次表面網(wǎng)狀結(jié)構(gòu)，其中所述次表面網(wǎng)狀結(jié)構(gòu)相對于所述表面阱的取向?qū)堑厝∠?；將所述次表面網(wǎng)狀結(jié)構(gòu)與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面網(wǎng)狀結(jié)構(gòu)。
2. 如權(quán)利要求1所述的方法，其中所述次表面網(wǎng)狀結(jié)構(gòu)具有N 型摻雜。
3. 如權(quán)利要求2所述的方法，其中所述表面阱具有N型摻雜。
4. 如權(quán)利要求3所述的方法，其中每一表面阱包括P型金屬氧 化物半導(dǎo)體場效應(yīng)晶體管。
5. 如權(quán)利要求1所述的方法，其中所述次表面網(wǎng)狀結(jié)構(gòu)具有P 型摻雜。
6. 如權(quán)利要求5所述的方法，其中該表面阱具有P型摻雜。
7. 如權(quán)利要求6所述的方法，其中每一表面阱包括N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
8. —種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第 一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下和所述表面阱之下，形成多個平行 的具有所述第一傳導(dǎo)性的次表面區(qū)，其中每一平行的次表面區(qū)相對于 所述表面阱的取向?qū)堑厝∠?；將所述平行的次表面區(qū)與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述平行的次表面區(qū)中的至少一個。
9. 如權(quán)利要求8所述的方法，其中每一平行的次表面區(qū)具有N型摻雜。
10. 如權(quán)利要求9所述的方法，其中所述表面阱具有N型摻雜。
11. 如權(quán)利要求10所述的方法，其中每一表面阱包括P型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
12. 如權(quán)利要求8所述的方法，其中每一平行的次表面區(qū)具有P 型摻雜。
13. 如權(quán)利要求12所述的方法，其中該表面阱具有P型摻雜。
14. 如權(quán)利要求13所述的方法，其中每一表面阱包括N型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
15. —種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第一傳導(dǎo)性的第一 表面阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下、在所述第一表面阱之下、以及在 第二傳導(dǎo)性的第二表面阱之下，形成具有所述第一傳導(dǎo)性的次表面區(qū)， 其中所述次表面區(qū)相對于所述表面阱的取向?qū)堑厝∠蚨粚⑺龅?二表面阱隔離；將所述次表面區(qū)與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及 將所述體偏置電壓施加到所述次表面區(qū)。
16. 如權(quán)利要求15所述的方法，其中所述次表面區(qū)具有N型摻雜。
17. 如權(quán)利要求16所述的方法，其中所述第一表面阱具有N型摻 雜，以及其中所述第二表面阱具有P型摻雜。
18. 如權(quán)利要求17所述的方法，其中每一第一表面阱包括P型 金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
19. 如權(quán)利要求15所述的方法，其中所述次表面區(qū)具有P型摻雜。
20. 如權(quán)利要求19所述的方法，其中所述第一表面阱具有P型 摻雜，其中所述第二表面阱具有N型摻雜，以及其中每一第一表面阱 包括N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
21. —種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第一傳導(dǎo)性的表面 阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下和所述表面阱之下，形成具有所述 第一傳導(dǎo)性的次表面層；在所述次表面層中形成間隙區(qū)，其中所述間隙區(qū)相對于所述表面 阱的取向?qū)堑厝∠?；將所述次表面層與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面層。
22. 如權(quán)利要求21所述的方法，其中所述次表面層具有N型摻雜。
23. 如權(quán)利要求22所述的方法，其中所述表面阱具有N型摻雜。
24. 如權(quán)利要求23所述的方法，其中每一表面阱包括P型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
25. 如權(quán)利要求21所述的方法，其中所述次表面層具有P型摻雜。
26. 如權(quán)利要求25所述的方法，其中該表面阱具有P型摻雜。
27. 如權(quán)利要求26所述的方法，其中每一表面阱包括N型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
28. —種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第一傳導(dǎo)性的表面 阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下和所述表面阱之下，形成具有所述 第一傳導(dǎo)性的次表面層；在所述次表面層中形成對角線取向的間隙區(qū)，其中所述對角線取 向的間隙區(qū)相對于所述表面阱的取向?qū)堑厝∠?；將所述次表面層與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面層。
29. 如權(quán)利要求28所述的方法，其中所述次表面層具有N型摻雜。
30. 如權(quán)利要求29所述的方法，其中所述表面阱具有N型摻雜。
31. 如權(quán)利要求30所述的方法，其中每一表面阱包括P型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
32. 如權(quán)利要求28所述的方法，其中所述次表面層具有P型摻雜。
33. 如權(quán)利要求32所述的方法，其中該表面阱具有P型摻雜。
34. 如權(quán)利要求33所述的方法，其中每一表面阱包括N型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管。
35. —種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第 一傳導(dǎo)性的第一 表面阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下、在所述第一表面阱之下、以及在 第二傳導(dǎo)性的第二表面阱之下，形成具有所述第一傳導(dǎo)性的次表面層；在所述次表面層中形成間隙區(qū)，其中所述間隙區(qū)相對于所述第一 表面阱的取向?qū)堑厝∠蚨桓綦x所述第二表面阱；將所述次表面層與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面層。
36. 如權(quán)利要求35所述的方法，其中所述次表面層具有N型摻雜。
37. 如權(quán)利要求36所述的方法，其中所述第 一表面阱具有N型摻 雜，以及其中所述第二表面阱具有P型摻雜。
38. 如權(quán)利要求37所述的方法，其中每一第一表面阱包括P型 金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
39. 如權(quán)利要求35所述的方法，其中所述次表面層具有P型摻雜。
40. 如權(quán)利要求39所述的方法，其中所述第一表面阱具有P型 摻雜，其中所述第二表面阱具有N型摻雜，以及其中每一第一表面阱 包括N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
全文摘要
本發(fā)明涉及半導(dǎo)體器件的阱區(qū)。本發(fā)明提供對角深阱區(qū)以用于在表面阱區(qū)里發(fā)送體偏置電壓給金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。具體的，本發(fā)明提供了一種將體偏置電壓發(fā)送到半導(dǎo)體器件中的第一傳導(dǎo)性的表面阱的方法，所述方法包括在所述半導(dǎo)體器件的表面之下和所述表面阱之下，形成具有所述第一傳導(dǎo)性的次表面網(wǎng)狀結(jié)構(gòu)，其中所述次表面網(wǎng)狀結(jié)構(gòu)相對于所述表面阱的取向?qū)堑厝∠?；將所述次表面網(wǎng)狀結(jié)構(gòu)與所述表面阱電耦合，以生成傳導(dǎo)路徑；以及將所述體偏置電壓施加到所述次表面網(wǎng)狀結(jié)構(gòu)。
文檔編號H01L27/02GK101604663SQ200910140938
公開日2009年12月16日 申請日期2003年12月29日 優(yōu)先權(quán)日2002年12月31日
發(fā)明者詹姆斯·B·伯爾, 邁克·飛爾汗 申請人:全美達(dá)股份有限公司