專利名稱：制造非易失性存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本公開(kāi)內(nèi)容涉及制造半導(dǎo)體器件的方法，更具體涉及制造非易失性存 儲(chǔ)器件的方法。
背景技術(shù)：
即使當(dāng)電源中斷時(shí)非易失性存儲(chǔ)器件也能夠保持?jǐn)?shù)據(jù)。通常，非易失 性存儲(chǔ)器件包括柵極圖案，各柵極圖案均具有隧道隔離層、浮置柵電極、 電荷阻擋層和控制柵電極。非易失性存儲(chǔ)器件通過(guò)使浮置柵電極充電/放 電M儲(chǔ)數(shù)據(jù)。以下將參考附圖描述通常非易失性存儲(chǔ)器件的結(jié)構(gòu)及其問(wèn) 題。
圖l是通常浮置桶f極型非易失性存儲(chǔ)器件的布置圖。
參考圖1，在場(chǎng)區(qū)102中形成的線形隔離層限定有源區(qū)101。在襯底上 在第一方向A-A，上"&置位線，在與第一方向A-A，交叉的第二方向B-B，上 設(shè)置字線。在第一方向A-A，上在有源區(qū)101的某一部分中形成隧道隔離層 和浮置柵電極，在第二方向B-B，上形成控制柵電極。
圖2A 5B說(shuō)明一種制造通常的浮置柵極型非易失性存儲(chǔ)器的方法。 圖2A、 3A、 4A和5A是沿著圖1的方向A-A，截取的截面圖，圖2B、 3B、 4B和5B是沿著圖1的方向B-B，截取的截面圖。
參考圖2A和2B，在襯底200上形成隨道隔離層210。隧道隔離層210 才艮據(jù)電荷隧穿而用作能量勢(shì)壘層，并由氧化物形成b
在隧道隔離層210上形成用于浮置柵電極的導(dǎo)電層220。電荷注入浮 置柵電極或從浮置柵電極排出。浮置柵電極由多晶硅形成。在用于浮置柵 電極的導(dǎo)電層220上形成硬掩模層230。硬掩模層230由氮化物形成。
6在硬掩模層230上形成在第一方向上延伸的器件隔離掩模圖案240， 并且通過(guò)使用器件隔離^^模圖案240作為蝕刻阻擋來(lái)蝕刻硬掩模層230、 用于浮置柵電極的導(dǎo)電層220、隧道隔離層210和襯底200至一定厚度， 從而形成隔離溝槽。
參考圖3A和3B，通過(guò)在隔離溝槽中掩埋氧化物層形成隔離層250。 因此，限定有源區(qū)和場(chǎng)區(qū)，并且在有源區(qū)中形成用于線型浮置柵電極的導(dǎo) 電圖案220A。附圖標(biāo)記200A、 210A和230A分別表示蝕刻后的襯底、蝕 刻后的隧道隔離層以及蝕刻后的硬掩模。
蝕刻隔離層250至一定厚度以調(diào)節(jié)其有效場(chǎng)氧化物高度(EFH )。有效 場(chǎng)氧化物高度表示從有源區(qū)中襯底200的表面至隔離層250的表面的高度 (Wl )。調(diào)節(jié)的有效場(chǎng)氧化物高度增加了浮置柵電極接觸將在后續(xù)工藝中 形成的電荷阻擋層的面積，并因此可提高非易失性存儲(chǔ)器件的耦合比率。
參考圖4A和4B，移除硬掩模圖案230A以暴露用于浮置柵電極的導(dǎo) 電圖案220A的表面，并且在所得結(jié)構(gòu)上形成電荷阻擋層260。電荷阻擋層 260防止電荷傳輸通過(guò)浮置柵電極和向上移動(dòng)。電荷阻擋層260包括其中 堆疊氧化物層、氮化物層和氧化物層的ONO層。
參考圖5A和5B,在其中形成電荷阻擋層260 (圖4A和4B)的所得 結(jié)構(gòu)上形成用于所述控制柵電極的導(dǎo)電層。在用于所述控制柵電極的導(dǎo)電 層上限定的控制柵電極區(qū)域拔暴露，形成在第二方向上延伸的控制柵極掩 模圖案(未顯示)。 使用所述控制^(hfei^模圖案作為蝕刻阻擋，來(lái)蝕刻用于控制柵電極的 導(dǎo)電層、電荷阻擋層和用于浮置柵電極的導(dǎo)電圖案220A,以由此形成包括 隧道介電圖案210A、浮置柵電極220B、電荷阻擋層260A和控制柵電極 270的柵極圖案。
在柵極圖案形成期間，隧道介電圖案210A可受到損傷。這可劣化非 易失性存儲(chǔ)器件的數(shù)據(jù)保持特性和循環(huán)特性，以下將對(duì)此進(jìn)行更詳細(xì)的描 述。
根據(jù)制造非易失性存儲(chǔ)器件的通常方法，在具有隧道隔離層210的所 得結(jié)構(gòu)上形成的用于浮置柵電極的導(dǎo)電層220首先蝕刻成線型。在^(h極圖 案形成期間，對(duì)導(dǎo)電層220進(jìn)行二次蝕刻以形成島形浮置柵電極。因此， 在蝕刻用于控制柵電極的導(dǎo)電層270、電荷阻擋層260和用于浮置柵電極的導(dǎo)電層220以形成桶f極圖案的工藝期間，隧道隔離層210可受到損傷。
同時(shí)，已經(jīng)提出制造凹陷浮置柵電極，以避免存儲(chǔ)器件由于集成密度 改善而導(dǎo)致其溝道長(zhǎng)度減小所引起劣化。
然而，當(dāng)形成這種凹陷浮置柵電極時(shí)，僅僅其溝道長(zhǎng)度增加而其高度 保持相同，因此耦合比率降低。因而存儲(chǔ)器件特性劣化。

發(fā)明內(nèi)容
根據(jù)一個(gè)或多個(gè)實(shí)施方案，提供一種制造非易失性存儲(chǔ)器件的方法， 所述方法包括在襯底上形成第一硬掩模層；蝕刻第一^^4^模層和襯底以 形成在第一方向上彼此平行延伸的多個(gè)隔離溝槽；在隔離溝槽中掩埋絕緣 層以形成隔離層；在其中形成隔離層的所得結(jié)構(gòu)上形成多個(gè)浮置柵^U^模 圖案，所述浮置柵^L掩模圖案在與第一方向交叉的第二方向上彼此平行延 伸；通過(guò)使用浮置柵極掩模圖案作為蝕刻阻擋來(lái)蝕刻第 一硬掩模層以形成 多個(gè)島形浮置柵電極溝槽；和在浮置柵電極溝槽中掩埋導(dǎo)電層以形成多個(gè) 島形浮置柵電極。
根據(jù)一個(gè)或多個(gè)實(shí)施方案，提供一種制造非易失性存儲(chǔ)器件的方法， 所述方法包括在襯底上形成第三硬掩模層；在第三硬掩模層上形成第四 硬掩模層，第四硬掩模層比第三硬掩模層具有更高的蝕刻選擇性；蝕刻第 四硬掩模層、第三硬掩模層和襯底以形成在第一方向上彼此平行延伸的多 個(gè)隔離溝槽；在隔離溝槽中掩埋絕緣層以形成隔離層；在其中形成隔離層 的所得結(jié)構(gòu)上形成多個(gè)浮置柵極掩模圖案，所述浮置柵^U^模圖案在與第 一方向交叉的第二方向上彼此平行延伸；通過(guò)使用浮置柵極掩模圖案作為 蝕刻阻擋來(lái)蝕刻第四硬掩模層和第三硬掩模，以形成多個(gè)島形浮置柵電極 溝槽；和在浮置柵電極溝槽中掩埋導(dǎo)電層以形成多個(gè)島形浮置柵電極。
根據(jù)一個(gè)或多個(gè)實(shí)施方案，提供一種制造具有凹陷浮置柵電極的非易 失性存儲(chǔ)器件的方法，所述方法包括在襯底上形成硬4^模層；在硬掩模 層上形成多個(gè)浮置初^M^模圖案；通過(guò)4吏用浮置相f^i^模圖案作為蝕刻阻 擋來(lái)蝕刻硬掩模層以形成多個(gè)浮置柵電極溝槽；使浮置柵電極溝槽的底部 凹陷一定深度；在其中形成凹陷浮置柵電極溝槽的所得結(jié)構(gòu)上形成用于浮 置柵電極的導(dǎo)電層；和平坦化所述用于浮置柵電極的導(dǎo)電層直至暴M掩 模層。
8


圖l是典型浮置初f極型非易失性存儲(chǔ)器件的布局圖。
圖2A ~ 5B說(shuō)明一種制造典型浮置柵極型非易失性存儲(chǔ)器的方法。
圖6是根據(jù)一個(gè)實(shí)施方案的浮置柵極型非易失性存儲(chǔ)器件的布局圖。
圖7A~9C說(shuō)明根據(jù)一個(gè)實(shí)施方案的制造浮置柵極型非易失性存儲(chǔ)器 件的方法。
圖10A~17C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方法。
圖18A~24C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方法。
圖25A~25C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方法。
具體實(shí)施例方式
其它的目的和優(yōu)點(diǎn)可通過(guò)以下描述來(lái)理解并通過(guò)參考所述7>開(kāi)的實(shí)施 方案而變得顯而易見(jiàn)。
在圖中，將層和區(qū)域的尺寸進(jìn)行放大以清楚地說(shuō)明。也應(yīng)該理解，當(dāng) 層(或膜)被稱為在另一層或襯底"上"或"上方"時(shí)，其可以直接在所述其 它層或襯底上，或也可存在中間層。此外，應(yīng)理解，當(dāng)層^L稱為在另一個(gè) 層"下，，的時(shí)候，其可以直接在所述另一層下，也可存在一個(gè)或多個(gè)中間層。 另外，也應(yīng)理解，當(dāng)層被稱為在兩層"之間"時(shí)，其可以是在所述兩層之間 的僅有的層，或也可存在一個(gè)或更多個(gè)中間層。在整個(gè)附圖中，相同附圖 標(biāo)記表示相同元件。
圖6是根據(jù)一個(gè)實(shí)施方案的浮置柵極型非易失性務(wù)賭器件的布置圖。
參考圖6，在場(chǎng)區(qū)302中形成的線型隔離層限定有源區(qū)301。在襯底上 在第一方向A-A，上提供位線，在與第一方向A-A，交叉的第二方向B-B， 上提供字線，在第一方向A-A，上在有源區(qū)301的某一部分中形成l^il隔離 層和浮置柵電極，在第二方向B-B，上形成控制柵電極。圖7A~9C說(shuō)明根據(jù)一個(gè)實(shí)施方案的制造浮置柵極型非易失性存儲(chǔ)器件的方法。圖7A、 8A和9A是浮置柵極型非易失性存儲(chǔ)器件的頂視圖。圖7B、 8B和9B是沿著圖6的第一方向A-A，截取的截面圖。圖7C、 8C和9C是沿著第二方向B-B，截取的截面圖。
參考圖7A 7C，蝕刻襯底400至一定深度，以形成在第一方向A-A，彼此平行延伸的多個(gè)隔離溝槽。通過(guò)在隔離溝槽中掩埋介電層形成隔離層410。介電層可由氧化物形成。
在其中形成隔離層410的襯底400上形成在第二方向B-B，上彼此平行延伸的多個(gè)浮置柵極掩模圖案420。浮置柵極掩模圖案420在第二方向B-B'上延伸，同時(shí)暴露島形浮置柵電極區(qū)域F。
浮置柵電極區(qū)域F是與將通過(guò)后續(xù)工藝形成的控制柵電極相交的區(qū)域，即在通過(guò)隔離層410限定的有源區(qū)中將通過(guò)后續(xù)工藝形成島形浮置柵電極的區(qū)域。因此，浮置柵極掩模圖案420交替暴露浮置柵電極區(qū)域F和隔離層410。
參考圖8A~8C,通過(guò)使用浮置柵極掩模圖案420作為蝕刻阻擋來(lái)蝕刻襯底400的暴露部分(即，浮置柵電極區(qū)域F)至一定深度，從而形成在第一方向和第二方向上布置的島形浮置柵電極溝槽T。在此，僅僅襯底400的暴露部分得到選擇性地蝕刻，隔離層410得到保持，由此使得在第二方向上相鄰的浮置柵電極溝槽T彼此隔離。這樣，形成烏形浮置柵電極溝槽T。浮置柵電極區(qū)域F的蝕刻可在隔離層410和襯底400之間的蝕刻選擇性高的條件下實(shí)施。即，浮置柵電極區(qū)域F的蝕刻可在襯底400的蝕刻選擇性高的蝕刻條件下實(shí)施。附圖標(biāo)記400A表示蝕刻后的襯底。
參考圖9A ~ 9C，在浮置柵電極溝槽T的內(nèi)壁中形成隧道隔離層430。隧道隔離層430根據(jù)電荷隧穿而用作能量勢(shì)壘層。隨道隔離層430可由氧化物形成。
通過(guò)在浮置柵電極溝槽T中掩埋導(dǎo)電層形成在第一方向和第二方向上布置的島形浮置柵極電極440。浮置柵電極440是其中存儲(chǔ)電荷的實(shí)際數(shù)據(jù)存儲(chǔ)器。浮置柵電極440可由多晶硅形成。
通it^之前圖案化的浮置柵電極溝槽T中掩埋導(dǎo)電層，可由鑲嵌工藝形成島形浮置柵電極440。
可蝕刻隔離層410至一定厚度，以調(diào)節(jié)器件的有效場(chǎng)氧化物高度(EFH)。有效場(chǎng)氧化物高度表示從有源區(qū)中襯底400的表面至隔離層410的表面的高度(W2)。使用調(diào)節(jié)的有效場(chǎng)氧化物高度，可調(diào)節(jié)非易失性存儲(chǔ)器件的耦合比率。
在所得結(jié)構(gòu)上形成電荷阻擋層450。電荷阻擋層450防止電荷傳輸通過(guò)浮置柵電極440和向上移動(dòng)。電荷阻擋層450可包括其中堆疊氧化物層、氮化物層和氧化物層的ONO層。
在電荷阻擋層450上形成用于控制柵電極的導(dǎo)電層，并且形成在第二方向上延伸的多個(gè)控制柵極掩模圖案(未顯示)，以;W控制梱f極區(qū)域。
使用掩模圖案作為蝕刻阻擋來(lái)蝕刻用于控制柵電極的導(dǎo)電層，以形成覆蓋浮置柵電極440并在第二方向上延伸的控制柵電極460。控制柵電極460可由金屬珪化物形成。
這樣，形成包括隧道介電圖案430、浮置柵電極440、電荷阻擋層450和控制柵電極460的柵極圖案。
如上所述，由于通過(guò)鑲嵌工藝先形成島形浮置柵電極440，所以隧道隔離層430在柵極圖案形成期間沒(méi)有暴露。因此，能夠防止數(shù)據(jù)保持特性和循環(huán)特性由于隧道隔離層430的損傷所導(dǎo)致的劣化。
圖10A~17C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方法。圖IOA、 11A、 12A、 13A、 14A、 15A、 16A和17A是非易失性存儲(chǔ)器件的頂視圖。圖IOB、 IIB、 12B、 13B、 14B、 15B、 16B和17B是沿著圖3的第一方向A-A，截取的截面圖。圖IOC、 IIC、 12C、 13C、 14C、 15C、16C和17C是沿著圖3的第二方向B-B，截取的截面圖。
參考圖10A 10C，在襯底500上形成硬掩模層510。硬掩模層510可具有第一硬掩絲510A、相對(duì)于第一硬掩躲510A具有高蝕刻選擇性的第二硬掩模層510B、以JM目對(duì)于第二硬掩模層510B具有高蝕刻選擇性的笫三硬掩模層510C的堆疊結(jié)構(gòu)。特別地，第二硬掩模層510B可由相對(duì)于笫一硬掩模層510A和第三硬掩絲510C具有高蝕刻選擇性的材料形成。例如，第一硬掩模層510A可由氧化物形成，第二硬掩模層510B可由氮化物形成。而且，第三硬掩模層510C可由氧化物形成。浮置柵電極的厚度由第一硬掩模層510A的厚度確定。即，由于浮置柵電極和笫一硬掩模層510A具有相同厚度，所以通過(guò)增加第一硬掩模層510A的高度以及由此導(dǎo)致增加浮置柵電極的高度，可增加耦合比率.在笫三硬掩模層510C上形成在第一方向上彼此平行延伸的多個(gè)器件隔離掩模圖案520。
參考圖UA 11C,通過(guò)使用器件隔離掩模圖案520 (圖10B和10C )作為蝕刻阻擋來(lái)蝕刻^y^模層510 (圖10B和10C )以及襯底500 (圖10B和10C)至一定深度，從而形成在笫一方向上彼此平行延伸的多個(gè)隔離溝槽。在其中形成隔離溝槽的所得結(jié)構(gòu)上形成絕緣層。絕緣層可由氧化物形成。通過(guò)實(shí)施平坦化工藝直至暴露第二硬掩模層510B的表面來(lái)形成隔離層530。附圖標(biāo)記500A、 510AA、 510BA表示蝕刻后的襯底、蝕刻后的第一硬4^模層和蝕刻后的第^t掩^ 。
參考圖12A~12C，通過(guò)使用蝕刻后的第二硬掩模層510BA作為蝕刻阻擋，使得隔離層530 (圖UA和11C)凹陷一定厚度，并且在凹陷區(qū)域中掩埋第四硬掩模層540。當(dāng)在后續(xù)工藝中形成島形浮置柵電極溝槽時(shí)，第四硬掩模層540用作蝕刻阻擋。第四硬掩M 540可由比硬掩a 510具有更高蝕刻選擇性的材料形成。特別地，第四^1掩^540可由多晶硅形成.附圖標(biāo)記530A表示凹陷的隔離層。
參考圖13A 13C，在其中形成第四硬掩模層540的所得結(jié)構(gòu)上形成在第二方向上彼此平行延伸的多個(gè)浮置柵^L掩模圖案550。在此，浮置柵
極掩模圖案550在第二方向上延伸，同時(shí)暴露在笫二方向上布置的島形浮置柵電極區(qū)域F。
浮置柵電極區(qū)域F是與將通過(guò)后續(xù)工藝形成的控制柵電極相交的區(qū)域。此外，浮置柵電極區(qū)域F是在凹陷隔離層530A之間限定的有源區(qū)中將通過(guò)后續(xù)工藝形成島形浮置柵電極的區(qū)域。
在此，在浮置柵電極區(qū)域F上形成所述硬掩模層，即蝕刻后的第一硬掩模層510AA和蝕刻后的第二硬掩模層510BA，并且在凹陷的隔離層530A上形成第四硬掩模層540。因此，浮置柵極掩模圖案550交替暴露蝕刻后的第二硬掩M 510BA和第四硬掩模層540。
參考圖14A~14C,使用浮置柵極掩模圖案550 (圖13B)作為蝕刻阻擋，蝕刻所述硬掩模即蝕刻后的第二硬掩模層510BA (圖13B)和蝕刻后的第一硬掩模層510AA (圖13B)，以形成在第一方向和第二方向上布置的島形浮置柵電極溝槽T。
由于第四硬掩模層540還用作蝕刻阻擋，所以可形成烏形浮置柵電極
12溝槽T，而不損傷在第二方向上布置的浮置柵電極區(qū)域F之間的凹陷隔離層530A,形成浮置柵電極溝槽T的工藝可在其中第一硬掩模層510A和第二硬掩絲510B的蝕刻選擇性高于第四硬掩模層540的蝕刻選擇性的條件下實(shí)施。附圖標(biāo)記510AB和510BB分別表示第一硬掩模圖案和第二硬掩模圖案。
參考圖15A~15C，可使浮置柵電極溝槽T下方的蝕刻后的襯底500A(圖14B和14C)凹陷一定深度。這種情況下，通過(guò)形成凹陷浮置柵電極可增加溝道長(zhǎng)度。由于通過(guò)笫一硬掩模圖案510AB增加了浮置柵電極高度，所以可確保足夠的耦合比率。附圖標(biāo)記500B表示凹陷襯底。
參考圖16A ~ 16C ，在浮置柵電極溝槽T的內(nèi)壁中形成隨道隔離層560。隧道隔離層560可由氧化物形成。
通過(guò)在浮置柵電極溝槽T中掩埋導(dǎo)電層形成在第一方向和第二方向布置的島形浮置柵極電極570。浮置柵電極570可由多晶珪形成。以下將更詳細(xì)地描述形成浮置柵電極570的工藝。
在其中形成浮置柵電極溝槽T的所得結(jié)構(gòu)上形成用于浮置柵電極的導(dǎo)電層。用于浮置柵電極的導(dǎo)電層通過(guò)使用笫二硬掩模圖案510BB作為蝕刻停止層進(jìn)行平坦化，并且通過(guò)使用第二硬掩模圖案510BB作為蝕刻阻擋來(lái)進(jìn)行蝕刻，直至暴露凹陷隔離層530A的表面。這樣以此，形成島形浮置柵電極570。
參考圖17A 17C,蝕刻凹陷隔離層530A (圖16C )至一定深度以控制器件的有效場(chǎng)氧化物高度(EFH)。由于調(diào)節(jié)的有效場(chǎng)氧化物高度，所以暴露的浮置柵電極570的面積增加，因此浮置柵極型非易失性存儲(chǔ)器件的耦合比率增加。特別地，由于第二硬掩模圖案510BB存在于在第一方向上相鄰的浮置柵電極之間的笫一硬掩模圖案510AB上，所以可容易地調(diào)節(jié)有效場(chǎng)氧化物高度。附圖標(biāo)記530B表示蝕刻至一定深度的隔離層。
移除第二硬^^模圖案510BB，并且在所得結(jié)構(gòu)上形成電荷阻擋層580。電荷阻擋層580可以是其中堆疊氧化物層、氮化物層和氧化物層的ONO層。
在電荷阻擋層580上形成用于控制柵電極的導(dǎo)電層，并且形成在第二方向上延伸的多個(gè)控制柵^^掩模圖案(未顯示)以覆蓋控制柵極區(qū)域。
通過(guò)使用控制柵極掩模圖案作為蝕刻阻擋來(lái)蝕刻用于控制柵電極的導(dǎo)
13電層，形成覆蓋浮置柵電極570并在笫二方向上彼此平行延伸的多個(gè)控制柵電極5卯。控制柵電極5卯可由金屬珪化物形成。
這樣，形成包括隧道隔離層560、浮置柵電極570、電荷阻擋層580和控制柵電極590的柵極圖案。
圖18A~24C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方法。圖18A、 19A、 20A、 21A、 22A、 23A和24A是非易失性存儲(chǔ)器件的頂視圖。圖18B、 19B、 20B、 21B、 22B、 23B和24B是沿著圖3的第一方向A-A，截取的截面圖。圖18C、 19C、 20C、 21C、 22C、 23C和24C是沿著圖3的第二方向B-B，截取的截面圖。
參考圖18A ~ 18C，在襯底600上形成硬掩模層610。硬掩模層610可具有第 一硬掩模層610A和相對(duì)于第 一硬掩模層610A具有高蝕刻選擇性的第二硬掩模層610B的堆疊結(jié)構(gòu)。例如，笫一硬掩模層610A可由氧化物形成，第二硬掩模層610B可由氮化物形成。浮置柵電極的厚度由第一硬掩模層610A的厚度確定.即，由于浮置柵電極和第一硬^^模層610A具有相同厚度，所以通過(guò)增加第一硬掩模層610A的高度以及由此導(dǎo)致增加浮置柵電極的高度，可增加耦合比率。
在第二硬掩模層610B上形成在第一方向上彼此平行延伸的多個(gè)器件隔離掩模圖案620。
參考圖19A和19C，通過(guò)使用器件隔離掩模圖案620作為蝕刻阻擋來(lái)蝕刻硬掩模層610和襯底600至一定深度，形成在笫一方向上彼此平行延伸的多個(gè)隔離溝槽。在其中形成隔離溝槽的所得結(jié)構(gòu)上形成絕緣層。絕緣層可由氧化物形成。通過(guò)實(shí)施平坦化工藝直至暴露笫二硬掩模層610B的表面來(lái)形成隔離層630。附圖標(biāo)記600A、 610A、 610AA、 610BA表示蝕刻后的襯底、蝕刻后的硬掩M、蝕刻后的第一硬掩^gr和蝕刻后的第二硬
在其中形成隔離層630的所得結(jié)構(gòu)上形成在笫二方向上彼此平行延伸的多個(gè)浮置柵極掩模圖案640。浮置柵極掩模圖案640暴露在第二方向上布置的島形浮置柵電極區(qū)域F并在第二方向上延伸。
浮置柵電極區(qū)域F是與將通過(guò)后續(xù)工藝形成的控制柵電極相交的區(qū)域。此外，浮置柵電極區(qū)域F是在隔離層630之間限定的有源區(qū)中將通過(guò)后續(xù)工藝形成烏形浮置柵電極的區(qū)域。在此，在浮置柵電極區(qū)域F上形成所述硬掩模層，即蝕刻后的第一硬 掩模層610AA和蝕刻后的第二硬掩模層610BA。因此，浮置柵極掩模圖 案640交替暴露蝕刻后的第二硬掩模層610BA和隔離層630。
參考圖20A~20C，使用浮置相卜極掩模圖案640作為蝕刻阻擋，蝕刻 在浮置柵電極區(qū)域F中形成的蝕刻后的第二硬掩模層610BA。蝕刻所述蝕 刻后的第二硬掩模層610BA的工藝可在蝕刻后的第二硬^^模層610BA和 隔離層630之間的蝕刻選擇性高的務(wù)降下實(shí)施。附圖標(biāo)記610BB表示第二 硬掩模圖案。
參考圖21A~21C，通過(guò)使用第二硬掩模圖案610BB作為蝕刻阻擋， 對(duì)蝕刻后的第一硬掩模層610AA進(jìn)行蝕刻，以形成浮置柵電極溝槽T。當(dāng) 蝕刻后的第一硬掩模層610AA由氧化物形成時(shí)，在對(duì)蝕刻后的第一硬掩模 層610AA進(jìn)行蝕刻的工藝過(guò)程中，可以一起蝕刻隔離層630。然而，即使 在這種情況下，由于蝕刻后的第一硬掩模層610AA和隔離層630之間在水 平上保持差異U)，所以可形成島形浮置柵電極溝槽T。附圖標(biāo)記610AB 表示第一硬掩模圖案.
參考圖22A ~ 22C,可使浮置柵電極溝槽T下方的蝕刻后的襯底600A 凹陷一定深度。這種情況下，通過(guò)形成凹陷浮置柵電極可增加溝道長(zhǎng)度。 由于浮置柵電極的高度通過(guò)硬掩模圖案特別是第一硬掩模圖案610AB而 增加，所以可確保足夠的耦合比率。附圖標(biāo)記600B表示凹陷后的襯底。
參考圖23A ~ 23C，在浮置柵電極溝槽T的內(nèi)壁中形成ISiil隔離層650。 隧道隔離層650可由氧化物形成。
通過(guò)在泮置柵電極溝槽T中掩埋導(dǎo)電層形成在第一方向和第二方向布 置的島形浮置柵極電極660。浮置柵電極660可由多晶珪形成。以下將更 詳細(xì)地描述形成浮置柵電極660的工藝。
在其中形成浮置柵電極溝槽T的所得結(jié)構(gòu)上形成用于浮置柵電極的導(dǎo) 電層。通過(guò)使用第一硬掩模圖案610AB作為蝕刻停止層，平坦化用于浮置 柵電極的導(dǎo)電層，以形成島形浮置柵電極660。
參考圖24A~24C，蝕刻凹陷隔離層630至一定深度以控制器件的有 效場(chǎng)氧化物高度(EFH)。由于調(diào)節(jié)的有效的場(chǎng)氧化物高度，所以接觸將 通過(guò)后續(xù)工藝形成的電荷阻擋層670的浮置柵電極660的面積增加，因此 浮置柵極型非易失性存儲(chǔ)器件的耦合比率增加.附圖標(biāo)記630B表示蝕刻至一定深度的隔離層。
在所得結(jié)構(gòu)上形成電荷阻擋層670。電荷阻擋層670可以是其中堆疊 氧化物層、氮化物層和氧化物層的ONO層。
在電荷阻擋層670上形成用于控制柵電極的導(dǎo)電層，并且形成在第二 方向上彼此平行延伸的多個(gè)控制柵極掩模圖案(未顯示)，以覆蓋控制柵 極區(qū)域。
通過(guò)使用控制柵極掩模圖案作為蝕刻阻擋來(lái)蝕刻用于控制柵電極的導(dǎo) 電層，形成覆蓋浮置柵電極660并在第二方向上彼此平行延伸的多個(gè)控制 柵電極680?？刂茤烹姌O680可由金屬硅化物形成。
這樣，形成包括隨道隔離層650、浮置柵電極660、電荷阻擋層670和 控制柵電極680的柵極圖案。
圖25A~25C說(shuō)明根據(jù)另一個(gè)實(shí)施方案的制造非易失性存儲(chǔ)器件的方
法，
參考圖25A，在襯底700上形成硬掩模層710。硬掩模層710增加了 浮置柵電極的高度，因此增加了器件的耦合比率。在硬掩^^710上形成 多個(gè)浮置柵極掩模圖案720。
參考圖25B，通過(guò)使用浮置柵極掩模圖案720作為蝕刻阻擋來(lái)蝕刻硬 掩模層710,形成多個(gè)浮置柵極溝槽T。浮置^(h極溝槽T可形成為兩種形 狀。第一，浮置^t極溝槽T可形成為其中它們?cè)诘谝环较蚝偷诙较蛏喜?置的島形。第二，浮置柵極溝槽T可形成為其中它們?cè)诘谝环较蛏涎由斓?線形。附圖標(biāo)記700A和710A表示蝕刻后的襯底和蝕刻后的硬掩模層。
4吏得浮置柵極溝槽T的底部凹陷一定深度。這樣，通過(guò)凹陷結(jié)構(gòu)增加 了溝道長(zhǎng)度。
參考圖25C，在凹陷浮置柵極溝槽T的內(nèi)壁中形成隧道隔離層730。 在其中形成隧道隔離層730的所得結(jié)構(gòu)上形成用于浮置柵電極的導(dǎo)電層 740。
在形成島形浮置^ll極溝槽T的第一情況下，烏形凹陷浮置^f極740可 通過(guò)平坦化所述用于浮置柵電極的導(dǎo)電層直至暴1^掩模圖案710A來(lái)形 成。雖然未說(shuō)明，但是具有凹陷浮置柵電極740的柵極圖案可通過(guò)形成電 荷阻擋層和控制柵電極來(lái)形成。
16在形成在第一方向延伸的浮置^fr極溝槽T的第二情況下，線形浮置柵 極740可通過(guò)平坦化所述用于浮置柵電極的導(dǎo)電層直至暴露硬掩模圖案 710A來(lái)形成。雖然未說(shuō)明，但是在形成用于控制柵電極的導(dǎo)電層和電荷阻 擋層之后，對(duì)所述用于控制柵電極的導(dǎo)電層、電荷阻擋層和線形浮置柵電 極740進(jìn)行蝕刻，以形成具有凹陷浮置柵電極的柵極圖案。
才艮據(jù)如上所述形成凹陷浮置柵電極的方法，由于硬掩模層710，所以 可增加浮置柵電極740的高度。因此，通過(guò)容易地調(diào)節(jié)有效的場(chǎng)氧化物高 度(EFH)可改善耦合比率。
此外，溝道長(zhǎng)度通過(guò)凹陷結(jié)構(gòu)而增加，并且浮置柵電極的高度通過(guò)硬 掩模層710而增加，由此進(jìn)一步改善了非易失性存儲(chǔ)器件的耦合比率。
根據(jù)在本申請(qǐng)中公開(kāi)的一個(gè)或多個(gè)實(shí)施方案，通過(guò)利用鑲嵌工藝形成 島形浮置柵電極，可防止對(duì)隧道隔離層的損傷。因此，制造的非易失性存 儲(chǔ)器件的數(shù)據(jù)保持特性和循環(huán)特性得到改善，并且非易失性存儲(chǔ)器件的制 造工藝中的良品率得到提高。特別地，通過(guò)使用包括氮化物層和多晶珪層 或者氧化物層和多晶硅層的雙硬掩模，可形成島形浮置柵電極。
此外，當(dāng)形成凹陷浮置柵電極時(shí)，通過(guò)使用在村底上形成的硬掩^g" 以增加控制柵電極的高度，從而可改善耦合比率。因此，非易失性存儲(chǔ)器 件的特性可得到改善。
雖然已經(jīng)描述了實(shí)施方案，但是本領(lǐng)域技術(shù)人員顯而易見(jiàn)地可做出各 種變化和改變，而沒(méi)有脫離本發(fā)明及所附權(quán)利要求的精神和范圍。
權(quán)利要求
1.一種制造非易失性存儲(chǔ)器件的方法，所述方法包括在襯底上形成第一硬掩模層；蝕刻所述第一硬掩模層和所述襯底，以形成在第一方向上彼此平行延伸的多個(gè)隔離溝槽；在所述多個(gè)隔離溝槽中掩埋絕緣層以形成隔離層；在其中形成所述隔離層的第一所得結(jié)構(gòu)上，形成在與所述第一方向相交的第二方向上彼此平行延伸的多個(gè)浮置柵極掩模圖案；通過(guò)使用所述多個(gè)浮置柵極掩模圖案作為蝕刻阻擋，蝕刻所述第一硬掩模層以形成多個(gè)島形浮置柵電極溝槽；和在所述多個(gè)島形浮置柵電極溝槽中掩埋導(dǎo)電層，以形成多個(gè)島形浮置柵電極。
2. 根據(jù)權(quán)利要求l所述的方法，還包括在掩埋所述絕緣層之后 使所述隔離層凹陷至一定厚度；和在所述凹陷隔離層中掩埋第二硬^^模層。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述第4掩模層包括比所述第一 硬掩模層具有更高蝕刻選擇性的材料。
4. 根據(jù)權(quán)利要求2所述的方法，其中所述第二硬掩模層包括多晶硅。
5. 根據(jù)權(quán)利要求2所述的方法，在掩埋所述導(dǎo)電層之后，還包括調(diào)節(jié)有 效場(chǎng)氧化物高度。
6. 根據(jù)權(quán)利要求2所述的方法，在掩埋所述導(dǎo)電層之后，還包括 在其中形成所述浮置柵電極的笫二所得結(jié)構(gòu)上形成電荷阻擋層；和 在所述電荷阻擋層上形成覆蓋所述多個(gè)浮置柵電極并在所述第二方向上延伸的控制柵電極。
7. 根據(jù)權(quán)利要求2所述的方法，在蝕刻所述第一硬掩模層之后，還包括 使在所述多個(gè)浮置柵電極溝槽下方的襯底凹陷一定深度，其中所述多個(gè)浮 置柵電極包括凹陷電極。
8. —種制造非易失性存儲(chǔ)器件的方法，所述方法包括 在襯底上形成笫 一硬掩模層；在所述第一硬掩模層上形成第二硬4^模層，所述第二硬掩模層比所述 第 一硬掩模層具有更高的蝕刻選擇性；蝕刻所述第二硬掩模層、所述第一硬掩模層和所述襯底，以形成在第一方向上彼此平行延伸的多個(gè)隔離溝槽；在所述多個(gè)隔離溝槽中掩埋絕緣層以形成隔離層；在其中形成所述隔離層的第 一所得結(jié)構(gòu)上，形成在與所述第 一方向相 交的第二方向上彼此平行延伸的多個(gè)浮置柵極掩模圖案；通過(guò)使用所述浮置柵極掩模圖案作為第 一蝕刻阻擋，蝕刻所述第二硬 掩模層和所述第一硬掩模層以形成多個(gè)島形浮置柵電極溝槽；和在所述多個(gè)島形浮置柵電極溝槽中掩埋導(dǎo)電層，以形成多個(gè)島形浮置 柵電極。
9. 根據(jù)權(quán)利要求8所述的方法，其中所述第一硬掩模層包括氧化物層， 所述第二硬掩模層包括氮化物層。
10. 根據(jù)權(quán)利要求9所述的方法，在掩埋所述絕緣層之后，還包括 通過(guò)使用所述第二硬掩模層作為第二蝕刻阻擋，使所述隔離層凹陷一定厚度；和在所述凹陷隔離層中掩埋第三硬掩模層。
11. 根據(jù)權(quán)利要求10所述的方法，其中所述多個(gè)浮置柵電極溝槽的形成是 在所述第 一硬掩模層和所述第二硬掩模層的蝕刻選擇性高于所述第三硬 掩模層的蝕刻選擇性的條件下實(shí)施。
12. 根據(jù)權(quán)利要求10所述的方法，其中所述第三硬掩模層包括多晶珪層。
13. 根據(jù)權(quán)利要求9所述的方法，其中所述多個(gè)浮置柵電極的形成包括 在其中形成所述多個(gè)浮置柵電極溝槽的第二所得結(jié)構(gòu)上，形成用于所述多個(gè)浮置柵電極的導(dǎo)電層；通過(guò)使用所述第二硬掩模層作為第一蝕刻停止層，平坦化所述用于所 述多個(gè)浮置柵電極的導(dǎo)電層，直至暴露所述隔離層的表面；和通過(guò)4吏用所述第二^t掩模層作為第三蝕刻阻擋，蝕刻所述平坦化導(dǎo)電 層直至暴露所述隔離層，從而形成所述多個(gè)浮置柵電極中的至少一個(gè)。
14. 根據(jù)權(quán)利要求9所述的方法，在掩埋所述導(dǎo)電層之后，還包括調(diào)節(jié)有 效場(chǎng)氧化物高度。
15. 根據(jù)權(quán)利要求9所述的方法，在掩埋所述導(dǎo)電層之后，還包括 移除所述第二硬掩模層以暴露所述第 一硬掩模層的表面； 在其中移除所述第二硬4^模層的笫三所得結(jié)構(gòu)上形成電荷阻擋層；和在所述電荷阻擋層上形成覆蓋所述多個(gè)浮置柵電極并在所述第二方向 上延伸的控制柵電極。
16. 根據(jù)權(quán)利要求9所述的方法，在蝕刻所述第二硬掩M之后，還包括 使所述多個(gè)浮置柵電極溝槽下方的村底凹陷預(yù)定深度，其中所述多個(gè)浮置 樹(shù)電極包括凹陷電極。
17. 根據(jù)權(quán)利要求8所述的方法，其中所述第一硬掩模層包括氧化物層， 所述笫二硬掩模層包括多晶硅層。
18. 根據(jù)權(quán)利要求17所述的方法，其中所述導(dǎo)電層的掩埋包括 在其中形成所述多個(gè)浮置柵電極溝槽的第四所得結(jié)構(gòu)上，形成用于所述多個(gè)浮置柵電極的所述導(dǎo)電層；和通過(guò)使用所述第一硬掩模層作為第二蝕刻停止層來(lái)平坦化所述導(dǎo)電 層，形成所述多個(gè)浮置柵電極。
19. 根據(jù)權(quán)利要求17所述的方法，在掩埋所述導(dǎo)電層之后，還包括調(diào)節(jié)有 效場(chǎng)氧化物高度。
20. 根據(jù)權(quán)利要求17所述的方法，在掩埋所述導(dǎo)電層之后，還包括 在其中形成所述多個(gè)浮置柵電極的第五所得結(jié)構(gòu)上形成電荷阻擋層；和在所述電荷阻擋層上形成覆蓋所述多個(gè)浮置柵電極并在所述第二方向 上延伸的控制柵電極，
21. 根據(jù)權(quán)利要求17所述的方法，在蝕刻所述第1掩模層之后，還包括 使所述多個(gè)浮置柵電極溝槽下方的襯底凹陷預(yù)定深度，其中所述多個(gè)浮置 柳電極包括凹陷電極。
22. —種制造具有凹陷浮置柵電極的非易失性存儲(chǔ)器件的方法，所述方法 包括在襯底上形成硬掩模層；在所述硬掩模層上形成多個(gè)浮置柵極4^模圖案；通過(guò)使用所述浮置初hfei^模圖案作為蝕刻阻擋來(lái)蝕刻所述硬*^模層， 形成多個(gè)浮置柵電極溝槽；使所述多個(gè)浮置柵電極溝槽的底部凹陷預(yù)定深度；在其中形成底部已凹陷的所述多個(gè)浮置柵電極溝槽的第一所得結(jié)構(gòu) 上，形成用于浮置柵電極的導(dǎo)電層；和平坦化用于所述浮置柵電極的所述導(dǎo)電層直至暴露出所述硬4^模層， 以形成浮置柵電極。
23. 根據(jù)權(quán)利要求22所述的方法，其中所述多個(gè)浮置柵電極溝槽在第一方 向和與所述第一方向相交的第二方向上以島形布置。
24. 根據(jù)權(quán)利要求23所述的方法，在平坦化所述導(dǎo)電層之后，還包括在其 中形成所述浮置柵電極的第二所得結(jié)構(gòu)上形成電荷阻擋層和控制柵電極。
25. 根據(jù)權(quán)利要求23所述的方法，其中所述多個(gè)浮置柵電極溝槽在所述第 一方向上以線形)^伸。
26. 根據(jù)權(quán)利要求25所述的方法，在平坦化所述導(dǎo)電層之后，還包括在其中使用于所述浮置柵電極的所述導(dǎo)電層平坦化的第三所得結(jié)構(gòu) 上，形成電荷阻擋層和用于控制柵電極的導(dǎo)電層；和通過(guò)蝕刻所述用于控制柵電極的導(dǎo)電層、所述電荷阻擋層和用于所述 浮置柵電極的所述導(dǎo)電層，形成柵極圖案。
27. 根據(jù)權(quán)利要求22所述的方法，在平坦化所述導(dǎo)電層之后，還包括調(diào)節(jié) 有效場(chǎng)氧化物高度。
全文摘要
本發(fā)明提供一種制造非易失性半導(dǎo)體器件的方法。所述方法包括在襯底上形成第一硬掩模層；蝕刻第一硬掩模層和襯底以形成在第一方向上彼此平行延伸的多個(gè)隔離溝槽；在隔離溝槽中掩埋介電層以形成隔離層；在其中形成隔離層的所得結(jié)構(gòu)上形成多個(gè)浮置柵極掩模圖案，所述浮置柵極掩模圖案在與第一方向交叉的第二方向上彼此平行延伸；通過(guò)使用浮置柵極掩模圖案作為蝕刻阻擋來(lái)蝕刻第一硬掩模層，以形成多個(gè)島形浮置柵電極溝槽；和在浮置柵電極溝槽中掩埋導(dǎo)電層以形成多個(gè)島形浮置柵電極。
文檔編號(hào)H01L21/8247GK101667559SQ200910148990
公開(kāi)日2010年3月10日 申請(qǐng)日期2009年6月16日 優(yōu)先權(quán)日2008年9月5日
發(fā)明者樸基善, 樸靖雨, 權(quán) 洪, 鄭鎮(zhèn)基 申請(qǐng)人:海力士半導(dǎo)體有限公司