專利名稱：封裝工藝及封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體工藝及其結(jié)構(gòu)，且特別是涉及一種封裝工藝及封裝結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體與封裝技術(shù)的進(jìn)步，微機(jī)電元件或光電元件等微元件的制作也由早期 的芯片級(jí)封裝邁入晶片級(jí)封裝的階段，以達(dá)到降低封裝成本和輕、薄、短、小的目的。詳細(xì)而 言，晶片級(jí)封裝是以晶片(wafer)為封裝處理的對(duì)象，其主要目的在簡(jiǎn)化芯片的封裝工藝， 以節(jié)省時(shí)間及成本。在晶片上的集成電路制作完成以后，便可直接對(duì)整片晶片進(jìn)行封裝工 藝，其后再進(jìn)行晶片切割(wafer saw)的動(dòng)作，以分別形成多個(gè)芯片封裝體，而制作完成的 芯片封裝體可安裝于線路基板上。一般來(lái)說(shuō)，在晶片上制作集成電路之前，通常會(huì)對(duì)晶片進(jìn)行薄化工藝，來(lái)使晶片的 厚度變小。在晶片上制作集成電路的過(guò)程中，可包括將多個(gè)芯片以倒裝片接合的方式分別 對(duì)應(yīng)接合至晶片上的每一芯片接合區(qū)。由于目前采用倒裝片接合技術(shù)接合芯片至晶片上的 工藝能力仍有其極限值，因此當(dāng)所使用的晶片厚度小于其工藝能力的極限值時(shí)，在進(jìn)行倒 裝片接合的過(guò)程中，容易發(fā)生破片的情形，而降低生產(chǎn)良率。

發(fā)明內(nèi)容
本發(fā)明提供一種封裝結(jié)構(gòu)，其具有較薄的半導(dǎo)體基板，可縮減封裝厚度。本發(fā)明提供一種封裝工藝，用以制作上述的封裝結(jié)構(gòu)。本發(fā)明提出一種封裝工藝。首先，配置半導(dǎo)體基板于承載器上，其中承載器表面具 有粘著層，而半導(dǎo)體基板經(jīng)由粘著層接合至承載器。接著，以倒裝片方式接合芯片于半導(dǎo)體 基板上，并且形成第一底膠于芯片與半導(dǎo)體基板之間，以包覆芯片底部的多個(gè)第一導(dǎo)電凸 塊。之后，形成第一封裝膠體于半導(dǎo)體基板上。第一封裝膠體至少包覆芯片的側(cè)面以及第 一底膠。最后，使半導(dǎo)體基板連同其上的芯片以及第一封裝膠體脫離承載器上的粘著層，以 形成陣列封裝結(jié)構(gòu)。在本發(fā)明的實(shí)施例中，上述的封裝工藝還包括在配置半導(dǎo)體基板于承載器上之 后，研磨半導(dǎo)體基板，使半導(dǎo)體基板的厚度降低至4密耳(mil)以下。在本發(fā)明的實(shí)施例中，上述的第一底膠是在芯片與半導(dǎo)體基板接合之前被涂布于 半導(dǎo)體基板上。在本發(fā)明的實(shí)施例中，上述的第一底膠是在芯片與半導(dǎo)體基板接合之后被填入芯 片與半導(dǎo)體基板之間。在本發(fā)明的實(shí)施例中，上述的第一封裝膠體還包覆芯片的頂面。
在本發(fā)明的實(shí)施例中，上述的第一封裝膠體暴露出芯片的頂面。 在本發(fā)明的實(shí)施例中，上述的移除承載器與粘著層之后，還包括切割陣列封裝結(jié) 構(gòu)，以形成芯片封裝單元。芯片封裝單元包括芯片以及其所對(duì)應(yīng)的半導(dǎo)體基板的基板單元， 其中第一封裝膠體的側(cè)邊與半導(dǎo)體基板的側(cè)邊實(shí)質(zhì)上切齊。
4
在本發(fā)明的實(shí)施例中，上述的封裝工藝還包括以倒裝片方式接合芯片封裝單元于 線路基板上。在本發(fā)明的實(shí)施例中，上述的封裝工藝還包括形成第二封裝膠體于線路基板上， 且第二封裝膠體至少包覆芯片封裝單元的側(cè)面。在本發(fā)明的實(shí)施例中，上述的封裝工藝還包括在形成第二封裝膠體之前，形成第 二底膠于芯片封裝單元與線路基板之間，以包覆芯片封裝單元底部的多個(gè)第二導(dǎo)電凸塊。在本發(fā)明的實(shí)施例中，上述的第二封裝膠體還包覆芯片封裝單元的頂面。在本發(fā)明的實(shí)施例中，上述的第二封裝膠體暴露出芯片封裝單元的頂面。本發(fā)明還提出一種封裝結(jié)構(gòu)，其包括半導(dǎo)體基板、芯片、第一底膠以及第一封裝膠 體。半導(dǎo)體基板具有上表面，其中半導(dǎo)體基板的厚度為8密耳以下。芯片配置于半導(dǎo)體基 板的上表面上，且芯片的底部具有多個(gè)第一導(dǎo)電凸塊。第一底膠配置于半導(dǎo)體基板與芯片 之間，以包覆這些第一導(dǎo)電凸塊。第一封裝膠體配置于半導(dǎo)體基板上，且至少包覆芯片的側(cè) 面以及第一底膠。在本發(fā)明的實(shí)施例中，上述的半導(dǎo)體基板的厚度為4密耳以下。在本發(fā)明的實(shí)施例中，上述的第一封裝膠體還包覆芯片的頂面。
在本發(fā)明的實(shí)施例中，上述的第一封裝膠體暴露出芯片的頂面。在本發(fā)明的實(shí)施例中，上述的封裝結(jié)構(gòu)還包括線路基板。線路基板配置于半導(dǎo)體 基板相對(duì)于上表面的下表面上。在本發(fā)明的實(shí)施例中，上述的封裝結(jié)構(gòu)還包括第二封裝膠體。第二封裝膠體配置 于線路基板上，且至少包覆第一封裝膠體與半導(dǎo)體基板的側(cè)面。在本發(fā)明的實(shí)施例中，上述的封裝結(jié)構(gòu)還包括第二底膠。第二底膠配置于半導(dǎo)體 基板與線路基板之間，以包覆半導(dǎo)體基板的下表面上的多個(gè)第二導(dǎo)電凸塊。在本發(fā)明的實(shí)施例中，上述的第二封裝膠體還包覆芯片與第一封裝膠體的頂面。在本發(fā)明的實(shí)施例中，上述的第二封裝膠體暴露出芯片與第一封裝膠體的頂面。在本發(fā)明的實(shí)施例中，上述的半導(dǎo)體基板為硅基板。在本發(fā)明的實(shí)施例中，上述的第一封裝膠體的側(cè)邊與半導(dǎo)體基板的側(cè)邊實(shí)質(zhì)上切 齊。基于上述，由于本發(fā)明的半導(dǎo)體基板的厚度較薄(例如為8密耳以下)，因此將芯 片以倒裝片方式接合于半導(dǎo)體基板上，并經(jīng)由封裝膠體包覆而形成封裝結(jié)構(gòu)時(shí)，此封裝結(jié) 構(gòu)具有較薄的封裝厚度。此外，由于本發(fā)明的半導(dǎo)體基板是通過(guò)承載器所支撐，因此可以防 止芯片接合至半導(dǎo)體基板上時(shí)，半導(dǎo)體基板發(fā)生破片的情形。另外，由于是先經(jīng)由封裝膠體 封裝半導(dǎo)體基板后再進(jìn)行切割，因此可相對(duì)增加半導(dǎo)體基板的強(qiáng)度，以防止半導(dǎo)體基板發(fā) 生破片的情形，可降低后續(xù)工藝的困難度，有助于提升生產(chǎn)良率，且適于大量生產(chǎn)。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說(shuō)明如下。


圖IA為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。圖IB為本發(fā)明的另一實(shí)施例的 種封裝結(jié)構(gòu)的剖面示意圖。IC為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。圖2為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的制作流程圖。
圖3A至圖3G繪示本發(fā)明的實(shí)施例的一種封裝工藝的剖面示意圖。圖4A至圖4B繪示本發(fā)明的另一實(shí)施例的形成第一底膠與接合芯片的剖面示意 圖。圖5A至圖5B繪示本發(fā)明的兩個(gè)不同實(shí)施例的形成第一封裝膠體的剖面示意圖。圖6A繪示本發(fā)明的另一實(shí)施例的芯片封裝單元倒裝片接合至線路基板的剖面示 意圖。圖6B繪示本發(fā)明的另一實(shí)施例的芯片封裝單元倒裝片接合至線路基板的剖面示 意圖。附圖標(biāo)記說(shuō)明IOOa IOOc 封裝結(jié)構(gòu)IlOa:上表面112:第二導(dǎo)電凸塊120 芯片130 第一底膠150 線路基板160 第二封裝膠體200 承載器250 基板單元270 芯片封裝單元400 熱壓頭601 607 步驟
具體實(shí)施例方式圖IA為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖1A，封裝結(jié)構(gòu) IOOa包括半導(dǎo)體基板110、芯片120、第一底膠130以及第一封裝膠體140。半導(dǎo)體基板110例如是硅基板，其具有上表面110a，其中半導(dǎo)體基板110的厚度為 8密耳以下，例如是4密耳以下，甚至可為2密耳。芯片120配置于半導(dǎo)體基板110的上表 面IlOa上，且芯片120的底部具有多個(gè)第一導(dǎo)電凸塊122。第一底膠130配置于半導(dǎo)體基 板110與芯片120之間，以包覆這些第一導(dǎo)電凸塊122。第一封裝膠體140配置于半導(dǎo)體基 板110上，且包覆芯片120的側(cè)面、第一底膠130以及芯片120的頂面，其中第一封裝膠體 140的側(cè)邊與半導(dǎo)體基板110的側(cè)邊實(shí)質(zhì)上切齊。值得一提的是，在本實(shí)施例中，半導(dǎo)體基板110是采用直通硅晶穿孔 (Through-Silicon Via, TSV)技術(shù)來(lái)與芯片120電性連接，其中直通硅晶穿孔技術(shù)例如是 在芯片或晶片內(nèi)部制作導(dǎo)電的通道，以形成垂直的直通硅晶穿孔結(jié)構(gòu)114，其能使芯片120 在三維方向堆疊的密度最大，外形尺寸最小，因此半導(dǎo)體基板110與芯片120之間的信號(hào)便 可以通過(guò)直通硅晶穿孔結(jié)構(gòu)114來(lái)上下傳遞，可提升元件速度、減少信號(hào)延遲及功率消耗。此外，本實(shí)施例的封裝結(jié)構(gòu)IOOa還包括線路基板150、第二封裝膠體160以及第二
110 半導(dǎo)體基板 IlOb 下表面 114 直通硅晶穿孔結(jié)構(gòu) 122 第一導(dǎo)電凸塊 140 第一封裝膠體 152 焊球 170 第二底膠 210 粘著層 260 陣列封裝結(jié)構(gòu) 300 注膠器 500 網(wǎng)版
6底膠170。線路基板150配置于半導(dǎo)體基板110相對(duì)于上表面IlOa的下表面IlOb上，且線 路基板150的底部具有多個(gè)焊球152，其中線路基板150例如是印刷電路板。第二封裝膠體 160配置于線路基板150上，且包覆第一封裝膠體140與半導(dǎo)體基板110的側(cè)面，以及第一 封裝膠體140的頂面。第二底膠170配置于半導(dǎo)體基板110與線路基板150之間，以包覆 半導(dǎo)體基板110的下表面IlOb上的多個(gè)第二導(dǎo)電凸塊112。在此必須說(shuō)明的是，在本實(shí)施例中，半導(dǎo)體基板110與線路基板150之間配置有第 二底膠170，以包覆半導(dǎo)體基板110的下表面IlOb上的第二導(dǎo)電凸塊112，但在其他實(shí)施例 中，亦可無(wú)第二底膠170，也就是說(shuō)，半導(dǎo)體基板110與線路基板150之間未配置第二底膠 170，而半導(dǎo)體基板110的下表面IlOb上的第二導(dǎo)電凸塊112則通過(guò)第二封裝膠體160所 包覆，仍屬于本發(fā)明可采用的技術(shù)方案，不脫離本發(fā)明所欲保護(hù)的范圍。另外，本發(fā)明并不限定第一封裝膠體140與第二封裝膠體160的位置與形態(tài)，雖然 此處所提及的第一封裝膠體140具體化為包覆芯片120的側(cè)面、第一底膠130以及芯片120 的頂面，而第二封裝膠體160具體化為至少包覆第一封裝膠體140與半導(dǎo)體基板110的側(cè) 面，但已知的其他能達(dá)到保護(hù)芯片120的結(jié)構(gòu)設(shè)計(jì)，仍屬于本發(fā)明可采用的技術(shù)方案，不脫 離本發(fā)明所欲保護(hù)的范圍。以下將利用二個(gè)實(shí)施例來(lái)說(shuō)明二種封裝結(jié)構(gòu)IOOb IOOc的第一封裝膠體140與 第二封裝膠體160不同于封裝結(jié)構(gòu)IOOa的第一封裝膠體140與第二封裝膠體160的設(shè)計(jì)。圖IB為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖1B，在本實(shí) 施例中，圖IB的封裝結(jié)構(gòu)IOOb與圖IA的封裝結(jié)構(gòu)IOOa相似，惟二者主要差異之處在于 第一封裝膠體140暴露出芯片120的頂面，而第二封裝膠體160包覆芯片120與第一封裝 膠體140的頂面，其中第一封裝膠體140的側(cè)邊與該半導(dǎo)體基板110的側(cè)邊實(shí)質(zhì)上切齊。圖IC為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖1C，在本實(shí) 施例中，圖IC的封裝結(jié)構(gòu)IOOc與圖IA的封裝結(jié)構(gòu)IOOa相似，惟二者主要差異之處在于 第一封裝膠體140暴露出芯片120的頂面，而第二封裝膠體160亦暴露出芯片120與第一 封裝膠體140的頂面，其中第一封裝膠體140的側(cè)邊與該半導(dǎo)體基板110的側(cè)邊實(shí)質(zhì)上切 齊。由于第一封裝膠體140與第二封裝膠體160皆暴露出芯片120的頂面，因此可提高芯 片120的散熱面積與工作效能。換言之，封裝結(jié)構(gòu)IOOc具有優(yōu)選的散熱效果。簡(jiǎn)言之，由于本實(shí)施例的半導(dǎo)體基板110的厚度為8密耳以下，例如是4密耳以 下，甚至可為2密耳，因此將芯片120及線路基板150分別配置于半導(dǎo)體基板110的上表面 IlOa及下表面IlOb上，并通過(guò)第一封裝膠體140及第二封裝膠體160包覆芯片120、半導(dǎo) 體基板110及線路基板150而形成封裝結(jié)構(gòu)IOOa (或封裝結(jié)構(gòu)100b、100c)時(shí)，此封裝結(jié)構(gòu) IOOa(或封裝結(jié)構(gòu)100b、100c)具有較薄的封裝厚度。此外，當(dāng)?shù)谝环庋b膠體140暴露出芯 片120的頂面，而第二封裝膠體160亦暴露出芯片120的頂面時(shí)，可提高芯片120的散熱面 積與工作效能，使封裝結(jié)構(gòu)IOOc具有優(yōu)選的散熱效果。另外，本發(fā)明亦提供制作上述封裝結(jié)構(gòu)的封裝工藝。圖2為本發(fā)明的實(shí)施例的一 種封裝結(jié)構(gòu)的制作流程圖。圖3A至圖3G繪示本發(fā)明的實(shí)施例的一種封裝工藝的剖面示意 圖。首先，如步驟S601與圖3A所示，配置半導(dǎo)體基板110于承載器200上，其中承載 器200的表面具有粘著層210，而半導(dǎo)體基板110經(jīng)由粘著層210接合至承載器200，其中半導(dǎo)體基板例如為硅基板。在本實(shí)施例中，粘著層210的形成方式例如是通過(guò)旋轉(zhuǎn)涂布法(spincoating)涂 布于承載器200上。此外，在將半導(dǎo)體基板110配置于粘著層210上之前，還包括先在半導(dǎo) 體基板110中形成高深寬比(aspect ratio)的開(kāi)孔(未繪示)，并在開(kāi)孔中填入導(dǎo)體材料 (未繪示)。接著，將半導(dǎo)體基板110配置粘著層210上，并研磨(grinding)半導(dǎo)體基板 110的上表面110a，使半導(dǎo)體基板110的厚度降低至8密耳以下，例如是4密耳以下，甚至 可為2密耳，以薄化半導(dǎo)體基板110，并暴露出開(kāi)孔中的導(dǎo)體材料，此開(kāi)孔與開(kāi)孔中的導(dǎo)電 材料構(gòu)成直通硅晶穿孔結(jié)構(gòu)114。接著，如步驟S602以及圖3B與圖3C所示，通過(guò)注膠器300形成第一底膠130于 芯片120與半導(dǎo)體基板110之間，并且通過(guò)熱壓頭400以倒裝片方式接合芯片120于半導(dǎo) 體基板110上，其中第一底膠130包覆芯片120底部的多個(gè)第一導(dǎo)電凸塊122，用以保護(hù)芯 片120的第一導(dǎo)電凸塊122與半導(dǎo)體基板110的直通硅晶穿孔結(jié)構(gòu)114之間的電性連接關(guān) 系，并且避免水氣侵入而造成損害。詳細(xì)而言，在本實(shí)施例中，若芯片120的尺寸與芯片120對(duì)應(yīng)于半導(dǎo)體基板110上 的基板單元250的尺寸較為接近時(shí)，例如是芯片120尺寸與基板單元250尺寸的比率介于 95%至100%之間，芯片120倒裝片接合至半導(dǎo)體基板110上后，相鄰兩芯片120之間的間 距較小，因此可先如圖3B所示形成第一底膠130于半導(dǎo)體基板110上后，再如圖3C所示接 合芯片120于半導(dǎo)體基板110上，使第一底膠130包覆芯片120的第一導(dǎo)電凸塊122。在另一實(shí)施例中，若芯片120的尺寸與芯片120對(duì)應(yīng)于半導(dǎo)體基板110上的基板 單元250的尺寸相差較大時(shí)，例如是芯片120尺寸與基板單元250尺寸的比率小于等于 95%時(shí)，芯片120倒裝片接合至半導(dǎo)體基板110上后，相鄰兩芯片120之間的間距較大，因 此可選擇性的采用圖3B至圖3C的步驟。或者，可如圖4A所示，先接合芯片120于半導(dǎo)體 基板110上后，再如圖4B所示填入第一底膠130于半導(dǎo)體基板110與芯片120之間，以包 覆芯片120的第一導(dǎo)電凸塊122。換言之，可根據(jù)芯片120與半導(dǎo)體基板110上的基板單 元250的尺寸比率而選擇性的調(diào)整形成第一底膠130與接合芯片120步驟，上述僅為舉例 說(shuō)明，并不以此為限。接著，如步驟S603與圖3D所示，形成第一封裝膠體140于半導(dǎo)體基板110上，其 中第一封裝膠體140至少包覆芯片120的側(cè)面以及第一底膠130。在本實(shí)施例中，形成第一 封裝膠體140于半導(dǎo)體基板110上的方法例如是壓模法(molding)，第一封裝膠體140通過(guò) 壓模法的方式可覆蓋芯片120的側(cè)面、第一底膠130以及芯片120的頂面。在另一實(shí)施例 中，如圖5A所示，第一封裝膠體140亦可通過(guò)壓模法的方式覆蓋芯片120的側(cè)面與第一底 膠130，但暴露出芯片120的頂面，以提高芯片120的散熱面積與工作效能。當(dāng)然，形成第一封裝膠體140于半導(dǎo)體基板110上的方法亦可采用其他方式，例如 是印刷法(printing)。請(qǐng)參考圖5B，通過(guò)網(wǎng)版500以印刷的方式，使第一封裝膠體140包 覆芯片120的側(cè)面以及第一底膠130。換言之，第一封裝膠體140未覆蓋芯片120的頂面， 也就是說(shuō)，第一封裝膠體140暴露出芯片120的頂面，可提高芯片120的散熱面積與工作效 能。接著，如步驟S604與圖3E所示，使半導(dǎo)體基板110連同其上的芯片120以及第一 封裝膠體140脫離承載器200上的粘著層210，以形成陣列封裝結(jié)構(gòu)260。在本實(shí)施例中，例如是以加熱加壓的方式使半導(dǎo)體基板110連同其上的芯片120以及第一封裝膠體140脫 離承載器200上的粘著層210，并暴露出半導(dǎo)體基板110底部多個(gè)第二導(dǎo)電凸塊112。接著，如步驟S605與圖3F所示，切割陣列封裝結(jié)構(gòu)260，以形成多個(gè)芯片封裝單元 270 (圖3F中僅示意地繪示一個(gè)作為代表)，其中芯片封裝單元270包括芯片120以及其所 對(duì)應(yīng)的半導(dǎo)體基板110的基板單元250。在本實(shí)施例中，切割陣列封裝結(jié)構(gòu)260的方法是切 割第一封裝膠體140與半導(dǎo)體基板110，使第一封裝膠體140的側(cè)邊與半導(dǎo)體基板110的側(cè) 邊實(shí)質(zhì)上切齊，而形成芯片封裝單元270。接著，如步驟S606-S607以及圖3G所示，以倒裝片方式接合芯片封裝單元270于 線路基板150上。并且，形成第二封裝膠體160于線路基板150上以及形成多個(gè)焊球152 于線路基板150的底部，其中第二封裝膠體160包覆芯片封裝單元270的側(cè)面以及頂面。詳細(xì)而言，本實(shí)施例在形成第二封裝膠體160于線路基板150上前，可先形成第二 底膠170于芯片封裝單元270與線路基板150之間，以包覆芯片封裝單元270底部的第二 導(dǎo)電凸塊112。在本實(shí)施例中，線路基板150例如為印刷電路板。至此，大致完成圖IA的封 裝結(jié)構(gòu)IOOa的制作。同樣地，第二封裝膠體160亦可采用如同第一封裝膠體140的封裝形態(tài)，意即當(dāng)圖 5A的半導(dǎo)體基板110采用壓模法或圖5B的半導(dǎo)體基板110采用印刷法而使第一封裝膠體 140覆蓋于其上，且進(jìn)行完如上述圖3E與圖3F的步驟后，第二封裝膠體160可包覆第一封 裝膠體140與半導(dǎo)體基板110的側(cè)面以及芯片120與第一封裝膠體140的頂面，而完成封 裝結(jié)構(gòu)IOOb的制作，請(qǐng)參考圖1B。或者，第二封裝膠體160亦可僅包覆第一封裝膠體140 與半導(dǎo)體基板110的側(cè)面，意即第二封裝膠體160暴露出第一封裝膠體140與芯片120的 頂面，而完成封裝結(jié)構(gòu)IOOc的制作，請(qǐng)參考圖1C。在此必須說(shuō)明的是，本發(fā)明并不限定接合芯片封裝單元270于線路基板150與形 成第二底膠170的順序，雖然在本實(shí)施例中是先接合芯片封裝單元270于線路基板150后， 再填入第二底膠170于線路基板150與芯片封裝單元270之間，但在其他實(shí)施例中，亦可以 先形成第二底膠170于線路基板150后，再將芯片封裝單元270接合于線路基板150上，使 第二底膠170包覆第二導(dǎo)電凸塊112。當(dāng)然，在其他實(shí)施例中，亦可無(wú)第二底膠170，也就是 說(shuō)，接合芯片封裝單元270于線路基板150之后，可直接形成第二封裝膠體160以覆蓋芯片 封裝單元270的側(cè)面與頂面，此時(shí)第二封裝膠體160亦會(huì)包覆芯片封裝單元270底部的第 二導(dǎo)電凸塊112，請(qǐng)參考圖6A。此外，在另一實(shí)施例中，亦可僅有第二底膠170而無(wú)第二封 裝膠體160，也就是說(shuō)，僅有第二底膠170包覆第二導(dǎo)電凸塊112，而芯片封裝單元270的側(cè) 面與頂面皆未有第二封裝膠體160的包覆，請(qǐng)參考圖6B。換言之，第二底膠170可選擇性的 填入于芯片封裝單元270與線路基板150之間，而第二封裝膠體160可選擇性地包覆芯片 封裝單元270。簡(jiǎn)言之，由于本實(shí)施例的半導(dǎo)體基板110可通過(guò)研磨的方式降低為8密耳以下， 例如是4密耳以下，甚至可為2密耳，因此將芯片120以倒裝片方式接合于半導(dǎo)體基板110 上，并通過(guò)第一封裝膠體140包覆并經(jīng)由切割而形成芯片封裝單元270時(shí)，此芯片封裝單元 270具有較薄的封裝厚度。此外，將此芯片封裝單元270以倒裝片方式接合至線路基板150， 并通過(guò)第二封裝膠體160包覆而形成封裝結(jié)構(gòu)IOOa (或封裝結(jié)構(gòu)100b、100c)時(shí)，此封裝結(jié) 構(gòu)IOOa(或封裝結(jié)構(gòu)100b、100c)具有較薄的封裝厚度。另外，由于半導(dǎo)體基板110是通過(guò)
9承載器200所支撐，因此可以防止芯片120倒裝片接合至半導(dǎo)體基板110上時(shí)，半導(dǎo)體基板 110發(fā)生破片的情形。再者，由于是先經(jīng)由第一封裝膠體140封裝半導(dǎo)體基板110后再進(jìn)行 切割，因此可相對(duì)增加半導(dǎo)體基板110的強(qiáng)度，以防止半導(dǎo)體基板110發(fā)生破片的情形，可 降低后續(xù)工藝的困難度，有助于提升生產(chǎn)良率，且適于大量生產(chǎn)。綜上所述，由于本發(fā)明的半導(dǎo)體基板的厚度可降低為8密耳以下，例如是4密耳以 下，甚至可至2密耳，因此將芯片及線路基板分別配置于半導(dǎo)體基板的上表面及下表面上， 并通過(guò)封裝膠體包覆芯片、半導(dǎo)體基板及線路基板而形成封裝結(jié)構(gòu)時(shí)，此封裝結(jié)構(gòu)具有較 薄的封裝厚度。此外，當(dāng)封裝膠體暴露出芯片的頂面時(shí)，可提高芯片的散熱面積與工作效 能，使封裝結(jié)構(gòu)具有優(yōu)選的散熱效果。另外，由于封裝結(jié)構(gòu)的制作是先經(jīng)由封裝膠體封裝半 導(dǎo)體基板后再進(jìn)行切割，因此可相對(duì)增加半導(dǎo)體基板的強(qiáng)度，以降低后續(xù)工藝的困難度，有 助于提升生產(chǎn)良率，且適于大量生產(chǎn)。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
一種封裝工藝，包括配置半導(dǎo)體基板于承載器上，其中該承載器表面具有粘著層，而該半導(dǎo)體基板經(jīng)由該粘著層接合至該承載器；以倒裝片方式接合芯片于該半導(dǎo)體基板上，并且形成第一底膠于該芯片與該半導(dǎo)體基板之間，以包覆該芯片底部的多個(gè)第一導(dǎo)電凸塊；形成第一封裝膠體于該半導(dǎo)體基板上，該第一封裝膠體至少包覆該芯片的側(cè)面以及該第一底膠；以及使該半導(dǎo)體基板連同其上的該芯片以及該第一封裝膠體脫離該承載器上的該粘著層，以形成陣列封裝結(jié)構(gòu)。
2.如權(quán)利要求1所述的封裝工藝，還包括在配置該半導(dǎo)體基板于該承載器上之后，研 磨該半導(dǎo)體基板，使該半導(dǎo)體基板的厚度降低至4密耳以下。
3.如權(quán)利要求1所述的封裝工藝，其中該第一底膠是在該芯片與該半導(dǎo)體基板接合之 前被涂布于該半導(dǎo)體基板上。
4.如權(quán)利要求1所述的封裝工藝，其中該第一底膠是在該芯片與該半導(dǎo)體基板接合之 后被填入該芯片與該半導(dǎo)體基板之間。
5.如權(quán)利要求1所述的封裝工藝，其中該第一封裝膠體還包覆該芯片的頂面。
6.如權(quán)利要求1所述的封裝工藝，其中該第一封裝膠體暴露出該芯片的頂面。
7.如權(quán)利要求1所述的封裝工藝，其中移除該承載器與該粘著層之后，還包括切割該陣列封裝結(jié)構(gòu)，以形成芯片封裝單元，該芯片封裝單元包括該芯片以及其所對(duì) 應(yīng)的該半導(dǎo)體基板的基板單元，其中該第一封裝膠體的側(cè)邊與該半導(dǎo)體基板的側(cè)邊實(shí)質(zhì)上 切齊。
8.如權(quán)利要求7所述的封裝工藝，還包括以倒裝片方式接合該芯片封裝單元于線路基 板上。
9.如權(quán)利要求8所述的封裝工藝，還包括形成第二封裝膠體于該線路基板上，該第二 封裝膠體至少包覆該芯片封裝單元的側(cè)面。
10.如權(quán)利要求8所述的封裝工藝，還包括形成第二底膠于該芯片封裝單元與該線路 基板之間，以包覆該芯片封裝單元底部的多個(gè)第二導(dǎo)電凸塊。
11.如權(quán)利要求9所述的封裝工藝，其中該第二封裝膠體還包覆該芯片封裝單元的頂
12.如權(quán)利要求9所述的封裝工藝，其中該第二封裝膠體暴露出該芯片封裝單元的頂
13.一種封裝結(jié)構(gòu)，包括半導(dǎo)體基板，具有上表面，其中該半導(dǎo)體基板的厚度為8密耳以下； 芯片，配置于該半導(dǎo)體基板的該上表面上，該芯片的底部具有多個(gè)第一導(dǎo)電凸塊； 第一底膠，配置于該半導(dǎo)體基板與該芯片之間，以包覆多個(gè)第一導(dǎo)電凸塊；以及 第一封裝膠體，配置于該半導(dǎo)體基板上，且至少包覆該芯片的側(cè)面以及該第一底膠。
14.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其中該半導(dǎo)體基板的厚度為4密耳以下。
15.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其中該第一封裝膠體還包覆該芯片的頂面。
16.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其中該第一封裝膠體暴露出該芯片的頂面。
17.如權(quán)利要求13所述的封裝結(jié)構(gòu)，還包括線路基板，配置于該半導(dǎo)體基板相對(duì)于該 上表面的下表面上。
18.如權(quán)利要求17所述的封裝結(jié)構(gòu)，還包括第二封裝膠體，配置于該線路基板上，且至 少包覆該第一封裝膠體與該半導(dǎo)體基板的側(cè)面。
19.如權(quán)利要求17所述的封裝結(jié)構(gòu)，還包括第二底膠，配置于該半導(dǎo)體基板與該線路 基板之間，以包覆該半導(dǎo)體基板的該下表面上的多個(gè)第二導(dǎo)電凸塊。
20.如權(quán)利要求19所述的封裝結(jié)構(gòu)，其中該第二封裝膠體還包覆該芯片與該第一封裝 膠體的頂面。
21.如權(quán)利要求19所述的封裝結(jié)構(gòu)，其中該第二封裝膠體暴露出該芯片與該第一封裝 膠體的頂面。
22.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其中該半導(dǎo)體基板為硅基板。
23.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其中該第一封裝膠體的側(cè)邊與該半導(dǎo)體基板的側(cè) 邊實(shí)質(zhì)上切齊。
全文摘要
本發(fā)明公開(kāi)了一種封裝工藝和封裝結(jié)構(gòu)。根據(jù)該封裝工藝，首先，配置半導(dǎo)體基板于承載器上，其中承載器表面具有粘著層，而半導(dǎo)體基板經(jīng)由粘著層接合至承載器。接著，以倒裝片方式接合芯片于半導(dǎo)體基板上，并且形成第一底膠于芯片與半導(dǎo)體基板之間，以包覆芯片底部的多個(gè)第一導(dǎo)電凸塊。之后，形成第一封裝膠體于半導(dǎo)體基板上。第一封裝膠體至少包覆芯片的側(cè)面以及第一底膠。最后，使半導(dǎo)體基板連同其上的芯片以及第一封裝膠體脫離承載器上的粘著層，以形成陣列封裝結(jié)構(gòu)。根據(jù)本發(fā)明，可以具有較薄的半導(dǎo)體基板，且可縮減封裝厚度。
文檔編號(hào)H01L21/58GK101958253SQ20091015228
公開(kāi)日2011年1月26日 申請(qǐng)日期2009年7月14日 優(yōu)先權(quán)日2009年7月14日
發(fā)明者沈啟智, 潘彥良, 陳仁川 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司