專利名稱：使用具有空隙的穿通電極的半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體涉及一種半導(dǎo)體封裝，更具體地，涉及一種使用穿通電極
(through electrode )從而改善封裝內(nèi)電連接的可靠性的半導(dǎo)體封裝。
背景技術(shù)：
半導(dǎo)體工業(yè)的發(fā)展方向是能夠以降低的成本制造具有改善的可靠性的 輕質(zhì)(light-weight)、高速、多功能的半導(dǎo)體產(chǎn)品。半導(dǎo)體封裝技術(shù)被認(rèn)為 是實(shí)現(xiàn)半導(dǎo)體工業(yè)的目標(biāo)的重要技術(shù)。
半導(dǎo)體封裝技術(shù)保護(hù)半導(dǎo)體芯片(通過(guò)晶片裝配工藝形成有電路部分)
不受外部環(huán)境的影響；而且，半導(dǎo)體封裝技術(shù)可以用于易于將半導(dǎo)體芯片安
裝到基板，從而保證半導(dǎo)體芯片的運(yùn)行可靠性。半導(dǎo)體封裝技術(shù)包括半導(dǎo)體
芯片附著工藝、引線接合工藝、模制工藝(molding process )以及修切 (trimming)和成型工藝。這些半導(dǎo)體封裝工藝可以在芯片級(jí)或者晶片級(jí)進(jìn)行。
近來(lái)，在半導(dǎo)體封裝技術(shù)中已經(jīng)采取努力來(lái)開(kāi)發(fā)這樣的技術(shù)，在該技術(shù)
改進(jìn)安裝效率且增加小型化。通過(guò)堆疊封裝的使用，可以獲得存儲(chǔ)能力比使 用半導(dǎo)體集成工藝能獲得的存儲(chǔ)能力更大的產(chǎn)品，以及具有較高安裝面積使
用效率的產(chǎn)品。
在堆疊封裝中，使用金屬線、塊(bump)或穿通電極將半導(dǎo)體芯片或半 導(dǎo)體封裝電連接到基板并且將半導(dǎo)體芯片或半導(dǎo)體封裝彼此電連接。在堆疊 封裝中使用穿通電極以形成電連接，使電學(xué)惡化(electrical degradation )的 發(fā)生最小化。而且，將穿通電極用于電連接的堆疊封裝可以實(shí)現(xiàn)增大的運(yùn)行 速度并能夠小型化。剛才描述的益處是近來(lái)堆疊封裝流行增加的一個(gè)原因。
堆疊封裝的穿通電極通過(guò)在半導(dǎo)體芯片中定義通孔(via hole )并使用鍍 覆工藝來(lái)用金屬材料填充該通孔而形成。穿通電極也可以使用焊接工藝形 成。這時(shí)，穿通電極(通過(guò)鍍覆或焊接工藝形成)和半導(dǎo)體芯片具有不同的 熱膨脹系數(shù)。因此，半導(dǎo)體封裝中的熱變化可能在半導(dǎo)體封裝中引起裂化
(cracking),該裂化是由于各自的熱膨脹系數(shù)之間的差異導(dǎo)致的應(yīng)力，從 而降低半導(dǎo)體封裝的可靠性。
當(dāng)在堆疊多個(gè)半導(dǎo)體芯片或晶片之后通過(guò)定義通孔來(lái)形成穿通電極時(shí)， 由于通孔的大的(substantial)的深寬比(aspect ratio )而難以適當(dāng)?shù)匦纬纱?通電極。換言之，當(dāng)通過(guò)鍍覆工藝形成穿通電極時(shí)，通孔的大的深寬比使得 形成穿通電極的金屬材料僅僅填充通孔的上部。結(jié)果，使用穿通電極的半導(dǎo) 體封裝中的電信號(hào)連接變得不可能。機(jī)械實(shí)驗(yàn)顯示蒸汽(vapor)進(jìn)入并填充 通孔的下部，引起半導(dǎo)體封裝的故障(breakdown)。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例旨在一種使用穿通電極的半導(dǎo)體封裝，以改善封裝內(nèi)電 連接的可靠性。
在本發(fā)明的一個(gè)方面中，半導(dǎo)體封裝包括具有多個(gè)接合襯墊的半導(dǎo)體芯 片；以及形成在半導(dǎo)體芯片中以電連接到各接合襯墊并包括導(dǎo)體和由導(dǎo)體定 義的空隙的穿通電極。
每個(gè)導(dǎo)體包括納米線。
每個(gè)導(dǎo)體包括以球狀成組的多個(gè)納米線并具有由所述納米線定義的多
個(gè)空隙。
每個(gè)導(dǎo)體具有1 40 iam的直徑。
每個(gè)導(dǎo)體包括以多邊形形狀成組并具有空隙的多個(gè)納米線。
導(dǎo)體包括微焊料球。
每個(gè)微焊料球具有1 40 !im的直徑。
在本發(fā)明的另一方面中，半導(dǎo)體封裝包括具有多個(gè)連接襯墊的基板；附 著到基板并具有接合襯墊的半導(dǎo)體芯片；以及半導(dǎo)體芯片中的將半導(dǎo)體芯片
的接合襯墊與基板的相應(yīng)連接襯墊電連接的多個(gè)穿通電極，每個(gè)穿通電極包 括導(dǎo)體和由導(dǎo)體定義的空隙。
每個(gè)導(dǎo)體包括納米線。
每個(gè)導(dǎo)體包括以球狀成組的多個(gè)納米線并具有由所述 米線定義的多
個(gè)空隙。每個(gè)導(dǎo)體具有1 40 pm的直徑。
每個(gè)導(dǎo)體包括以多邊形形狀成組并具有空隙的多個(gè)納米線。
導(dǎo)體包括微焊料球。
每個(gè)微焊料球具有1~40 fim的直徑。
半導(dǎo)體封裝還包括形成在穿通電極的背向基板的連接襯墊的末端上的
在本發(fā)明的再一方面中，半導(dǎo)體封裝包括具有多個(gè)連接襯墊的基板；以 及堆疊在基板上的至少兩個(gè)封裝單元，其中每個(gè)封裝單元包括具有接合襯墊 和多個(gè)穿通電極的半導(dǎo)體芯片，多個(gè)穿通電極以將半導(dǎo)體芯片的接合襯墊、
中，每個(gè)穿通電極包括導(dǎo)體和由導(dǎo)體定義的空隙。 每個(gè)導(dǎo)體包括納米線。
每個(gè)導(dǎo)體包括以球狀成組的多個(gè)納米線并具有由所述納米線定義的多
個(gè)空隙。
每個(gè)導(dǎo)體具有1 40 |im的直徑。
每個(gè)導(dǎo)體包括以多邊形形狀成組并具有空隙的多個(gè)納米線。
導(dǎo)體包括微焊料球。
每個(gè)微焊料球具有1 40 )im的直徑。
半導(dǎo)體封裝還包括形成在最上的半導(dǎo)體芯片的穿通電極上的蓋層。


圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體封裝的截面圖2是示出圖1的'A'部分的放大圖3是示出根據(jù)本發(fā)明的構(gòu)成導(dǎo)體的納米線的圖4是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體封裝的截面圖5是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體封裝的截面圖6是示出根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體封裝的截面圖。
具體實(shí)施例方式
以下將會(huì)參考附圖來(lái)詳細(xì)描述本發(fā)明的具體實(shí)施例。
圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體封裝的截面圖，而圖2是示出圖1的'A'部分的放大圖。
參考圖1,根據(jù)本實(shí)施例的半導(dǎo)體封裝100包括半導(dǎo)體芯片110和穿通 電極120，半導(dǎo)體芯片110具有形成在其上表面上的多個(gè)接合襯墊(bonding pad) 112,每個(gè)穿通電極120填充多個(gè)通孔V之一，每個(gè)通孔V定義在半 導(dǎo)體芯片110中并通過(guò)半導(dǎo)體芯片110延伸。
如圖2所示，形成穿通電極120的方式是導(dǎo)體122填充在通孔V中。穿 通電極120電連接到半導(dǎo)體芯片110的接合襯墊112。更詳細(xì)地，每個(gè)穿通 電極120包括填充在通孔V中的多個(gè)導(dǎo)體122。導(dǎo)體122可以具有各種形狀 并且空隙H可以由導(dǎo)體122定義。
導(dǎo)體122包括微尺寸的微焊料球(solderball)或者多個(gè)納米線124,每 個(gè)微焊料球的直徑在1~40 |um范圍內(nèi)，納米線124如圖3所示成組并具有納 米尺度的直徑。當(dāng)包"fe納米線124的導(dǎo)體122形成為多個(gè)納米線124^bt匕成 組時(shí)，導(dǎo)體122具有納米尺度的納米空隙H'。由成組的納米線124形成的每 個(gè)導(dǎo)體122具有多邊形狀或者直徑在1 40^im范圍內(nèi)的球狀。穿通電極120 由包括成組填充在通孔V中的納米線124的導(dǎo)體122形成，在各組中從外側(cè) 形成的多個(gè)納米線124 4皮此成組。
成，納米線124包括納米空隙H'并且不定義固定的形狀。這時(shí)，穿通電極 120的形成是通過(guò)將液態(tài)或氣態(tài)的納米線形成材料引入通孔V,隨后進(jìn)行后 處理(post-process)來(lái)生長(zhǎng)納米線124。
為了確保形成在通孔V中的導(dǎo)體122和接合4于墊112面對(duì)通孔V的內(nèi) 表面之間的穩(wěn)定的電連接，可以施加導(dǎo)電粘合劑(未示出)到接合襯墊112 的內(nèi)表面。
圖4是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體封裝的截面圖。 參考圖4，包括填充在通孔V中的穿通電極120的半導(dǎo)體芯片110置于 基板140上，并隨后形成為可以安裝在外部電路上的半導(dǎo)體封裝130。換言 之，根據(jù)本實(shí)施例的半導(dǎo)體封裝130包括基板140、附著到基板140的半導(dǎo) 體芯片110以及形成在半導(dǎo)體芯片110中的穿通電才及120。
具體來(lái)說(shuō)，基板140在其上表面上具有多個(gè)連接襯墊142，并且電極端 子(未示出)位于基板140的下表面上以電連接到外部電路。各個(gè)半導(dǎo)體芯 片110以各穿通電極120對(duì)應(yīng)于連接襯墊142的安置方式通過(guò)粘合劑(未示出)附著到基板140。
半導(dǎo)體芯片110具有多個(gè)接合襯墊112。穿通電極120形成在半導(dǎo)體芯 片110中,使得半導(dǎo)體芯片110的接合襯墊112和基板140的相應(yīng)的連接襯 墊142彼此電連接。如圖2所示，穿通電極120具有導(dǎo)體122和由導(dǎo)體122 定義的空隙H。
蓋層(capping layer) 126形成在包括穿通電極120的半導(dǎo)體芯片110的 上表面上從而避免構(gòu)成穿通電極120的導(dǎo)體122從通孔V脫出，該上表面背 向基板140的連接襯墊142。
形成密封劑150以覆蓋置于基板140上的半導(dǎo)體芯片110。外部連接端 子144 (諸如焊料球(solder ball))附著到形成在基板140下表面上的電極 端子(未示出)。
半導(dǎo)體封裝130如下形成。具有通孔V的半導(dǎo)體芯片110附著到基板 140,并且隨后具有空隙H的穿通電極120通過(guò)用導(dǎo)體122填充通孔V形成。 基板140的連接襯墊142以及半導(dǎo)體芯片110的接合襯墊112通過(guò)穿通電極 120 J皮此電連4妻。
隨后蓋層126形成在半導(dǎo)體芯片110上，從而避免構(gòu)成穿通電極120的 導(dǎo)體122從通孔V脫出。這時(shí)，如果在半導(dǎo)體封裝130的加工中沒(méi)有導(dǎo)體 22脫出的可能，則不需要形成覆層126。
接著，通過(guò)將外部連接端子144附著到基板140的下表面上，在基板140 上形成密封劑150，從而完成根據(jù)本發(fā)明的本實(shí)施例的半導(dǎo)體封裝130的制 造。
圖5是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體封裝的截面圖。 參考圖5，通過(guò)將多個(gè)半導(dǎo)體芯片彼此堆疊來(lái)實(shí)現(xiàn)堆疊封裝，并且每個(gè) 半導(dǎo)體芯片都具有包括導(dǎo)體和由導(dǎo)體定義的空隙的穿通電極。
具體來(lái)說(shuō)，在本實(shí)施例中，具有堆疊結(jié)構(gòu)的半導(dǎo)體封裝160形成為至少 兩個(gè)封裝單元170使用粘合劑.(未示出)堆疊在基板140上，基板140在其 上表面上具有多個(gè)連接襯墊142而在其下表面上具有多個(gè)電極端子(未示出)。
每個(gè)封裝單元170包括具有接合襯墊112的半導(dǎo)體芯片110和多個(gè)穿通 電極120。穿通電極120的作用是將半導(dǎo)體芯片110的接合襯墊112、基板 140的連接襯墊142和封裝單元170彼此電連接。如圖2所示，穿通電極120具有導(dǎo)體122和由導(dǎo)體122定義的空隙H。
蓋層126形成在最上的封裝單元170,即最上的半導(dǎo)體芯片110的穿通 電極120上，以避免構(gòu)成穿通電極120的導(dǎo)體122從通孔V脫出。
密封劑150形成在基板140上以覆蓋半導(dǎo)體芯片110,并且外部連接端 子144(諸如焊料球)附著到形成在基板140下表面上的電極端子(未示出)。
圖6是示出根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體封裝的截面圖。
參考圖6,根據(jù)本實(shí)施例的具有堆疊結(jié)構(gòu)的半導(dǎo)體封裝180的具有這樣 的構(gòu)造，在該構(gòu)造中通過(guò)多個(gè)堆疊的半導(dǎo)體芯片110同時(shí)形成多個(gè)穿通電極 120。
根據(jù)本實(shí)施例的半導(dǎo)體封裝180形成如下。
首先，多個(gè)半導(dǎo)體芯片IIO堆疊在基板140上，隨后通孔V定義在堆疊 的半導(dǎo)體芯片110中并透過(guò)堆疊的半導(dǎo)體芯片110,從而暴露基板140的連 4妄襯墊142。
具有空隙H的穿通電極120通過(guò)在通孔V中填充導(dǎo)體122形成，隨后 在最上的半導(dǎo)體芯片110上形成蓋層126以避免構(gòu)成穿通電極120的導(dǎo)體 122 乂人通孔V脫出。
接著，密封劑150和外部連接端子144形成在基板140上，并且通過(guò)進(jìn)
藝
根據(jù)本發(fā)明的本實(shí)施例的各種半導(dǎo)體封裝可以在晶片級(jí)或者芯片級(jí)被制造。
從以上描述明顯可見(jiàn)，根據(jù)本發(fā)明的半導(dǎo)體封裝利用穿通電極形成，所 述穿通電極通過(guò)在通孔中填充導(dǎo)體形成。因此，即使其中形成穿通電極的通 孔的深寬比是大的，也能以此方式容易地形成穿通電極以便改善電連接的可靠性。
此外，根據(jù)本發(fā)明的半導(dǎo)體封裝的穿通電極通過(guò)將包括具有納米空隙的 成組的納米線的導(dǎo)體或者包括微焊料球的導(dǎo)體填充到通孔中來(lái)形成，使得空 隙由導(dǎo)體定義。因此，包括納米空隙的空隙的作用是吸收由半導(dǎo)體封裝的組 成部分之間的熱膨脹系數(shù)差異引起的應(yīng)力，其是由驅(qū)動(dòng)半導(dǎo)體封裝的過(guò)程中 產(chǎn)生的熱導(dǎo)致的。因此，可以避免在驅(qū)動(dòng)具有通過(guò)鍍覆或焊接工藝形成的穿 通電極的傳統(tǒng)半導(dǎo)體封裝的過(guò)程中在半導(dǎo)體芯片中發(fā)生由應(yīng)力導(dǎo)致的裂化，該應(yīng)力是由于構(gòu)成半導(dǎo)體芯片的硅和構(gòu)成穿通電極的金屬材料之間的熱膨 脹系數(shù)差異而引起的。結(jié)果，改善了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝中電連 接的可靠性。
盡管出于說(shuō)明目的描述了本發(fā)明的具體實(shí)施例，但本領(lǐng)域的技術(shù)人員應(yīng) 該理解的是，可以在不脫離由所附權(quán)利要求中所公開(kāi)的本發(fā)明范圍和精神的 前提下進(jìn)行各種修改、添加和替換。
本申請(qǐng)要求于2008年6月30日提交的韓國(guó)專利申請(qǐng)?zhí)?0-2008-0062910 的優(yōu)先權(quán)，并以參考方式將其全部?jī)?nèi)容合并在此。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括具有接合襯墊的半導(dǎo)體芯片；以及形成在所述半導(dǎo)體芯片中并電連接到所述接合襯墊的穿通電極，其中所述穿通電極包括多個(gè)導(dǎo)體和由所述導(dǎo)體定義的一個(gè)或多個(gè)空隙。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè)包 括多個(gè)納米線。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè)包 括以球狀成組的多個(gè)納米線并真有由所述納米線定義的多個(gè)空隙。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝，其中每個(gè)所述導(dǎo)體的直徑在1 40 (im的范圍內(nèi)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè)包 括以多邊形形狀成組并具有多個(gè)空隙的多個(gè)納米線。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述導(dǎo)體包括微焊料球。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中每個(gè)微焊料球的直徑在1~40 )im的范圍內(nèi)。
8. —種半導(dǎo)體封裝，包括 具有多個(gè)連接襯墊的基板；附著到所述基板并具有多個(gè)接合襯墊的半導(dǎo)體芯片；以及述基板的連接襯墊的多個(gè)穿通電極，其中所述穿通電極中的一個(gè)或多個(gè)包括 多個(gè)導(dǎo)體和由所述導(dǎo)體定義的一個(gè)或多個(gè)空隙。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè)包 括多個(gè)納米線。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè) 包括以球狀成組的多個(gè)納米線并具有由所述納米線定義的多個(gè)空隙。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝，其中每個(gè)所述導(dǎo)體的直徑在 1 40 (am的范圍內(nèi)。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè) 包括以多邊形形狀成組并具有多個(gè)空隙的多個(gè)納米線。
13. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述導(dǎo)體包括微焊料球。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝，其中每個(gè)微焊料球的直徑在 1~40 |um的范圍內(nèi)。
15. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，還包括 形成在每個(gè)穿通電極的背向所述基板的連接襯墊的末端上的蓋層。
16. —種半導(dǎo)體封裝，包括 具有多個(gè)連接襯墊的基板；以及堆疊在所述基板上的至少兩個(gè)封裝單元， 其中每個(gè)封裝單元包括具有多個(gè)接合襯墊和穿通電極的半導(dǎo)體芯片，所述穿通電極形成在所述 半導(dǎo)體芯片中以將所述半導(dǎo)體芯片的接合襯墊、所述基板的相應(yīng)的連接襯墊 以及所述封裝單元彼此電連接，其中穿通電極中的一個(gè)或多個(gè)包括多個(gè)導(dǎo)體 和由所述導(dǎo)體定義的一個(gè)或多個(gè)空隙。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè) 包括多個(gè)納米線。
18. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè) 包括以球狀成組的多個(gè)納米線并具有由所述納米線定義的多個(gè)空隙。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體封裝，其中每個(gè)所述導(dǎo)體的直徑在 ] 40 (im的范圍內(nèi)。
20. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述導(dǎo)體中的一個(gè)或多個(gè) 包括以多邊形形狀成組并具有多個(gè)空隙的多個(gè)納米線。
21. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述導(dǎo)體包括微焊料球。
22. 根據(jù)權(quán)利要求21所述的半導(dǎo)體封裝，其中每個(gè)微焊料球的直徑在 1 40 (im的范圍內(nèi)。
23. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，還包括 形成在最上的半導(dǎo)體芯片的所述穿通電極上的蓋層。
全文摘要
本發(fā)明提供一種使用具有空隙的穿通電極的半導(dǎo)體封裝。該半導(dǎo)體封裝包括具有多個(gè)接合襯墊的半導(dǎo)體芯片。穿通電極形成在半導(dǎo)體芯片中并電連接到接合襯墊。穿通電極包括多個(gè)導(dǎo)體和由導(dǎo)體定義的多個(gè)空隙。每個(gè)導(dǎo)體可以包括成組為具有多個(gè)空隙的球狀的多個(gè)納米線、成組為具有多個(gè)空隙的多邊形形狀的多個(gè)納米線，或者導(dǎo)體可以包括多個(gè)微焊料球。穿通電極的空隙吸收在驅(qū)動(dòng)半導(dǎo)體封裝的過(guò)程中產(chǎn)生的熱導(dǎo)致的應(yīng)力。
文檔編號(hào)H01L23/52GK101621046SQ200910152328
公開(kāi)日2010年1月6日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者李雄宣, 裵漢儁 申請(qǐng)人:海力士半導(dǎo)體有限公司