專利名稱：半導(dǎo)體器件及半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。更具體地，本發(fā)明涉及場效應(yīng)晶 體管結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件因施加到半導(dǎo)體基板中 的溝道部分的應(yīng)力而具有改善的載流子遷移率。
背景技術(shù)：
隨著追求高速度、低功耗、低成本和小尺寸的優(yōu)勢(shì)，帶有場效應(yīng)晶體管 的集成電路變得不斷地小型化?，F(xiàn)在，小型化已經(jīng)達(dá)到技術(shù)上能夠制造柵極長度小于100nm的晶體管的程度。而且，ITRS的路線圖(半導(dǎo)體的國際技 術(shù)路線圖)設(shè)想，稱為32nm結(jié)點(diǎn)的晶體管的柵極長度將小于20nm。柵極長度的減少也伴隨著器件結(jié)構(gòu)自身的縮小(按比例縮小)。然而， 從抑制柵極泄漏電流的角度看，柵極長度從亞微米級(jí)減小到100nm級(jí)或者更 小受到常規(guī)用作柵極絕緣膜的氧化硅(Si02)絕緣膜的物理厚度的阻礙。正在研究的減少柵極絕緣膜的有效厚度的可能途徑有用高介電常數(shù) (高K)的氧化鉿制作柵極絕緣膜，由此提高柵極絕緣膜的介電常數(shù)；或者 用金屬材料制作柵極絕緣膜，由此防止柵極電極耗盡。正在研究用諸如鎢(W)、鈥(Ti)、鉿(Hf)、釕(Ru)和銥(Ir)的金 屬材料制作柵極電極來防止柵極電極耗盡的方法。遺憾的是，這些金屬材料 在高溫下熱處理時(shí)與柵極絕緣膜反應(yīng)，因此使柵極絕緣膜變壞，且使閾值電 壓波動(dòng)。在現(xiàn)有技術(shù)形成柵極電極并形成諸如源極-漏極區(qū)域的雜質(zhì)擴(kuò)散層迄今針對(duì)解決金屬材料的柵極電極問題提出的一個(gè)途徑是鑲嵌柵極工 藝(damascene gate process),其旨在形成源極-漏極區(qū)域、然后形成柵極電 極(見日本專利申請(qǐng)公開No. 2000-315789和No. 2005-26707 )。根據(jù)鑲嵌 柵極工藝，用預(yù)先形成的虛設(shè)柵極形成源極-漏極區(qū)域。然后，形成^隻蓋虛 設(shè)柵極的層間絕緣膜，并且隨后拋光而暴露虛設(shè)柵極。通過蝕刻去除虛設(shè)柵 極，并且在去除的部分中形成新的柵極絕緣膜和4冊(cè)極電極。該工藝保護(hù)柵極電極不受形成源極-漏極區(qū)域中激活雜質(zhì)的熱處理的影響。另一方面，還有一些積極采用的技術(shù)，通過給硅基板中的溝道部分施加應(yīng)力來增加溝道部分中的載流子遷移率。這些技術(shù)之一 由以下步驟組成，在硅基板中相鄰于具有側(cè)壁的柵極電極形成溝槽，并且在該溝槽中通過外延生長形成晶格常數(shù)與硅(Si)不同的半導(dǎo)體層的源極-漏極。構(gòu)成以這樣方式形成的源極-漏極的半導(dǎo)體層給溝道部分施加應(yīng)力(見日本專利申請(qǐng)/>開No. 2006-186240 )。迄今還提出了另一技術(shù)。涉及形成在基板101的表面上的MOS (金屬 氧化物半導(dǎo)體)晶體管Tr，如圖ll所示。晶體管Tr在其源極-漏極(S/D ) 上具有硅化物層103,并且晶體管Tr和基板101覆蓋有施加應(yīng)力的應(yīng)力襯層 膜105。應(yīng)力襯層膜105為拉應(yīng)力型或者壓應(yīng)力型，分別取決于MOS晶體 管(Tr)是n溝道型還是p溝道型。該結(jié)構(gòu)允許硅化物層103和應(yīng)力襯層膜 105給晶體管(Tr)的溝道部分(ch)施加應(yīng)力(見日本專利申請(qǐng)公開Nos. 2002-198368、 2005-57301、 2006-165335和2006-269768 )。發(fā)明內(nèi)容上述給溝道部分施加應(yīng)力的技術(shù)具有這樣的缺點(diǎn)，從形成為溝槽中的源 極-漏極的半導(dǎo)體層或者從硅化物層和應(yīng)力施加膜給溝道部分施加的應(yīng)力因 來自形成在溝道部分上面的柵極電極的抵抗而減弱。因此，從半導(dǎo)體層、硅 化物層或者應(yīng)力施加膜施加給溝道部分的應(yīng)力不能有效實(shí)現(xiàn)，并且因此而不 能獲得栽流子遷移率的改善。本發(fā)明鑒于前述缺點(diǎn)而完成。所希望的是本發(fā)明提供半導(dǎo)體器件及其制 造方法，該半導(dǎo)體器件設(shè)計(jì)為使得應(yīng)力有效施加給溝道部分，以實(shí)現(xiàn)改善載 流子遷移率和高性能。根據(jù)本發(fā)明的實(shí)施例，半導(dǎo)體器件組成如下半導(dǎo)體基板；柵極電極， 隔著柵極絕緣膜形成在半導(dǎo)體基板上；以及源極-漏極擴(kuò)散層，形成在半導(dǎo) 體基板相鄰于柵極電極的表面上。在這些部件中，柵極電極隔著柵極絕緣膜 形成在通過下挖半導(dǎo)體基板的表面形成的凹槽(recess)中。源極-漏極擴(kuò)散 層覆蓋有應(yīng)力施加層，該應(yīng)力施加層形成為深入半導(dǎo)體基板的表面。如上所述構(gòu)造的半導(dǎo)體器件具有填充通過下挖半導(dǎo)體基板的表面形成 的凹槽的柵極絕緣膜和搪極電極，從而溝道部分位于深入半導(dǎo)體基板的相鄰于柵極電極兩側(cè)的表面。結(jié)果，溝道部分接收來自于形成在深入半導(dǎo)體基板 相鄰于柵極電極兩側(cè)的表面的位置的應(yīng)力施加層的集中的應(yīng)力。結(jié)果，從應(yīng)力施加層施加給溝道部分的應(yīng)力可以比現(xiàn)有技術(shù)中溝道部分與半導(dǎo)體基板 表面的高度近似相同的結(jié)構(gòu)更加有效。另外，根據(jù)本發(fā)明的另一實(shí)施例，制造半導(dǎo)體器件方法的特征在于如下步驟。第一步驟，在半導(dǎo)體基板上形成虛設(shè)柵極電極，然后在半導(dǎo)體基板的 相鄰于虛設(shè)柵極電極兩側(cè)的表面上形成源極-漏極擴(kuò)散層。第二步驟，在源 極-漏極擴(kuò)散層的表面層上形成應(yīng)力施加層。應(yīng)力施加層位于在源極-漏極擴(kuò) 散層的深度內(nèi)深入半導(dǎo)體基板的表面的位置。第三步驟，形成層間絕緣膜以 覆蓋虛設(shè)柵極電極和應(yīng)力施加層，然后使得虛設(shè)柵極電極從層間絕緣膜暴 露，并且進(jìn)一步去除虛設(shè)柵極電極，由此在層間絕緣膜中形成溝槽圖案(groove pattern )。第四步驟，在溝槽圖案的底部將所述半導(dǎo)體基板暴露的 表面下挖。第五步驟，在半導(dǎo)體基板的暴露表面中被下挖的溝槽圖案中隔著 柵極絕緣膜形成新的柵極電極。在前述工藝中，第三步驟中在形成有應(yīng)力施加層的狀態(tài)去除虛設(shè)柵極電 才及。這防止了從應(yīng)力施加層施加給半導(dǎo)體基板在柵才及電才及下面部分的應(yīng)力因 虛設(shè)柵極電極的抵抗而減弱。結(jié)果，應(yīng)力有效地從應(yīng)力施加層施加給基板在 半導(dǎo)體層之間的部分。而且，第四步驟進(jìn)一步下挖半導(dǎo)體基板在虛設(shè)柵極電 極下面的部分，從而4吏得在第五步驟中形成柵極絕緣膜和柵極電極后，溝道 部分位于在有效施加應(yīng)力的層之間深入半導(dǎo)體基板的表面的位置。結(jié)果，溝 道部分接收集中的應(yīng)力，該應(yīng)力遍布應(yīng)力施加層的深度方向施加給半導(dǎo)體基 板在半導(dǎo)體層之間的部分。因此，來自應(yīng)力施加層的應(yīng)力可以有效和集中地 施力口纟會(huì)溝道部分。本發(fā)明的再一實(shí)施例可以實(shí)施為以另 一方法制造半導(dǎo)體器件，包括如下 步驟。第一步驟，下挖半導(dǎo)體基板的表面，由此形成凹槽。第二步驟，在凹 槽中形成虛設(shè)柵極電極，并且在半導(dǎo)體基板的相鄰于虛設(shè)柵極電極兩側(cè)的表 面層中形成源極-漏極擴(kuò)散層。第三步驟，在源極-漏極擴(kuò)散層中形成應(yīng)力施 加層(應(yīng)力施加層在源極-漏極擴(kuò)散層的深度范圍內(nèi)深入半導(dǎo)體基板的表面 的位置)。第四步驟，形成層間絕緣膜以覆蓋虛設(shè)柵極電極和應(yīng)力施加層， 并使虛設(shè)柵極電極從層間絕緣膜暴露，并且去除虛設(shè)柵極電極，由此形成與 半導(dǎo)體基板中的凹槽重疊的溝槽圖案。第五步驟，在半導(dǎo)體基板包括凹槽的溝槽圖案中隔著柵極絕緣膜形成新的柵極電極。
在前述工藝中，第四步驟在形成有應(yīng)力施加層的狀態(tài)去除了虛設(shè)柵極電 極。這防止從應(yīng)力施加層施加給半導(dǎo)體基板在柵極電極下面部分的應(yīng)力因來 自虛設(shè)柵極電極的抵抗而減弱。結(jié)果，應(yīng)力從應(yīng)力施加層有效地施加給基板 在半導(dǎo)體層之間的部分。而且，第五步驟在半導(dǎo)體基板中包括凹槽的溝槽圖 案中隔著柵極絕緣膜形成新的柵極電極，這使得溝道部分位于在施加應(yīng)力的 層之間深入基板的表面的位置(溝道部分是有效施加應(yīng)力的部分)。結(jié)果， 溝道部分接收集中的應(yīng)力，該應(yīng)力遍布應(yīng)力施加層的深度方向施加給半導(dǎo)體 基板在半導(dǎo)體層之間的部分。因此，來自應(yīng)力施加層的應(yīng)力可以有效和集中 地施加給溝道部分。
如上所述，本發(fā)明使應(yīng)力從相鄰于柵極電極兩側(cè)的應(yīng)力施加層有效地施 加給溝道部分。這導(dǎo)致載流子遷移率的改善，并且因此而改善半導(dǎo)體器件的 性能。


圖l是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的截面圖2A至2P的截面圖示出了根據(jù)第 一 實(shí)施例的制造方法的第 一 示例；
圖3是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的截面圖4A至4C的截面圖示出了根據(jù)第二實(shí)施例的制造方法中的特征步驟；
圖5是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的截面圖6A至6M的截面圖示出了根據(jù)第三實(shí)施例的制造方法；
圖7A至7M的截面圖示出了根據(jù)第三實(shí)施例的制造方法的修改示例；
圖8是示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的截面圖9A至9J的截面圖示出了根據(jù)第四實(shí)施例的制造方法的第一示例；
圖IO是示出根據(jù)第五實(shí)施例的半導(dǎo)體器件的截面圖；以及
圖11的截面圖示出了現(xiàn)有技術(shù)的半導(dǎo)體器件的一個(gè)示例。
具體實(shí)施例方式
下面，將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。每個(gè)實(shí)施例的描述首先包 括半導(dǎo)體器件的結(jié)構(gòu)，然后是半導(dǎo)體器件的制造方法。
4艮據(jù)第 一 實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)>圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件1-1的主要部分的截面 圖。該圖所示的半導(dǎo)體器件1-1是場效應(yīng)晶體管型半導(dǎo)體器件。其以下面的 方式構(gòu)造。
在單晶硅的半導(dǎo)體基板3上形成半導(dǎo)體器件。半導(dǎo)體基板3具有通過下
挖其表面形成的凹槽3a。在半導(dǎo)體基板3上形成柵極電極7，該柵極電極7 隔著柵極絕緣膜5填充凹槽3a。在柵極電極7的兩側(cè)形成絕緣側(cè)壁9。在半 導(dǎo)體基板3的相鄰于具有側(cè)壁9的柵極電極7的兩側(cè)的表面上，形成源極-漏極擴(kuò)散層11。源極-漏極擴(kuò)散層11的表面覆蓋有硅化物膜13。
在第一實(shí)施例中，硅化物膜13用作給半導(dǎo)體基板3的柵極電極7下面 的部分中的溝道部分ch施加應(yīng)力的應(yīng)力施加層。硅化物膜(應(yīng)力施加層) 13通過稍后描述的制造方法的部分中的步驟形成。其通過將已經(jīng)形成有源極 -漏極擴(kuò)散層11的半導(dǎo)體基板3的暴露表面轉(zhuǎn)換成硅化物而形成。該硅化物 膜13在源極-漏極擴(kuò)散層11的深度內(nèi)具有從半導(dǎo)體基板3的表面開始的足夠 深度的dl。
如果dl表示從半導(dǎo)體基板3的表面開始的硅化物膜(應(yīng)力施加層)13 的深度，并且d2表示埋入柵極絕緣膜5和柵極電極7的凹槽3a的深度(或 者溝道ch的深度)，那么應(yīng)當(dāng)保持[d2]〈[dl]的關(guān)系。在上述具體的范圍內(nèi)， 溝道部分ch的優(yōu)選深度d2應(yīng)當(dāng)實(shí)驗(yàn)確定，從而給溝道部分ch施加最大的 應(yīng)力。
硅化物膜13由鈷(Co)、鎳(Ni)或者鉑(Pt)的硅化物形成。該成分 的硅化物膜用作給單晶硅的半導(dǎo)體基板3施加拉應(yīng)力的應(yīng)力施加層。因此， 具有硅化物膜13的半導(dǎo)體器件1-1適合用于n溝道型的場效應(yīng)晶體管。附 帶地，如果硅化物膜13是施加壓應(yīng)力的，則具有該硅化物膜13的半導(dǎo)體器 件1 -1適合用于p溝道型的場效應(yīng)晶體管。
柵極絕緣膜5和柵極電極7是鑲嵌柵極結(jié)構(gòu)，并且柵極電極7具有絕緣 側(cè)壁9。在該結(jié)構(gòu)中，覆蓋半導(dǎo)體基板3和硅化物膜(應(yīng)力施加層)13的層 間絕緣膜15具有側(cè)壁由側(cè)壁9限定的溝槽圖案17。溝槽圖案17的底部在通 過下挖半導(dǎo)體基板3形成的凹槽3a的底部。柵極絕緣膜5形成為覆蓋溝槽 圖案17的包括底部的內(nèi)壁，并且柵極電極7形成為隔著柵極絕緣膜5填充 溝槽圖案17。
附帶地，半導(dǎo)體器件1-1可以選擇性地覆蓋有上層絕緣膜19。在此情況下，該結(jié)構(gòu)可以修改為使得到達(dá)硅化物膜(應(yīng)力施加層)13的連接孔21形 成在上層絕緣膜19和層間絕緣膜15中，并且形成通過連接孔21底部的硅 化物膜(應(yīng)力施加層)13連接到源極-漏極擴(kuò)散層11的配線23。
構(gòu)成柵極絕緣膜5的高介電常數(shù)絕緣膜可以是由包含選自鋁(Al)、釔 (Y)、鋯(Zr)、鑭(La)、鉿(Hf)和鉭(Ta)的至少一種的氧化物、氧硅 化物(oxysilicide )、氧氮化物(oxynitride )或者氧氮娃化物(oxynitridesilicide ) 形成。具體地講，例如為Hf02、 Zr02、 La203、 Y203、 Ta205、 A1203、 HfSiOx、 ZrSiOx、 ZrTiOx、 HfA10x、 ZrA10x及其氮化物例如為HfSiON。這些材料在 介電常數(shù)上根據(jù)它們的成分和結(jié)晶度而略微變化。例如，Hf02和Zr02分別 具有介電常數(shù)25至30和20至25。附帶地，柵極絕緣膜5可以是由氧化硅 膜和高介電常數(shù)(高K)絕緣膜組成的層疊結(jié)構(gòu)。
構(gòu)成柵極電極7的主要金屬層可以由金屬，如Ti、 Ru、 Hf、 Ir、 Co、 W、 Mo、 La、 Ni、 Cu和Al，或者其Si化合物或N化合物，或者其組合物來形 成。在層疊結(jié)構(gòu)的情況下，其可以與多于一個(gè)金屬膜結(jié)合，該金屬膜作為功 函數(shù)調(diào)節(jié)層控制柵極電極的功函數(shù)或者控制閾值電壓，由此減少柵極電極的 電阻。該金屬膜應(yīng)當(dāng)與柵極絕緣膜接觸。
在n型場效應(yīng)晶體管的情況下，柵極電極7的功函數(shù)應(yīng)當(dāng)不高于4.6 eV, 優(yōu)選不高于4.3 eV。相比之下，在p型場效應(yīng)晶體管的情況下，柵極電極7 的功函數(shù)應(yīng)當(dāng)不低于4.6 eV,優(yōu)選不低于4.9 eV。所希望的是柵極電極7的 功函數(shù)的n型和p型之間的差異應(yīng)當(dāng)不少于0.3 eV。
在柵極電極7為層疊結(jié)構(gòu)的情況下，下層為功函數(shù)調(diào)節(jié)層，功函數(shù)調(diào)節(jié) 層應(yīng)當(dāng)由選自Ti、 V、 Ni、 Zr、 Nb、 Mo、 Ru、 Hf、 Ta、 W和Pt的任意金屬 和包含它們的合金形成，其具有合適的功函數(shù)。其它的材料包括該些金屬的 化合物，如金屬氮化物和金屬硅化物(金屬和半導(dǎo)體的化合物)。
具體地講，n型場效應(yīng)晶體管的柵極電極7應(yīng)當(dāng)優(yōu)選由Hf或Ta或者其 合金或其化合物形成，更優(yōu)選由HfSix形成。HfSix的功函數(shù)根據(jù)其成分和結(jié) 晶度而變化；該功函數(shù)通常約為4.1至4.3 eV。
同樣，p型場效應(yīng)晶體管的柵極電極7應(yīng)當(dāng)優(yōu)選由Ti、 Mo或Ru或其合 金或其化合物形成，更優(yōu)選由TiN或Ru形成。TiN的功函數(shù)根據(jù)其成分和 結(jié)晶度而變化；該功函數(shù)通常約為4.5至5.0eV。
因此，在半導(dǎo)體基板3上形成p型場效應(yīng)晶體管或者n型場效應(yīng)晶體管的情況下，它們中至少一個(gè)的柵極電極可以具有包括控制柵極電極功函數(shù)的
層的層疊結(jié)構(gòu)。附帶地，在p型場效應(yīng)晶體管和n型場效應(yīng)晶體管二者都具
有控制柵極電極功函數(shù)的層的情況下，各柵極電極應(yīng)當(dāng)構(gòu)造為它們的每一個(gè) 都具有合適的功函數(shù)。
在如上所述構(gòu)造的半導(dǎo)體器件1-1中，溝道部分ch相鄰于與半導(dǎo)體基板 3中的柵極絕緣膜5的界面，并形成為在硅化物膜(應(yīng)力施加層)13的厚度 內(nèi)深入半導(dǎo)體基板3的表面。
作為該結(jié)構(gòu)的結(jié)果，施加給半導(dǎo)體基板3對(duì)應(yīng)于硅化物膜(應(yīng)力施加層) 13厚度的部分的應(yīng)力集中到位于硅化物膜(應(yīng)力施加層)13的深度方向上 半途的溝道部分ch。因此，前述結(jié)構(gòu)允許應(yīng)力從硅化物膜(應(yīng)力施加層)13 施加給溝道部分ch，比溝道部分在與半導(dǎo)體基板3的表面近似相同高度的現(xiàn) 有技術(shù)中的結(jié)構(gòu)更加有效。
結(jié)果，改善了載流子遷移率，而與構(gòu)成硅化物膜(應(yīng)力施加層)13的材 料濃度無關(guān)。而且，這有助于改善半導(dǎo)體器件1-1的性能。
<根據(jù)第 一 實(shí)施例的半導(dǎo)體器件的制造方法>
圖2A至2P的截面圖示出了上面參考圖1說明的根據(jù)第一實(shí)施例的半導(dǎo) 體器件1-1的制造方法的步驟。與圖1中采用的相同附圖標(biāo)記用于圖2A至 2P中的對(duì)應(yīng)元件。
圖2A所示的第一步驟是形成STI (淺溝道隔離)結(jié)構(gòu)的隔離31，隔離 31是氧化硅膜，填充單晶硅的半導(dǎo)體基板3的表面中的溝槽。
圖2B所示的后續(xù)步驟是通過表面氧化形成防止溝道效應(yīng)(channeling ) 的氧化硅的保護(hù)膜33 (約5至10nm厚)。為了調(diào)整閾值電壓，該步驟后進(jìn) 行雜質(zhì)的離子注入，該雜質(zhì)例如為磷(P)、砷(As)、硼(B)和銦(In)。 對(duì)于形成n溝道型場效應(yīng)晶體管的區(qū)域和形成p溝道型場效應(yīng)晶體管的區(qū)域 選擇離子注入的合適雜質(zhì)。前者和后者的區(qū)域?qū)⒎謩e稱為nMOS區(qū)域和 pMOS區(qū)域。在離子注入后，去除保護(hù)膜33。
圖2C所示的后續(xù)步驟是通過熱氧化形成氧化硅的虛設(shè)柵極絕緣膜35 (約l至3nm厚)。然后，通過CVD (化學(xué)氣相沉積)工藝用多晶硅或者非 晶硅的虛設(shè)柵極電極膜37 (約100至150nm厚)覆蓋該虛設(shè)柵極絕緣膜35。 然后通過CVD工藝進(jìn)一步用氮化硅的硬掩模層39 (約30至100nm厚)。
圖2D所示的后續(xù)步驟是通過圖案化將硬掩模層39、虛設(shè)柵極電極膜37和虛設(shè)柵極絕緣膜35蝕刻成柵極電極的形狀而形成虛設(shè)柵極的形狀。
該圖案化蝕刻以下面的方式完成。首先，通過光學(xué)光刻或者電子束光刻 在硬掩模層39上形成柵極電極的抗蝕劑圖案。該抗蝕劑圖案用作掩模，以
在硬掩模層39上執(zhí)行蝕刻，并且圖案化硬掩模層39。如此圖案化的硬掩模 39用于在虛設(shè)柵極電極膜37上執(zhí)行蝕刻，由此形成虛設(shè)柵極電極37a,并 且進(jìn)一步圖案化虛設(shè)柵極絕緣膜35。通過有適當(dāng)選擇性的干蝕刻執(zhí)行該圖案 化以幾乎不損傷硬掩模層39。采用虛設(shè)柵極絕緣膜35作為停止層通過蝕刻 實(shí)現(xiàn)虛設(shè)柵極電極膜37的圖案化。這樣能夠防止蝕刻損害半導(dǎo)體基板3相 鄰于虛設(shè)柵極結(jié)構(gòu)A兩側(cè)的表面部分。
圖2E所示的后續(xù)步驟是在虛設(shè)柵極結(jié)構(gòu)A的側(cè)面形成第一絕緣側(cè)壁 9-1。側(cè)壁9-1可以由CVD工藝通過形成氮化石圭膜(約1至10nm厚)，并且 由各向異性蝕刻(干蝕刻)執(zhí)行回蝕刻而形成，從而氮化硅膜僅在虛設(shè)柵極 結(jié)構(gòu)A的側(cè)面保留。附帶地，第一側(cè)壁9-1可以通過回蝕刻由沉積的氧化硅 膜形成。作為選擇，它們可以通過虛設(shè)柵極電極37a的側(cè)壁的氧化而形成。
附帶地，第一側(cè)壁9-l是可選擇的，并且它們根據(jù)需要而形成，這是因 為只有隨后在源極-漏極區(qū)域中形成延伸時(shí)需要它們以調(diào)整該延伸的位置。
圖2F所示的后續(xù)步驟是通過離子注入將雜質(zhì)引入半導(dǎo)體基板3的表面 層中，以便在源極-漏極區(qū)域中形成延伸lle。該步驟中采用的雜質(zhì)是，對(duì)于 pMOS區(qū)域?yàn)閜型雜質(zhì)，如B和In,而對(duì)于nMOS區(qū)域?yàn)閚型雜質(zhì)，如As 和P。以約0.5至2keV的能量和約5x 10"to2x 1015個(gè)離子/cn^的劑量完 成離子注入。
圖2G所示的后續(xù)步驟是由CVD工藝通過在第一側(cè)壁9-1的外側(cè)上形成 氮化硅膜，并且在其上執(zhí)行回蝕刻，而形成第二絕緣側(cè)壁9-2。附帶地，在 下文，第一側(cè)壁9-1和第二側(cè)壁9-2將統(tǒng)稱為側(cè)壁9。
圖2G所示的步驟之后是用雜質(zhì)(如P、 As和B)進(jìn)行離子注入，以形 成源極-漏極擴(kuò)散層11。該離子注入之后是900至IIO(TC下60秒或者更少的 熱處理，以激活注入的雜質(zhì)。附帶地，該步驟中采用的雜質(zhì)對(duì)于pMOS區(qū)域 為p型雜質(zhì)，如B和In,而對(duì)于nMOS區(qū)域?yàn)閚型雜質(zhì)，如As和P。
圖2H所示的后續(xù)步驟是通過硅化工藝在源極-漏極擴(kuò)散層11的表面上 形成金屬硅化物膜13作為應(yīng)力施加層。金屬硅化物膜13的金屬選自鈷(Co )、 鎳(Ni)和鉑(Pt)。該金屬硅化物膜13減少了源極-漏極擴(kuò)散層11的接觸電阻。隨著硅化物形成工藝的進(jìn)行，使得硅化物膜(應(yīng)力施加層)13在源極 -漏極擴(kuò)散層11的表面或者單晶硅的半導(dǎo)體基板3的表面中的深度方向上生
長。因此，重要的是硅化物膜(應(yīng)力施加層)13應(yīng)當(dāng)充分向下生長，到源極 -漏極擴(kuò)散層11的深度內(nèi)距半導(dǎo)體基板3的表面的深度(dl )。
圖2I所示的后續(xù)步驟是形成氧化硅的層間絕緣膜15以將虛設(shè)柵極結(jié)構(gòu) A和硅化物膜(應(yīng)力施加層)13埋在層間絕緣膜15中。
圖2J所示的后續(xù)步驟是由CMP (化學(xué)機(jī)械拋光)工藝拋光層間絕緣膜 15的表面，直到虛設(shè)4冊(cè)極結(jié)構(gòu)A的虛設(shè)4冊(cè)極電極37a暴露。
圖2K所示的后續(xù)步驟是通過干蝕刻去除多晶硅或者非晶硅的虛設(shè)柵極 電極37a，然后通過濕蝕刻去除氧化硅的虛設(shè)柵極絕緣膜35。這樣，在覆蓋 半導(dǎo)體基板3和硅化物膜(應(yīng)力施加層)13的層間絕緣膜15中去除虛設(shè)柵 極結(jié)構(gòu)A后形成溝槽圖案17，并且使得半導(dǎo)體基板3在溝槽17的底部暴露。 該溝槽圖案17的側(cè)壁由側(cè)壁9 ( 9-1和9-2)限定。
圖2L所示的后續(xù)步驟是在溝槽圖案17的底部(通過凹槽蝕刻)下挖半 導(dǎo)體基板3暴露的表面，由此在半導(dǎo)體基板3中形成凹槽3a。因此，在遠(yuǎn)離 硅化物膜(應(yīng)力施加層)13的位置下挖溝槽圖案17。
這種下挖應(yīng)當(dāng)以這樣的方式完成，保持[d2]〈[dl]的關(guān)系，其中dl表示 硅化物膜(應(yīng)力施加層)13距半導(dǎo)體基板3表面的深度，而d2表示凹槽3a (或者溝道深度d2)的深度。附帶地，凹槽3a的溝道深度d2在上面規(guī)定的 范圍內(nèi)的優(yōu)化值應(yīng)當(dāng)實(shí)驗(yàn)確定，從而給這里要形成的MOS晶體管(場效應(yīng) 晶體管)的溝道部分施加最大的應(yīng)力。
這樣來完成凹槽蝕刻，通過在等離子體氣氛中氧化在單晶硅的半導(dǎo)體基 板3上形成氧化硅膜(約1至2nm厚)，然后通過以氫氟酸的濕蝕刻去除氧 化硅膜。等離子體氧化和濕蝕刻的步驟可以根據(jù)溝道深度d2的需要而重復(fù) 多次。這樣，能夠防止凹槽蝕刻中產(chǎn)生對(duì)半導(dǎo)體基板3的暴露表面的損壞。 而且，等離子體氧化應(yīng)當(dāng)在不高于500。C的溫度下進(jìn)行，以防止雜質(zhì)因受熱 而再擴(kuò)散。
附帶地，半導(dǎo)體基板3的表面氧化可以通過臭氧或者氣體的氧化以及上 述的等離子體氧化來完成。這樣的氧化也可以通過直接蝕刻(或者干蝕刻) 石圭化物表面來實(shí)現(xiàn)。
圖2M所示的后續(xù)步驟是形成柵極絕緣膜5以覆蓋通過下挖半導(dǎo)體基板3的表面形成的溝槽圖案17的側(cè)壁。所希望的是通過CVD工藝或者ALD (原子層沉積)工藝由上述的高介電常數(shù)材料形成柵極絕緣膜5。
圖2N所示的后續(xù)步驟是形成柵極電極材料膜7a以填充溝槽圖案17的 內(nèi)部，在柵極電極材料膜7a下面有柵極絕緣膜5。柵極電極材料膜7a是由 CVD工藝、PVD (物理氣相沉積)工藝或者ALD工藝形成的用于金屬柵極 的金屬層。柵極電極材料膜7a是可以是單層結(jié)構(gòu)或多層結(jié)構(gòu)。柵極電極材 料膜7a可由上面關(guān)于器件的結(jié)構(gòu)中所述的任何材料形成。
圖20所示的后續(xù)步驟是通過CMP拋光柵極電極材料膜7a和柵極絕緣 膜5,直到層間絕緣膜15暴露。這樣，用與柵極絕緣膜5保持接觸的柵極電 極材料膜7a，能夠在溝槽圖案17中形成柵極電極7。
上面剛剛所述的步驟之后可以有這樣的可選步驟，形成氧化硅的上層絕 緣膜19以覆蓋層間絕緣膜15和柵極電極7，如圖2P所示。然后，到達(dá)硅 化物膜(應(yīng)力施加層)13的連接孔21形成在上層絕緣膜19和層間絕緣膜 15中。此外，形成填充連接孔21的插塞和用于其連接的配線23。
前述各步驟制造了前面參考圖1描述的半導(dǎo)體器件1-1。它具有柵極電 極7，該柵極電極7形成在半導(dǎo)體基板3的表面中挖出的凹槽3a中，用絕緣 膜5將該柵極電極7圍繞。它還具有硅化物膜(應(yīng)力施加層)13，以覆蓋相 鄰于柵極電極7的兩側(cè)的源極-漏極擴(kuò)散層11表面的方式形成為深入半導(dǎo)體 基板3的表面。
上述制造方法提供下面的優(yōu)點(diǎn)。如參考圖2K所說明，去除虛設(shè)柵極結(jié) 構(gòu)A而保留硅化物膜(應(yīng)力施加層)13。因此，從硅化物膜(應(yīng)力施加層) 13施加給半導(dǎo)體基板3的在虛設(shè)柵極結(jié)構(gòu)A下面部分的應(yīng)力不受虛設(shè)柵極 電極37a的抵抗而減弱。結(jié)果，來自硅化物膜(應(yīng)力施加層)13的應(yīng)力有效 地施加纟會(huì)溝道部分ch。
而且，如參考圖2L所說明，在已經(jīng)去除虛設(shè)4冊(cè)極結(jié)構(gòu)A后，進(jìn)一步向 下挖溝槽圖案17底部的半導(dǎo)體基板3，從而溝道部分ch位于深入半導(dǎo)體基 板3的表面的位置。結(jié)果，溝道部分ch集中接收施加給半導(dǎo)體基板3在硅 化物膜(應(yīng)力施加層)13的深度方向上在硅化物膜(應(yīng)力施加層)13內(nèi)的 部分的應(yīng)力。因此，最終的半導(dǎo)體器件1-1構(gòu)造為使得來自硅化物膜(應(yīng)力 施加層)13的應(yīng)力有效并集中地施加給溝道部分ch。
爿艮據(jù)第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)>圖3是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件1-2的主要部分的截面 圖。該圖所示的半導(dǎo)體器件l-2是場效應(yīng)晶體管型半導(dǎo)體器件。其與前面參
考圖l說明的根據(jù)第一實(shí)施例的區(qū)別在于，半導(dǎo)體基板3的表面形成有源極 -漏極擴(kuò)散層11和硅化物膜(應(yīng)力施加層)13的部分通過凹槽蝕刻下挖。除
此，其結(jié)構(gòu)與根據(jù)第一實(shí)施例的結(jié)構(gòu)相同。
與第一實(shí)施例中的情況一樣，半導(dǎo)體器件形成在單晶硅的半導(dǎo)體基板3 上。半導(dǎo)體基板3具有通過下挖其表面形成的凹槽3a。在半導(dǎo)體基板3上形 成隔著柵極絕緣膜5填充凹槽3a的柵極電極7。在柵極電極7的兩側(cè)形成絕 緣側(cè)壁9。在第二實(shí)施例中，半導(dǎo)體基板3相鄰于具有側(cè)壁9的柵極電極的 兩側(cè)的表面具有通過凹槽蝕刻挖出的凹槽。而且，源極-漏極擴(kuò)散層ll相鄰 于被下挖的表面形成。源極-漏極擴(kuò)散層11的表面覆蓋有硅化物膜13。
在第二實(shí)施例中，硅化物膜13也用作應(yīng)力施加層，以給半導(dǎo)體基板3 在柵極電極7下面的部分中的溝道部分ch施加應(yīng)力。硅化物膜(應(yīng)力施加 層)13通過后面詳細(xì)描述的制造方法部分中的步驟形成。該硅化物膜通過將 半導(dǎo)體基板3的已經(jīng)形成源極-漏極擴(kuò)散層11的暴露表面轉(zhuǎn)換成硅化物而形 成。該硅化物膜在源極-漏極擴(kuò)散層11的深度內(nèi)具有距半導(dǎo)體基板3的表面 足夠的深度dl。
如果dl表示硅化物膜(應(yīng)力施加層)13距半導(dǎo)體基板3的表面的深度， 而d2表示埋設(shè)柵極絕緣膜5和柵極電極7的凹槽3a的深度(或者溝道部分 ch的深度)，則與第一實(shí)施例一樣，應(yīng)當(dāng)保持[d2]〈[dl]的關(guān)系。溝道部分ch 的優(yōu)化深度d2應(yīng)當(dāng)實(shí)驗(yàn)完成，從而與第一實(shí)施例一樣，給溝道部分ch施加 最大的應(yīng)力。
附帶地，根據(jù)第二實(shí)施例，所希望的是凹槽3a的底部應(yīng)當(dāng)設(shè)置在硅化 物膜(應(yīng)力施加層)13的厚度內(nèi)，或者在硅化物膜(應(yīng)力施加層)13的表 面和深度dl的位置(背側(cè))之間。
在此情況下，也與第一實(shí)施例一樣，硅化物膜13由鈷(Co)、鎳(Ni) 或者鉑(Pt)的硅化物形成。這樣成分的硅化物膜13用作給半導(dǎo)體基板3 施加4立應(yīng)力的應(yīng)力施加層。它可適用于n溝道型場效應(yīng)晶體管。另一方面， 如果硅化物膜13用于施加壓應(yīng)力，則這樣的半導(dǎo)體器件1-2適合于p溝道 型場效應(yīng)晶體管。
與第一實(shí)施例一樣，柵極絕緣膜5和柵極電極7為鑲嵌柵極結(jié)構(gòu)，并且柵極電極7具有絕緣側(cè)壁9。在此結(jié)構(gòu)中，層間絕緣膜15覆蓋半導(dǎo)體基板3 和硅化物膜(應(yīng)力施加層)13，具有由側(cè)壁9限定的側(cè)壁的溝槽圖案17。溝 槽圖案17的底部在通過下挖半導(dǎo)體基板3形成的凹槽3a的底部。柵極絕緣 膜5形成為覆蓋溝槽圖案17包括底部的內(nèi)壁，并且柵極電極7形成為隔著 柵極絕緣膜5填充溝槽圖案17。
附帶地，半導(dǎo)體器件1-2可以可選地覆蓋有上層絕緣膜19。在此情況下， 該結(jié)構(gòu)可以修改為使得到達(dá)硅化物膜(應(yīng)力施加層)13的連接孔21形成在 上層絕緣膜19和層間絕緣膜15中，并且形成通過連接孔21的底部的硅化 物膜(應(yīng)力施加層)13連接到源極-漏極擴(kuò)散層11的配線23。
與第一實(shí)施例一樣，柵極絕緣膜5應(yīng)當(dāng)優(yōu)選由高介電常數(shù)(高K)材料 形成，以便減少有效的膜厚度而保持物理膜厚度。高介電常數(shù)材料與第一實(shí) 施例中采用的相同。
柵極電極7在結(jié)構(gòu)和材料上與第 一 實(shí)施例的相同。
同樣，在如上構(gòu)造的半導(dǎo)體器件1-2中，溝道部分ch相鄰于與半導(dǎo)體基 板3中的柵極絕緣膜5的界面，形成為在硅化物膜(應(yīng)力施加層)13的厚度 內(nèi)深入半導(dǎo)體基板3的表面的位置。
該結(jié)構(gòu)的結(jié)果是，施加給半導(dǎo)體基板3對(duì)應(yīng)于硅化物膜(應(yīng)力施加層) 13厚度的部分的應(yīng)力集中到位于硅化物膜(應(yīng)力施加層)13的深度方向上 的半途的溝道部分ch。因此，前述結(jié)構(gòu)允許從硅化物膜(應(yīng)力施加層)13 給溝道部分ch施加的應(yīng)力比溝道部分與半導(dǎo)體基板3的表面高度近似相同 的現(xiàn)有技術(shù)中的結(jié)構(gòu)更加有效。
結(jié)果，改善了載流子遷移率，而與構(gòu)成硅化物膜(應(yīng)力施加層)13的材 料濃度無關(guān)。而且，這有助于改善半導(dǎo)體器件l-2的性能。
<根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法>
圖4A至4C是示出上面參考圖3說明的根據(jù)第二實(shí)施例的半導(dǎo)體器件 1-2的制造方法步驟的截面圖。下面，參考該圖和根據(jù)第一實(shí)施例的制造方 法的描述所采用的截面圖來描述根據(jù)第二實(shí)施例的制造方法。
第 一 步驟是執(zhí)行與前面第 一 實(shí)施例中參考圖2A至2G說明的相同的步驟。
第一步驟的結(jié)果如圖4A所示。單晶硅的半導(dǎo)體基板3由形成在其表面 上的隔離31隔開。形成虛設(shè)柵極結(jié)構(gòu)A,該虛設(shè)柵極結(jié)構(gòu)A由硬掩模層39、虛設(shè)柵極電極膜37和虛設(shè)絕緣膜35組成，并通過圖案化蝕刻成柵極電極的
形狀而形成。在虛設(shè)柵極結(jié)構(gòu)A的側(cè)面形成側(cè)壁9,其由絕緣第一側(cè)壁9-l 和外面的第二側(cè)壁9-2組成。在側(cè)壁9的下面形成具有延伸lie的源極-漏極 擴(kuò)散層11。
圖4B所示的后續(xù)步驟是通過凹槽蝕刻下挖半導(dǎo)體基板3的暴露表面或 者源極-漏極擴(kuò)散層11的暴露表面。
圖4C所示的后續(xù)步驟是通過硅化工藝在源極-漏極擴(kuò)散層11上形成諸 如鈷(Co)、鎳(Ni)和鉬(Pt)的金屬的硅化物膜13 (作為應(yīng)力施加層)。 該硅化物膜13減少了源極-漏極擴(kuò)散層11的接觸電阻。隨著硅化物形成工藝 的進(jìn)行，硅化物膜(應(yīng)力施加層)13也在源極-漏極擴(kuò)散層11的表面中或者 單晶硅的半導(dǎo)體基板3的表面中在深度方向上生長。因此，重要的是硅化物 膜(應(yīng)力施加層)13應(yīng)當(dāng)在源極-漏極擴(kuò)散層11的深度內(nèi)充分生長到距半導(dǎo) 體基板的表面的深度dl。
前述步驟之后的步驟已經(jīng)在前面第 一實(shí)施例中參考圖21至2P進(jìn)行了說明。
就是說，這些步驟是形成層間絕緣膜15，通過CMP拋光其表面，直到 虛設(shè)柵極結(jié)構(gòu)A的虛設(shè)柵極電極37a暴露，并且去除該虛設(shè)柵極結(jié)構(gòu)A,由 此形成溝槽圖案17,并且使得半導(dǎo)體基板3在溝槽圖案17的底部暴露。該 溝槽圖案17具有其由側(cè)壁9 (9-1和9-2)限定的側(cè)壁。
接下來的步驟是要下挖溝槽圖案17底部上的半導(dǎo)體基板3的暴露表面， 在半導(dǎo)體基板3中執(zhí)行凹槽蝕刻以形成凹槽3a,并且在遠(yuǎn)離硅化物膜(應(yīng)力 施加層)13的位置下挖溝槽圖案17。如果硅化物膜(應(yīng)力施加層)13距半 導(dǎo)體基板3的表面的深度為dl,并且凹槽3a的深度(或者溝道深度)為d2， 則應(yīng)當(dāng)保持[d2] < [dl]的關(guān)系。然而，在第二實(shí)施例中，所希望的是以凹槽 3a的底部位于硅化物膜(應(yīng)力施加層)13的厚度內(nèi)或者硅化物膜(應(yīng)力施 加層)13的表面和深度dl的位置(背側(cè))之間的方式執(zhí)行凹槽蝕刻。
然后，形成柵極絕緣膜5以覆蓋通過下挖半導(dǎo)體基板3的表面形成的溝 槽圖案17的內(nèi)壁。此外，形成柵極絕緣膜5，并且形成柵極電極材料膜7a, 而且通過CMP將它們拋光以形成柵極電極7，在溝槽圖案17中保留柵極電 極材料膜7a和并插設(shè)柵極絕緣膜5。其后，形成上層絕緣膜19、連接孔21 和配線23。這樣，就獲得了半導(dǎo)體器件1-2,其這樣來構(gòu)造，柵極電極7隔著絕緣
膜5形成在半導(dǎo)體基板3的表面中挖出的凹槽3a中，并且硅化物膜(應(yīng)力 施加層)13形成在深入半導(dǎo)體基板3的表面的位置以覆蓋相鄰于柵極電極7 的兩側(cè)的源極-漏極擴(kuò)散層11,如前面參考圖3的說明。
根據(jù)第二實(shí)施例的制造方法與根據(jù)第一實(shí)施例的相同之處在于，去除虛
設(shè)柵極結(jié)構(gòu)A，形成有硅化物膜(應(yīng)力施加層)13。因此，從硅化物膜(應(yīng) 力施加層)13施加給半導(dǎo)體基板3在虛設(shè)柵極結(jié)構(gòu)A下面的部分的應(yīng)力不 因來自虛設(shè)柵極電極37a的抵抗而減弱。結(jié)果，來自硅化物膜(應(yīng)力施加層) 13的應(yīng)力有效地施加給溝道部分ch。
與第一實(shí)施例一樣，在去除虛設(shè)柵極結(jié)構(gòu)A后，溝槽圖案17底部的半 導(dǎo)體基板3進(jìn)一步下挖，從而溝道部分ch設(shè)置為深入半導(dǎo)體基板3的表面 的位置。結(jié)果，溝道部分ch集中接收施加給半導(dǎo)體基板3的在硅化物膜(應(yīng) 力施加層)13的深度方向上在硅化物膜(應(yīng)力施加層)13內(nèi)的部分上的應(yīng) 力。因此，最終的半導(dǎo)體器件102構(gòu)造為使得來自硅化物膜(應(yīng)力施加層) 13的應(yīng)力有效和集中地施加給溝道部分ch。
4艮據(jù)第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)>
圖5是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體器件1-3的主要部分的截面 圖。該圖所示的半導(dǎo)體器件l-3是場效應(yīng)晶體管型的半導(dǎo)體器件。其與前面 參考圖1說明的第一實(shí)施例的區(qū)別在于，柵極絕緣膜5沒有完全覆蓋溝槽圖 案17的內(nèi)壁，而是允許內(nèi)壁的上部暴露。除此之外，其結(jié)構(gòu)與根據(jù)第一實(shí) 施例的結(jié)構(gòu)相同。
與第一實(shí)施例一樣，半導(dǎo)體器件形成在單晶硅的半導(dǎo)體基板3上。半導(dǎo) 體基板3具有通過下挖其表面而形成的凹槽3a。在半導(dǎo)體基板3上形成隔著 柵極絕緣膜5填充凹槽3a的柵極電極7。在4冊(cè)極電極7的兩側(cè)形成絕緣側(cè)壁 9。半導(dǎo)體基板3相鄰于具有側(cè)壁9的柵極電極7兩側(cè)的表面具有源極-漏極 擴(kuò)散層11。源極-漏極擴(kuò)散層11的表面覆蓋有硅化物膜13。
在第三實(shí)施例中，硅化物膜13也用作應(yīng)力施加層，以給半導(dǎo)體基板3 在柵極電極7下面的部分中的溝道部分ch施加應(yīng)力。硅化物膜(應(yīng)力施加 層)13通過稍后詳細(xì)描述的制造方法部分中的步驟形成。該硅化物膜通過將 半導(dǎo)體基板3已經(jīng)形成源極-漏極擴(kuò)散層11的暴露表面轉(zhuǎn)換成硅化物而形成。 該硅化物膜在源極-漏極擴(kuò)散層11的深度內(nèi)具有距半導(dǎo)體基板3的表面的足夠的深度dl。
如果dl表示硅化物膜(應(yīng)力施加層)13距半導(dǎo)體基板3表面的深度， 并且d2表示埋設(shè)有斥冊(cè)極絕緣膜5和柵極電極7的凹槽3a的深度(或者溝道 部分ch的深度)，則與第一實(shí)施例一樣，應(yīng)當(dāng)保持[d2] < [dl]的關(guān)系。溝道 部分ch的優(yōu)化深度d2應(yīng)當(dāng)實(shí)驗(yàn)確定，從而與第一實(shí)施例一樣，給溝道部分 ch施加最大的應(yīng)力。
與第一實(shí)施例一樣，所希望的是溝道部分ch應(yīng)當(dāng)位于硅化物膜(應(yīng)力 施加層)13的厚度內(nèi)或者硅化物膜(應(yīng)力施加層)13的表面和深度dl的位 置(背側(cè))之間。
在此情況下，也與第一實(shí)施例一樣，硅化物膜13由鈷(Co)、鎳(Ni) 或者鉬(Pt)的硅化物形成。這樣成分的硅化物膜13用作給半導(dǎo)體基板3 施加拉應(yīng)力的應(yīng)力施加層。它可適合用于n溝道型場效應(yīng)晶體管。另一方面， 如果硅化物膜13是施加壓應(yīng)力的，則具有該硅化物膜的半導(dǎo)體器件1-3適 合用于p溝道型場效應(yīng)晶體管。
與第一實(shí)施例一樣，柵極絕緣膜5和柵極電極7是鑲嵌柵極結(jié)構(gòu)，并且 柵極電極7具有絕緣側(cè)壁9。在該結(jié)構(gòu)中，覆蓋半導(dǎo)體基板3和硅化物膜(應(yīng) 力施加層)13的層間絕緣膜15具有側(cè)壁由側(cè)壁9限定的溝槽圖案17。溝槽 圖案17的底部在通過下挖半導(dǎo)體基板3形成的凹槽3a的底部。于是，在第 三實(shí)施例中，柵極絕緣膜5形成為覆蓋作為溝槽圖案17下部的凹槽3a的內(nèi) 壁，并且允許溝槽圖案17的內(nèi)壁的上部暴露，而且柵極電極7形成為隔著 柵極絕緣膜5填充溝槽圖案17。
附帶地，半導(dǎo)體器件1-3可以可選地覆蓋有上層絕緣膜19。在此情況下， 該結(jié)構(gòu)可以修改為使得到達(dá)硅化物膜(應(yīng)力施加層)13的連接孔21形成在 上層絕緣膜19和層間絕緣膜15中，并且配線23形成為在連接孔21的底部 通過硅化物膜(應(yīng)力施加層)13連接到源極-漏極擴(kuò)散層11。
與第一實(shí)施例一樣，柵極絕緣膜5應(yīng)當(dāng)優(yōu)選由高介電常數(shù)(高K)材料 形成，以便減少有效膜厚度而保持物理膜厚度。高介電常數(shù)材料為與第一實(shí) 施例采用的相同。
柵極電極7在結(jié)構(gòu)和材料上與第一實(shí)施例相同。
同樣，在如上所述構(gòu)造的半導(dǎo)體器件1-3中，相鄰于與半導(dǎo)體基板3中 的柵極絕緣膜5的界面的溝道部分ch形成為在硅化物膜(應(yīng)力施加層)13的厚度內(nèi)深入半導(dǎo)體基板3的表面的位置。
該結(jié)構(gòu)的結(jié)果是，施加給半導(dǎo)體基板3對(duì)應(yīng)于硅化物膜(應(yīng)力施加層)
13厚度的部分的應(yīng)力集中到位于硅化物膜(應(yīng)力施加層)13的厚度方向上 半途的溝道部分ch。因此，前述結(jié)構(gòu)允許從硅化物膜(應(yīng)力施加層)13施 加給溝道部分ch的應(yīng)力比現(xiàn)有技術(shù)中溝道部分與半導(dǎo)體基板3表面的高度 近似相同的結(jié)構(gòu)更加有效。
結(jié)果，改善了載流子遷移率，而與構(gòu)成硅化物膜(應(yīng)力施加層)13的材 料濃度無關(guān)。而且，這貢獻(xiàn)于改善半導(dǎo)體器件1-3的性能。
另外，根據(jù)第三實(shí)施例的半導(dǎo)體器件構(gòu)造為使得柵極絕緣膜5以溝槽圖 案17的內(nèi)壁上部暴露的方式僅形成在構(gòu)成溝槽圖案17下部的凹槽3a的內(nèi) 壁上。因此，由高介電常數(shù)材料形成的柵極絕緣膜5在柵極電極7和配線23 之間不存在，并且這產(chǎn)生防止器件性能因柵極電極7和配線23之間的寄生 電容而下降的效果。
4艮據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法>
圖6A至6M的截面圖示出了前面參考圖5已經(jīng)說明的根據(jù)第三實(shí)施例 的半導(dǎo)體器件1-3的制造方法的步驟。下面參考這些圖來描述根據(jù)第三實(shí)施 例的制造方法。
圖6A所示的第一步驟是以與第一實(shí)施例相同的方式，在半導(dǎo)體基板的 表面層中形成隔離，形成保護(hù)膜(未示出)，通過保護(hù)膜進(jìn)行雜質(zhì)的離子注 入以調(diào)整閾值電壓，并且在離子注入后去除保護(hù)膜。
圖6B所示的后續(xù)步驟是在半導(dǎo)體基板3中的隔離31之間保持的空間中 形成溝爿犬凹槽(groove-like recess ) 3a,該凹槽3a與稍后形成的一冊(cè)才及電4及一 致。該凹槽3a通過光學(xué)光刻或者電子束光刻形成的抗蝕劑圖案的掩模在半 導(dǎo)體基板3上進(jìn)行凹槽蝕刻形成。附帶地，因?yàn)榘疾?a的表面層為溝道部 分，所以溝道深度，即凹槽3a的深度與第一實(shí)施例中說明的溝道深度d2相 同。該溝道深度d2與第一實(shí)施例中的相同，并且對(duì)于稍后形成的硅化物膜 (應(yīng)力施加層)的深度dl應(yīng)當(dāng)保持[d2] < [dl]的關(guān)系。
圖6C所示的后續(xù)步驟是以覆蓋通過下挖半導(dǎo)體基板3的表面形成的凹 槽3a的內(nèi)壁的方式，通過CVD或者ALD工藝，由高介電常數(shù)材料(上述 的)形成柵極絕緣膜5。附帶地，盡管在該步驟中柵極絕緣膜5由高介電常 數(shù)材料預(yù)先形成，但是它也可以由虛設(shè)氧化膜替代。圖6D所示的后續(xù)步驟是依次用多晶硅或者非晶硅的虛設(shè)柵極電極膜37 和氮化硅的硬掩模層39覆蓋柵極絕緣膜5。
圖6E所示的后續(xù)步驟是通過抗蝕劑圖案作為掩模(未示出)在硬掩模 層39上執(zhí)行蝕刻，以便圖案化硬掩模層39。在虛設(shè)柵極電極膜37上通過圖 案化的硬掩模層39進(jìn)一步執(zhí)行蝕刻，以使其圖案化而形成虛設(shè)柵極電極 37a。以高介電常數(shù)材料的柵極絕緣膜5用作停止層的方式執(zhí)行虛設(shè)柵極電 極膜37的圖案化，從而蝕刻損壞不進(jìn)入虛設(shè)柵極結(jié)構(gòu)A兩側(cè)的半導(dǎo)體基板 3的表面。以HBr/02作為蝕刻氣體通過干蝕刻實(shí)現(xiàn)該蝕刻。
前述干蝕刻之后以柵極絕緣膜5僅保留在虛設(shè)柵極結(jié)構(gòu)A下的方式對(duì)柵 極絕緣膜5進(jìn)行蝕刻。
在所示的示例中，虛設(shè)柵極結(jié)構(gòu)A與凹槽3a—致。然而，該實(shí)施例不 限于此；可以該圖案錯(cuò)位，只要虛設(shè)柵極結(jié)構(gòu)A與凹槽3a重疊。
圖6F所示的后續(xù)步驟是在虛設(shè)柵極結(jié)構(gòu)A的側(cè)壁上形成絕緣第一側(cè)壁 9-1。執(zhí)行離子注入，以將雜質(zhì)(形成源極-漏極擴(kuò)散層的延伸lie)引入半 導(dǎo)體基板3的表面層。附帶地，以與第一實(shí)施例相同的方式執(zhí)行該離子注入， 以為pMOS區(qū)域和nMOS區(qū)域引入不同的雜質(zhì)。該步驟可以根據(jù)需要而可 選地l丸行。
圖6G所示的后續(xù)步驟是在第一側(cè)壁9-1的外面形成絕緣第二側(cè)壁9-2。 附帶地，在下文，第一側(cè)壁9-1和第二側(cè)壁9-2統(tǒng)稱為側(cè)壁9。
然后，執(zhí)行雜質(zhì)的離子注入而形成源極-漏極擴(kuò)散層11,并且執(zhí)行熱處 理而激活該雜質(zhì)。附帶地，在虛設(shè)柵極結(jié)構(gòu)A的圖案與凹槽3a的圖案錯(cuò)位， 并且凹槽3a的底部從虛設(shè)柵極結(jié)構(gòu)A暴露的情況下，所希望的是凹槽3a的 該暴露部分完全覆蓋有第二側(cè)壁9-2。
圖6H所示的后續(xù)步驟是通過硅化工藝在側(cè)壁9外面的源極-漏極擴(kuò)散層 11的表面上形成金屬硅化物膜13作為應(yīng)力施加層。用于金屬硅化物膜13 的金屬選自鈷(Co)、鎳(Ni)和鉑(Pt)。該硅化物膜13減少源極-漏極擴(kuò) 散層11的接觸電阻。隨著硅化物形成工藝的進(jìn)行，使得硅化物膜(應(yīng)力施 加層)13在源極-漏極擴(kuò)散層11的表面或者單晶硅的半導(dǎo)體基板3的表面中 在深度方向上生長。因此，重要的是硅化物膜(應(yīng)力施加層)13應(yīng)當(dāng)在源極 -漏極擴(kuò)散層11的深度內(nèi)從半導(dǎo)體基板3的表面充分向下生長到深度(dl ), 并且凹槽3a具有深度d2，使得[d2] < [dl]。圖61所示的后續(xù)步驟是形成氧化硅的層間絕緣膜15,以將虛設(shè)柵極結(jié)
構(gòu)A和硅化物膜(應(yīng)力施加層)13埋入該層間絕緣膜15中。
圖6J所示的后續(xù)步驟是通過CMP工藝拋光層間絕緣膜15的表面，直 到虛設(shè)柵極結(jié)構(gòu)A的虛設(shè)柵極電極37a暴露。
圖6K所示的后續(xù)步驟通過干蝕刻去除多晶硅或者非晶硅的虛設(shè)柵極電 極37a，而保留柵極絕緣膜5。這樣，在去除覆蓋半導(dǎo)體基板3和硅化物膜 (應(yīng)力施加層)13的半導(dǎo)體絕緣膜15中的虛設(shè)柵極結(jié)構(gòu)A后，形成了溝槽 圖案17。溝槽圖案17的底部保持覆蓋有柵極絕緣膜5。在凹槽3a中再次形 成該溝槽圖案17。該溝槽圖案17的側(cè)壁由側(cè)壁9 (9-1和9-2)限定。附帶 地，在該實(shí)施例中預(yù)先形成高介電常數(shù)材料的柵極絕緣膜5,然而，如果存 在虛設(shè)柵極絕緣膜，在該步驟中也被去除。
圖6L所示的后續(xù)步驟是形成柵極電極7以填充溝槽圖案17的內(nèi)部。此 時(shí)，形成柵極電極材料膜以隔著柵極絕緣膜5填充溝槽圖案17的內(nèi)部。這 里，柵極電極材料膜通過CVD、 PVD或者ALD工藝由用于金屬柵極的金屬 層形成。柵極電極材料膜7可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)。它可以由第一實(shí) 施例關(guān)于器件結(jié)構(gòu)的描述中所述的任何材料形成。接下來的步驟是通過CMP 拋光柵極電極材料膜，直到層間絕緣膜15暴露。這樣，用保留的與柵極絕 緣膜5接觸的柵極電極材料膜在溝槽圖案17中形成柵極電極7。附帶地，在 虛設(shè)柵極絕緣膜被去除的情況下，柵極絕緣膜應(yīng)當(dāng)在形成柵極電極材料膜前 形成。
上面剛剛所述的步驟之后可以是形成氧化硅的上層絕緣膜19以覆蓋層 間絕緣膜15和棚-極電極7的可選的步驟，如圖6M所示。然后，在上層絕 緣膜19和層間絕緣膜15中形成到達(dá)硅化物膜(應(yīng)力施加層)13的連接孔 21。此外，形成填充連接孔21的插塞和用于其連接的配線23。
前述各步驟制造出上面參考圖5描述的半導(dǎo)體器件l-3。半導(dǎo)體器件1-3 具有形成在半導(dǎo)體基板3的表面中挖出的凹槽3a中的柵極電極7,柵極絕緣 膜5圍繞柵極電極7。半導(dǎo)體器件l-3還有硅化物膜(應(yīng)力施加層)13,形 成深入半導(dǎo)體基板3的表面的位置以覆蓋相鄰于柵極電極7兩側(cè)的源極-漏 極擴(kuò)散層11的表面。
上述的制造方法還提供下面的優(yōu)點(diǎn)。如參考圖6K說明，去除虛設(shè)柵極 電極37a而保留硅化物膜(應(yīng)力施加層)13。因此，從硅化物膜(應(yīng)力施加層)13施加給半導(dǎo)體基板3在虛設(shè)柵極結(jié)構(gòu)A下面的部分的應(yīng)力不因來自 虛設(shè)柵極電極37a的抵抗而減弱。結(jié)果，來自硅化物膜(應(yīng)力施加層)13 的應(yīng)力有效地施加給溝道部分ch。
溝槽圖案17底部的半導(dǎo)體基板3進(jìn)一步向下挖而形成凹槽3a，從而溝 道部分ch位于深入半導(dǎo)體基板3的表面的位置。結(jié)果，溝道部分ch集中接 收施加給半導(dǎo)體基板3在硅化物膜(應(yīng)力施加層)13的深度方向上在硅化物 膜(應(yīng)力施加層)13內(nèi)的部分的應(yīng)力。因此，與第一實(shí)施例一樣，最終的半 導(dǎo)體器件l-3構(gòu)造為使得來自硅化物膜(應(yīng)力施加層)13的應(yīng)力有效和集中 地施加給溝道部分ch。
<根據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法(修改示例)>
圖7A至7M的截面圖示出了根據(jù)前面參考圖5描述的第三實(shí)施例的修 改示例的半導(dǎo)體器件1-3的制造方法的步驟。下面參考這些附圖描述根據(jù)第 三實(shí)施例的制造方法的修改示例。
圖7A和7B所示的步驟與第三實(shí)施例中的那些相同。
圖7A所示的第 一步驟是以與第 一實(shí)施例相同的方式在半導(dǎo)體基板的表 面層中形成隔離，形成保護(hù)膜(未示出)，通過保護(hù)膜執(zhí)行雜質(zhì)的離子注入 以調(diào)整閾值電壓，并且在離子注入后去除保護(hù)膜。
圖7B所示的后續(xù)步驟是在半導(dǎo)體基板3中的隔離31之間保持的空間中 形成溝狀凹槽3a,凹槽3a與稍后形成的4冊(cè)極電極一致。該凹槽3a通過光學(xué) 光刻或者電子束光刻形成的抗蝕劑圖案的掩模由凹槽蝕刻形成在半導(dǎo)體基 板3上。附帶地，因?yàn)榘疾?a的表面層是溝道部分，所以溝道深度，即凹 槽3a的深度與第一實(shí)施例中說明的溝道深度d2相同。該溝道深度d2與第 一實(shí)施例中的相同，并且對(duì)于稍后形成的硅化物膜(應(yīng)力施加層)的深度dl 應(yīng)當(dāng)保持[c^]〈[dl]的關(guān)系。
圖7C所示的后續(xù)步驟是通過CVD或者ALD工藝由高介電常數(shù)材料(如 前所述)形成柵極絕緣膜5，以覆蓋通過下挖半導(dǎo)體基板3的表面形成的凹 槽3a的內(nèi)壁。在該修改示例中，柵極絕緣膜5通過CVD、 PVD或ALD工 藝用蓋膜50覆蓋。蓋膜50旨在后續(xù)步驟中保護(hù)柵極絕緣膜5。蓋膜50為氮 化鈦(TiN)膜，約1至10nm厚。
圖7D所示的后續(xù)步驟是依次用多晶硅或者非晶硅的虛設(shè)柵極電極膜37 和氮化硅的硬掩模層39覆蓋該蓋膜50。圖7E所示的后續(xù)步驟是通過抗蝕劑圖案作為掩模(未示出)在硬掩模
層39上執(zhí)行蝕刻，以圖案化硬掩模層39。通過圖案化的硬掩模層39在虛設(shè) 柵極電極膜37上進(jìn)一步執(zhí)行蝕刻，使其圖案化形成虛設(shè)柵極電極37a。虛設(shè) 柵極電極膜37的蝕刻之后是蓋膜50和柵極絕緣膜5的蝕刻，從而使柵極絕 緣膜5僅保留在虛設(shè)柵極結(jié)構(gòu)A的下面。
圖7F至7J所示的后續(xù)步驟與第三實(shí)施例中說明的圖6F至6J所示的相同。
圖7F所示的后續(xù)步驟是在虛設(shè)柵極結(jié)構(gòu)A的側(cè)壁上形成絕緣第一側(cè)壁 9-1。執(zhí)行離子注入，以將雜質(zhì)(形成源極-漏極擴(kuò)散層的延伸lie)引入半 導(dǎo)體基板3的表面層中。附帶地，以與第一實(shí)施例相同的方式執(zhí)行該離子注 入，以給pMOS區(qū)域和nMOS區(qū)域引入不同的雜質(zhì)。該步驟是根據(jù)需要而 執(zhí)行的可選的步驟。
圖7G所示的后續(xù)步驟是在第一側(cè)壁9-1外面形成絕緣第二側(cè)壁9-2。附 帶地，在下文第一側(cè)壁9-1和第二側(cè)壁9-2將統(tǒng)稱為側(cè)壁9。
然后，執(zhí)行雜質(zhì)的離子注入以形成源極-漏極擴(kuò)散層11，并且執(zhí)行熱處 理以激活雜質(zhì)。附帶地，在虛設(shè)柵極結(jié)構(gòu)A的圖案由凹槽3a的圖案錯(cuò)位， 并且凹槽3a的底部從虛設(shè)柵極結(jié)構(gòu)A暴露的情況下，所希望的是凹槽3a的 暴露部分完全以第二側(cè)壁9-2覆蓋。
圖7H所示的后續(xù)步驟是通過硅化工藝在源極-漏極擴(kuò)散層11的表面上 形成金屬硅化物膜13作為應(yīng)力施加層。金屬硅化物膜13的金屬選自鈷(Co )、 鎳(Ni)和鉑(Pt)。該硅化物膜13降低了源極-漏極擴(kuò)散層11的接觸電阻。 隨著硅化物形成工藝的進(jìn)行，使得硅化物膜(應(yīng)力施加層)13在源極-漏極 擴(kuò)散層11的表面或者單晶硅的半導(dǎo)體基板3的表面中在深度方向上生長。 因此，重要的是硅化物膜(應(yīng)力施加層)13在源極-漏極擴(kuò)散層11的深度內(nèi) 應(yīng)當(dāng)向下充分生長到距半導(dǎo)體基板3的表面的深度(dl )，并且凹槽3a具有 深度d2,使得網(wǎng)<則。
圖7I所示的后續(xù)步驟是形成氧化硅的層間絕緣膜15以將虛設(shè)柵極結(jié)構(gòu) A和硅化物膜(應(yīng)力施加層)13埋在層間絕緣膜15中。
圖7J所示的后續(xù)步驟是通過CMP工藝拋光層間絕緣膜15的表面，直 到虛設(shè)柵極結(jié)構(gòu)A的虛設(shè)柵極電極37a暴露。
圖7K所示的后續(xù)步驟是通過采用蓋膜50作為停止層的干蝕刻去除多晶硅或者非晶硅的虛設(shè)柵極電極37a。這樣，能夠防止高介電常數(shù)材料的柵極 絕緣膜5被損壞。
圖7L所示的后續(xù)步驟是通過對(duì)下層引起很少蝕刻損傷的濕蝕刻或者干 蝕刻選擇性去除蓋膜50。因此，該步驟在覆蓋半導(dǎo)體基板3和硅化物膜(應(yīng) 力施加層)13的層間絕緣膜15中形成溝槽圖案17。溝槽圖案17的底部仍 覆蓋有4冊(cè)極絕緣膜5，并且該溝槽圖案17形成為與凹槽3a完全一致。同樣， 該溝槽圖案17由側(cè)壁9 (9-1、 9-2)的側(cè)壁限定。
以與第三實(shí)施例中參考圖6L和6M所說明的相同的方式執(zhí)行圖7M所 示的后續(xù)步驟。
圖7M所示的后續(xù)步驟是形成柵極電極7以填充溝槽圖案17的內(nèi)部。 此時(shí)，隔著柵極絕緣膜5形成柵極電極材料膜，從而填充溝槽圖案17的內(nèi) 部。這里，柵極電極材料膜通過CVD、 PVD或ALD工藝由用于金屬柵極 的金屬形成。柵極電極材料膜7可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)。柵極電極材 料膜7可以由第一實(shí)施例中所述的任何材料形成。接下來的步驟是通過CMP 拋光柵極電極材料膜，直到層間絕緣膜15暴露。這樣，用剩余的與柵極絕 緣膜5接觸的柵極電極材料膜在溝槽圖案17中形成柵極電極7。
前面剛剛所述的步驟之后可以有形成氧化硅的上層絕緣膜19(如圖5 所示)以覆蓋層間絕緣膜15和柵極電極7的可選的步驟。然后，在上層絕 緣膜19和層間絕緣膜15中形成到達(dá)硅化物膜(應(yīng)力施加層)13的連接孔 21。此外，形成填充連接孔21的插塞和用于其連接的配線23。
前述步驟制造了前面參考圖5描述的半導(dǎo)體器件1-3。半導(dǎo)體器件1-3 具有在半導(dǎo)體基板3表面中挖出的凹槽3a中形成的柵極電極7，柵極絕緣膜 5圍繞柵極電極7。半導(dǎo)體器件1-3還有在深入半導(dǎo)體基板3的表面的位置 形成的硅化物膜(應(yīng)力施加層)13,以覆蓋相鄰于柵極電極7兩側(cè)的源極-漏極擴(kuò)散層11表面。
上述的制造方法還提供下面的優(yōu)點(diǎn)。如參考圖7K所說明，去除虛設(shè)柵 極結(jié)構(gòu)37a而保留硅化物膜(應(yīng)力施加層)13。因此，從硅化物膜(應(yīng)力施 加層)13施加給半導(dǎo)體基板3在虛設(shè)柵極電極37a下面部分的應(yīng)力不因虛設(shè) 柵極電極37a的抵抗而減弱。結(jié)果，來自硅化物膜(應(yīng)力施加層)13的應(yīng)力 有效地施加給溝道部分ch。
進(jìn)一步向下挖溝槽圖案17底部的半導(dǎo)體基板3以形成凹槽3a,從而溝道部分ch位于深入半導(dǎo)體基板3的表面的位置。結(jié)果，溝道部分ch集中接 收施加給半導(dǎo)體基板3在硅化物膜(應(yīng)力施加層)13的深度方向上在硅化物 膜(應(yīng)力施加層)13內(nèi)的部分的應(yīng)力。因此，與第一實(shí)施例一樣，最終的半 導(dǎo)體器件l-3構(gòu)造為使得來自硅化物膜(應(yīng)力施加層)13的應(yīng)力有效并集中 地施加給溝道部分ch。
根據(jù)第三實(shí)施例的修改形式，制造方法包括在柵極絕緣膜5上形成蓋膜 50并且通過采用蓋膜50作為蝕刻停止層去除虛設(shè)柵極電極37a的步驟。因 此，即使在預(yù)先形成柵極絕緣膜5的情況下，也能夠防止柵極絕緣膜5在去 除虛設(shè)柵極電極37a時(shí)受蝕刻損壞，并且這允許柵極絕緣膜5保持其質(zhì)量。
附帶地，根據(jù)第三實(shí)施例的修改形式，制造方法包括去除蓋膜50的步 驟。然而，蓋膜50可以保留作為柵極電極的一部分。在此情況下，蓋膜50 可以保留作為在器件結(jié)構(gòu)的部分中提及的功函數(shù)調(diào)節(jié)層。它可以由適當(dāng)選擇 的任何材料形成。
<根據(jù)第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)>
圖8是示出根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體器件l-4的主要部分的截面 圖。該圖所示的半導(dǎo)體器件l-4為場效應(yīng)晶體管型半導(dǎo)體器件。它與上面參 考圖l說明的根據(jù)第一實(shí)施例的半導(dǎo)體器件區(qū)別在于，半導(dǎo)體基板3形成有 源極-漏極擴(kuò)散層11和硅化物膜13的表面的一部分通過凹槽蝕刻被下挖。它 的區(qū)別還在于具有應(yīng)力村層膜(stress liner film )(應(yīng)力施加層)53,形成為 應(yīng)力施加層。除了這些區(qū)別外，它與根據(jù)第一實(shí)施例的相同。
與第一實(shí)施例一樣，半導(dǎo)體器件形成在單晶硅的半導(dǎo)體基板3上。半導(dǎo) 體基板3具有通過下挖其表面形成的凹槽3a。在半導(dǎo)體基板3上形成有隔著 柵極絕緣膜5填充凹槽3a的柵極電極7 。在柵極電極7的兩側(cè)形成有絕緣 側(cè)壁9。根據(jù)第四實(shí)施例，半導(dǎo)體基板3相鄰于具有側(cè)壁9的柵極電極7兩 側(cè)的表面通過凹槽蝕刻被下挖，并且在該被下挖的表面?zhèn)刃纬稍礃O-漏極擴(kuò) 散層11。源極-漏極擴(kuò)散層11的表面覆蓋有硅化物膜13。而且，根據(jù)第四實(shí) 施例，硅化物膜13和側(cè)壁9的側(cè)面連續(xù)地覆蓋有應(yīng)力襯層膜53。
應(yīng)力襯層膜53用作給半導(dǎo)體基板3在柵極電極7下面的溝道部分ch施 加應(yīng)力的應(yīng)力施加層。例如，應(yīng)力襯層膜53由氮化硅形成?？梢赃x擇在nMOS
壓應(yīng)力的任何材料。同樣，應(yīng)力襯層膜(應(yīng)力施加層)53形成為具有距半導(dǎo)體基板3的表面足夠的深度dl。
如果dl，表示應(yīng)力襯層膜(應(yīng)力施加層)53距半導(dǎo)體基板3的表面的深 度，并且d2表示埋有柵極絕緣膜5和柵極電極7的凹槽3a的深度(或者溝 道部分ch的深度)，則應(yīng)當(dāng)保持[d2] < [dl，]的關(guān)系。與第一實(shí)施例一樣，溝 道部分的深度d2應(yīng)當(dāng)實(shí)驗(yàn)確定，從而給溝道部分ch施加最大的應(yīng)力。
附帶地，根據(jù)第四實(shí)施例，所希望的是凹槽3a的底部位于應(yīng)力村層膜 (應(yīng)力施加層)53的厚度內(nèi)或者在應(yīng)力襯層膜(應(yīng)力施加層)53的表面和 深度dl，的位置(背側(cè))之間。
同樣，根據(jù)第四實(shí)施例，硅化物膜13可以形成為應(yīng)力施加層，給半導(dǎo) 體基板3在柵極電極7下面的溝道部分ch施加應(yīng)力。這樣，應(yīng)力施加層構(gòu) 造為由硅化物膜13和應(yīng)力村層膜53組成的層疊結(jié)構(gòu)的形式。
同樣，在此情況下，與第一實(shí)施例一樣，硅化物膜13由鈷(Co)、鎳(Ni) 和鉑(Pt)的硅化物形成。這樣成分的硅化物膜13用作給半導(dǎo)體基板3施 加拉應(yīng)力的應(yīng)力施加層。它可適用于n溝道型場效應(yīng)晶體管。另一方面，如 果硅化物膜13施加壓應(yīng)力，則使用該硅化物膜13的半導(dǎo)體器件1-4適合于 p溝道型場效應(yīng)晶體管。
與第一實(shí)施例一樣，柵極絕緣膜5和柵極電極7為鑲嵌柵極結(jié)構(gòu)，并且 柵極電極7具有絕緣側(cè)壁9。在該結(jié)構(gòu)中，覆蓋半導(dǎo)體基板3和硅化物膜(應(yīng) 力施加層)13的層間絕緣膜15具有側(cè)壁由側(cè)壁9限定的溝槽圖案17。溝槽 圖案17的底部在通過下挖半導(dǎo)體基板3而形成的凹槽3a的底部。柵極絕緣 膜5形成為覆蓋溝槽圖案17的內(nèi)壁，并且柵極電極7形成為隔著柵極絕緣 膜5填充溝槽圖案17。
附帶地，半導(dǎo)體器件1-4可以可選地覆蓋有上層絕緣膜19。在此情況 下，該結(jié)構(gòu)可以修改為使得到達(dá)珪化物膜(應(yīng)力施加層)13的連接孔21形 成在上層絕緣膜19和層間絕緣膜15中，并且形成在連接孔21的底部通過 硅化物膜(應(yīng)力施加層)13連接到源極-漏極擴(kuò)散層11的配線23。
與第一實(shí)施例一樣，柵極絕緣膜5應(yīng)當(dāng)優(yōu)選由高介電常數(shù)(高K)材料 形成，以便減少有效的膜厚度而保持物理膜厚度。高介電常數(shù)材料為與第一 實(shí)施例中所采用的相同的材料。
柵極電極7在結(jié)構(gòu)和材料上與第 一實(shí)施例中的相同。
同樣，在如上所述構(gòu)造的半導(dǎo)體器件1-4中，相鄰于與半導(dǎo)體基板3中的柵極絕緣膜5的界面的溝道部分ch形成為應(yīng)力施加層的厚度內(nèi)深入半 導(dǎo)體基板3的表面，該應(yīng)力施加層由層疊結(jié)構(gòu)中的硅化物膜13和應(yīng)力襯層 膜53組成。
該構(gòu)造的結(jié)果是，施加給半導(dǎo)體基板3對(duì)應(yīng)于由應(yīng)力襯層膜53和硅化 物膜13組成的應(yīng)力施加層厚度的部分的應(yīng)力集中到位于應(yīng)力施加層的深度 方向上的半途的溝道部分ch。因此，前述結(jié)構(gòu)允許從應(yīng)力施加層施加給溝道 部分ch的應(yīng)力比溝道部分與半導(dǎo)體基板的表面大約在相同高度的現(xiàn)有技術(shù) 的結(jié)構(gòu)更加有效。
結(jié)果，改善了載流子遷移率，而與構(gòu)成應(yīng)力施加層的材料濃度無關(guān)。而 且，這有助于改善半導(dǎo)體器件1 - 4的性能。
<根據(jù)第四實(shí)施例的半導(dǎo)體器件的制造方法>
圖9A至9J的截面圖示出了前面參考圖8說明的根據(jù)第四實(shí)施例的半導(dǎo) 體器件l-4的制造方法的步驟。下面參考這些圖和根據(jù)第一實(shí)施例的制造方 法的描述采用的截面圖來描述根據(jù)第四實(shí)施例的制造方法。
初始步驟與前面參考圖2A至2G說明的第一實(shí)施例中的那些相同。 初始步驟的結(jié)果如圖9A所示。單晶硅的半導(dǎo)體基板3通過形成其表面 中的隔離31分隔。形成虛設(shè)柵極結(jié)構(gòu)A,該虛設(shè)柵極結(jié)構(gòu)A由硬掩模層39、 虛設(shè)柵極電極膜37和虛設(shè)柵極絕緣膜35組成，并通過圖案化蝕刻成柵極電 極的形狀而形成。在虛設(shè)柵極結(jié)構(gòu)A的側(cè)面形成由絕緣第一側(cè)壁9 - 1和外 面的第二側(cè)壁9-2組成的側(cè)壁9。在側(cè)壁9的下面形成具有延伸lie的源極 -漏極擴(kuò)散層11。
圖9B所示的后續(xù)步驟是通過凹槽蝕刻下挖半導(dǎo)體基板3的暴露表面或 者源極-漏極擴(kuò)散層11的暴露表面。因?yàn)樗峦诘陌疾郾砻娲_定了稍后形成 的應(yīng)力襯層膜的深度，所以重要的是在源極-漏極擴(kuò)散層11的深度內(nèi)下挖半 導(dǎo)體基板3到足夠的深度。
圖9C所示的后續(xù)步驟是通過硅化工藝在源極-漏極擴(kuò)散層11上形成諸 如鈷(Co)、鎳(Ni)和鉑(Pt)的金屬的硅化物膜13 (作為應(yīng)力施加層)。 該硅化物膜13減少了源極-漏極擴(kuò)散層11的接觸電阻。隨著硅化物形成工藝 的進(jìn)行，硅化物膜13也生長在凹槽表面上，這是發(fā)生在源極-漏極擴(kuò)散層11 的表面或者單晶硅的半導(dǎo)體基板3的表面上的現(xiàn)象。因此，如此生長的硅化 物膜13的表面變?yōu)樯院笮纬傻膽?yīng)力襯層膜的深度dl'。圖9D所示的后續(xù)步驟是形成應(yīng)力襯層膜53以將虛設(shè)柵極結(jié)構(gòu)A和硅 化物膜(應(yīng)力施加層)13埋在其中。應(yīng)力襯層膜53對(duì)于nMOS區(qū)域產(chǎn)生拉 應(yīng)力，而對(duì)pMOS區(qū)域產(chǎn)生壓應(yīng)力。以下面的方式形成應(yīng)力襯層膜53。
對(duì)于nMOS區(qū)域產(chǎn)生拉應(yīng)力的應(yīng)力襯層膜53是通過等離子體CVD形成 的氮化硅膜。這樣的氮化硅膜由供入保持在5至15托的膜形成氣氛中的N2 氣體(500至2000 sccm )、 NH3氣體(500至1500 sccm )和SiH4氣體(50 至300 sccm)形成。反應(yīng)條件是基板溫度為200至400。C和RF功率為50至 500 W。膜形成步驟之后是在400至60(TC和5至15托下的He氣流(10至 20 slm)中的UV (紫外線)照射(通過功率為1至10 kW的UV燈)。這樣， 獲得了產(chǎn)生約1.2 GPa拉應(yīng)力的氮化硅的應(yīng)力襯層膜53 (約40 nm厚)。附 帶地，應(yīng)力襯層膜53的厚度和拉應(yīng)力不限于如上所述。
對(duì)于pMOS區(qū)域產(chǎn)生壓應(yīng)力的應(yīng)力襯層膜53是通過等離子體CVD形成 的氮化硅膜。這樣的氮化硅膜由供入H2氣(1000至5000 sccm )中的N2氣 (500至2500 sccm )、 Ar氣(1000至5000 sccm )、 NH3氣(50至200 sccm ) 和三曱基硅烷氣(10至50 sccm)作為膜形成氣氛而形成。反應(yīng)條件是基板 溫度為400至600。C,膜形成氣氛的壓力為l至5托，并且RF功率為50至 500 W。這樣，獲得了產(chǎn)生約1.2GPa的壓應(yīng)力的氮化硅的應(yīng)力村層膜53(約 40nm厚)。附帶地，應(yīng)力襯層膜53的厚度和壓應(yīng)力不限于如上所述。
圖9E所示的后續(xù)步驟是形成氧化硅的層間絕緣膜15以將虛設(shè)柵極結(jié)構(gòu) A埋在其中。
圖9F所示的后續(xù)步驟是通過CMP工藝拋光層間絕緣膜15的表面，直 到虛設(shè)4冊(cè)4及結(jié)構(gòu)A的虛設(shè)柵極電極37a暴露。
圖9G所示的后續(xù)步驟是通過干蝕刻去除多晶硅或者非晶硅的虛設(shè)柵極 電極37a,然后通過濕蝕刻去除氧化硅的虛設(shè)柵極絕緣膜35。這樣，在去除 覆蓋半導(dǎo)體基板3的層間絕緣膜15中的虛設(shè)柵極結(jié)構(gòu)A后形成溝槽圖案17。 然后，執(zhí)行凹槽蝕刻以在溝槽圖案17的底部下挖半導(dǎo)體基板3的暴露表面。
如果dl，表示應(yīng)力襯層膜(應(yīng)力施加層)53距半導(dǎo)體基板3的表面的深 度，并且d2表示凹槽3a的深度(或者溝道部分ch的深度)，則應(yīng)當(dāng)保持[d2] 〈[dl，]的關(guān)系。凹槽3a的溝道深度d2的優(yōu)化值應(yīng)當(dāng)實(shí)驗(yàn)確定，從而給MOS 晶體管(場效應(yīng)晶體管)的溝道部分施加最大的應(yīng)力。
附帶地，這里所希望的是，凹槽蝕刻應(yīng)當(dāng)執(zhí)行為使得凹槽3a位于應(yīng)力襯層膜(應(yīng)力施加層)53的厚度內(nèi)或者應(yīng)力襯層膜(應(yīng)力施加層)53的表 面和深度dl，的位置(背側(cè))之間。
圖9H所示的后續(xù)步驟是形成柵極電極材料膜7a以隔著柵極絕緣膜5 填充溝槽圖案17的內(nèi)部。所希望的是，柵極絕緣膜5應(yīng)當(dāng)由上述的高介電 常數(shù)材料通過CVD或者ALD工藝形成。然后，形成柵極電極材料膜7a以 隔著柵極絕緣膜5填充溝槽圖案17的內(nèi)部。這里，柵極電極材料膜7a由用 于金屬4冊(cè)極的金屬層通過CVD、 PVD或者ALD工藝形成。柵極電極材料膜 7a可以是單層結(jié)構(gòu)或者層疊結(jié)構(gòu)。它可以由在描述根據(jù)第一實(shí)施例的器件的 部分中所述的任何材料形成。
圖91所示的后續(xù)步驟是通過CMP拋光柵極電極材料膜7a和柵極絕緣 膜5，直到層間絕緣膜15暴露。這樣，以剩余的柵極電極材料膜7a隔著柵 極絕緣膜5在溝槽圖案17中形成柵極電極7。
前面剛剛所述的步驟之后可以是形成氧化硅的上層絕緣膜19以覆蓋層 間絕緣膜15和柵極電極7的可選的步驟，如圖9J所示。然后，到達(dá)硅化物 膜13的連接孔21形成在上層絕緣膜19、層間絕緣膜15和應(yīng)力襯層膜53 中。此外，形成填充連接孔21的插塞和用于其連接的配線23。
前述步驟制造了前面參考圖8描述的半導(dǎo)體器件1-4。半導(dǎo)體器件1 -4具有形成在半導(dǎo)體基板3的表面中挖出的凹槽3a中的柵極電極7,柵極絕 緣膜5圍繞柵極電極7。半導(dǎo)體器件1-4還具有形成為深入半導(dǎo)體基板3 的表面的應(yīng)力襯層膜53，以覆蓋相鄰于柵極電極7兩側(cè)的源極-漏極擴(kuò)散層 11上的硅化物膜13表面。
上述制造方法還提供下面的優(yōu)點(diǎn)。如參考圖9G所說明的，去除虛設(shè)柵 極結(jié)構(gòu)A而保留應(yīng)力襯層膜(應(yīng)力施加層)53。因此，從應(yīng)力襯層膜(應(yīng)力 施加層)53施加給半導(dǎo)體基板3在虛設(shè)柵極結(jié)構(gòu)A下面的部分的應(yīng)力不因 來自虛設(shè)柵極電極37a的抵抗而減弱。結(jié)果，來自應(yīng)力襯層膜(應(yīng)力施加層) 5 3的應(yīng)力有效地施加給溝道部分ch 。
去除了虛設(shè)柵極結(jié)構(gòu)A的溝槽圖案17底部的半導(dǎo)體基板3進(jìn)一步被下 挖，從而溝道部分ch位于深入半導(dǎo)體基板3的表面的位置。結(jié)果，溝道部 分ch集中接收施加給半導(dǎo)體基板3在應(yīng)力襯層膜(應(yīng)力施加層)53的深度 方向上在應(yīng)力襯層膜(應(yīng)力施加層)53內(nèi)的部分的應(yīng)力。因此，最終的半導(dǎo) 體器件l-4構(gòu)造為使得來自應(yīng)力襯層膜(應(yīng)力施加層)53的應(yīng)力有效和集中地施加給溝道部分ch。
上面，已經(jīng)描述了根據(jù)第四實(shí)施例的制造方法。它包括這樣的步驟，形
成溝槽圖案17，通過凹槽蝕刻在溝槽圖案17的底部下挖半導(dǎo)體基板3，并 且在半導(dǎo)體基板3中形成凹槽3a。然而，根據(jù)第三實(shí)施例的制造方法可以應(yīng) 用于根據(jù)第四實(shí)施例的半導(dǎo)體器件中，在根據(jù)第四實(shí)施例的半導(dǎo)體器件中應(yīng) 力襯層膜53用作應(yīng)力施加層。它包括這樣的步驟，通過預(yù)先執(zhí)行凹槽蝕刻 在半導(dǎo)體基板3上形成凹槽3a,并且在形成柵極絕緣膜5后形成溝槽圖案 17。附帶地，在此情況下，如參考圖6G對(duì)第三實(shí)施例的說明，該工藝由以 下步驟組成，形成源極-漏極擴(kuò)散層11、下挖源極-漏極擴(kuò)散層11的表面， 以及通過下挖其表面在其上形成絕緣應(yīng)力襯層膜的應(yīng)力施加層。
前述工藝使其能夠制造溝槽圖案17的側(cè)壁的上部分上沒有形成柵極絕 緣膜的半導(dǎo)體器件。因此，如對(duì)第三實(shí)施例的說明，由高介電常數(shù)材料形成 的才冊(cè)極絕緣膜5在柵極電極7和配線23之間不存在，并且這產(chǎn)生防止器件 性能因柵極電極7和配線23之間的寄生電容而變壞的效果。
4艮據(jù)第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)>
圖10是示出根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體器件1-5的主要部分的截 面圖。該圖所示的半導(dǎo)體器件1-5與圖8所示的根據(jù)第四實(shí)施例的半導(dǎo)體器 件區(qū)別在于，硅化物膜13沒有形成在源極-漏極擴(kuò)散層11的表面上，而是應(yīng) 力村層膜53直接形成在源極-漏極擴(kuò)散層11上。除了這些區(qū)別外，它與根據(jù) 第四實(shí)施例的半導(dǎo)體器件相同。
與第四實(shí)施例一樣，應(yīng)力襯層膜53用作給半導(dǎo)體基板3在柵極電極7 下面的溝道部分ch施加應(yīng)力的應(yīng)力施加層。例如，它由氮化硅形成?？梢?選擇在nMOS區(qū)域中為半導(dǎo)體基板3施加拉應(yīng)力或者在pMOS區(qū)域中為半 導(dǎo)體基板3施加壓應(yīng)力的任何材料。同樣，應(yīng)力襯層膜(應(yīng)力施加層)53 形成為從半導(dǎo)體基板3的表面具有足夠的深度dl，。
與第四實(shí)施例一樣，如果dl，表示應(yīng)力襯層膜(應(yīng)力施加層)53距半導(dǎo) 體基板3的表面的深度，并且d2表示埋設(shè)有柵極絕緣膜5和柵極電極7的 凹槽3a的深度(或者溝道部分ch的深度)，則應(yīng)當(dāng)保持[d2]〈[dl，]的關(guān)系。 附帶地，與第四實(shí)施例一樣，所希望的是凹槽3a的底部位于應(yīng)力襯層膜(應(yīng) 力施加層)53的厚度內(nèi)或者在應(yīng)力襯層膜(應(yīng)力施加層)53的表面和深度 dl，的位置(背側(cè))之間。根據(jù)第五實(shí)施例的半導(dǎo)體器件1-5的制造方法除了省略形成硅化物膜13 的步驟外與第四實(shí)施例的部分中說明的相同。
如上所述構(gòu)造的半導(dǎo)體器件1-5與根據(jù)第四實(shí)施例的器件產(chǎn)生相同的效 果。如果它在nMOS區(qū)域和pMOS區(qū)域具有通常采用的鈷(Co)、鎳(Ni) 或鉑(Pt)的硅化物膜，則硅化物膜13給半導(dǎo)體基板3施加拉應(yīng)力。因此， 在p溝道型場效應(yīng)晶體管的情況下，應(yīng)力襯層膜不能有效施加壓應(yīng)力。然而， 根據(jù)第五實(shí)施例，其中省略了硅化物膜，應(yīng)力襯層膜53有效地施加壓應(yīng)力。
本申請(qǐng)包含2008年6月30日提交日本專利局的日本優(yōu)先權(quán)專利申請(qǐng)JP 2008-169793中公開的相關(guān)主題，因此其全部內(nèi)容一并作為參考。
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，在權(quán)利要求及其等同特征的范圍內(nèi)， 根據(jù)設(shè)計(jì)需要和其它因素，可以進(jìn)行各種修改、結(jié)合、部分結(jié)合和替換。
權(quán)利要求
1、一種半導(dǎo)體器件，包括柵極電極，形成在半導(dǎo)體基板的表面中挖出的凹槽中，柵極絕緣膜插設(shè)在所述柵極電極和所述半導(dǎo)體基板之間；源極-漏極擴(kuò)散層，形成在所述半導(dǎo)體基板的相鄰于所述柵極電極兩側(cè)的表面上；以及應(yīng)力施加層，以覆蓋所述源極-漏極擴(kuò)散層的表面的方式形成為深入所述半導(dǎo)體基板的表面。
2、 如權(quán)利要求1所述的半導(dǎo)體器件，其中溝道部分距所述半導(dǎo)體器件 表面的位置淺于所述應(yīng)力施加層的深度位置。
3、 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述應(yīng)力施加層具有生長在 所述源極-漏極擴(kuò)散層表面上的硅化物膜。
4、 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述應(yīng)力施加層具有由形成 在所述源極-漏極擴(kuò)散層上的絕緣材料形成的應(yīng)力襯層膜。
5、 如權(quán)利要求4所述的半導(dǎo)體器件，其中作為所述應(yīng)力施加層的構(gòu)成 部分的所述應(yīng)力村層膜連續(xù)地覆蓋從所述源極-漏極擴(kuò)散層延伸到所述柵極 電極側(cè)壁的區(qū)域。
6、 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述應(yīng)力施加層具有層疊結(jié) 構(gòu)，所述層疊結(jié)構(gòu)由生長在所述源極-漏極擴(kuò)散層表面上的硅化物膜和由絕 緣材料形成在所述硅化物膜上的應(yīng)力襯層膜組成。
7、 如權(quán)利要求6所述的半導(dǎo)體器件，其中作為所述應(yīng)力施加層的構(gòu)成 部分的所述應(yīng)力襯層膜連續(xù)地覆蓋從所述源極-漏極擴(kuò)散層延伸到所述柵極 電才及側(cè)壁的區(qū)i或。
8、 如權(quán)利要求1所述的半導(dǎo)體器件，其中通過下挖，在所述半導(dǎo)體基板和該半導(dǎo)體基板上的絕緣膜中形成溝槽圖 案，使所述溝槽圖案的底部為所述半導(dǎo)體基板，并且所述柵極電極形成為隔著所述柵極絕緣膜填充所述溝槽圖案，所述柵極 絕緣膜至少覆蓋所述半導(dǎo)體基板的暴露表面。
9、 如權(quán)利要求8所述的半導(dǎo)體器件，其中所述柵極絕緣膜形成為覆蓋所述溝槽圖案的包括底部的內(nèi)壁。
10、 如權(quán)利要求8所述的半導(dǎo)體器件，其中所述柵極絕緣膜以所述溝槽圖案的內(nèi)壁的上部暴露的方式形成。
11、 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵極絕緣膜包含含有選自鋁(Al)、釔(Y)、鋯(Zr)、鑭(La)、鉿(Hf)和鉭(Ta)中至少一種 的氧化物、氧硅化物、氧氮化物或者氧氮硅化物。
12、 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵極電極具有包括用于 調(diào)整所述柵極電極的功函數(shù)的功函數(shù)調(diào)節(jié)層的層疊結(jié)構(gòu)。
13、 如權(quán)利要求12所述的半導(dǎo)體器件，其中所述功函數(shù)調(diào)節(jié)層與所述 柵極絕緣膜接觸。
14、 一種制造半導(dǎo)體器件的方法，所述方法包括第一步驟，在半導(dǎo)體基板上形成虛設(shè)柵極電極，并且在所述半導(dǎo)體基板 的在所述虛設(shè)柵極電極兩側(cè)的表面層中形成源極-漏極擴(kuò)散層；第二步驟，在所述源極-漏極擴(kuò)散層的表面層中在所述源極-漏極擴(kuò)散層 的深度范圍內(nèi)，深入所述半導(dǎo)體基板的表面形成應(yīng)力施加層；第三步驟，形成層間絕緣膜以覆蓋所述虛設(shè)柵極電極和應(yīng)力施加層，使 所述虛設(shè)柵極電極從所述層間絕緣膜暴露，并且去除所述虛設(shè)柵極電極，由 此在所述層間絕緣膜中形成溝槽圖案，并且使所述半導(dǎo)體基板暴露；第四步驟，下挖所述半導(dǎo)體基板的在所述溝槽圖案的底部露出的表面；以及第五步驟，在所述半導(dǎo)體基板的暴露表面中被下挖的所述溝槽圖案中， 隔著4冊(cè)極絕緣膜埋設(shè)新的柵極電極。
15、 如權(quán)利要求14所述的制造半導(dǎo)體器件的方法，其中在所述第四步 驟中下挖所述半導(dǎo)體基板的深度淺于所述應(yīng)力施加層的深度位置。
16、 如權(quán)利要求14所述的制造半導(dǎo)體器件的方法，其中 所述第一步驟是在所述虛設(shè)柵極電極的側(cè)面形成側(cè)壁，并在所述虛設(shè)柵極電極和所述側(cè)壁的外面形成源極-漏極擴(kuò)散層，并且所述第二步驟是在所述側(cè)壁的外面形成所述應(yīng)力施加層。
17、 如權(quán)利要求14所述的制造半導(dǎo)體器件的方法，其中所述第二步驟 是形成硅化物膜的所述應(yīng)力施加層作為所述應(yīng)力施加層。
18、 如權(quán)利要求14所述的制造半導(dǎo)體器件的方法，其中所述第二步驟是下挖所述源極-漏極擴(kuò)散層的表面，然后在所述源極-漏極擴(kuò)散層上形成絕 緣應(yīng)力襯層膜的所述應(yīng)力施加層。
19、 一種制造半導(dǎo)體器件的方法，所述方法包括 第一步驟，下挖半導(dǎo)體基板的表面，由此形成凹槽；第二步驟，在所述凹槽中形成虛設(shè)柵極電極，并且在所述半導(dǎo)體基板的 在所述虛設(shè)柵極電極兩側(cè)的表面層中形成源極-漏極擴(kuò)散層；第三步驟，在所述源極-漏極擴(kuò)散層的表面層中在所述源極-漏極擴(kuò)散層的深度范圍內(nèi)，深入所述半導(dǎo)體基板的表面形成應(yīng)力施加層；第四步驟，形成層間絕緣膜以覆蓋所述虛設(shè)柵極電極和應(yīng)力施加層，使所述虛設(shè)柵極電極從所述層間絕緣膜暴露，并且去除所述虛設(shè)柵極電極，由 此形成與所述半導(dǎo)體基板的凹槽重疊的溝槽圖案；以及第五步驟，在所述半導(dǎo)體基板的包括所述凹槽的所述溝槽圖案中隔著柵 極絕緣膜埋設(shè)新的柵極電極。
20、 如權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中在所述第三步 驟中形成的所述應(yīng)力施加層深于所述凹槽的深度位置。
21、 如權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中 所述第二步驟是在所述虛設(shè)柵極電極的兩側(cè)形成側(cè)壁，并且在所述虛設(shè)柵極電極和所述側(cè)壁的外面形成所述源極-漏極擴(kuò)散層，以及 所述第三步驟是在所述側(cè)壁的外面形成所述應(yīng)力施加層。
22、 如權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中所述第三步驟 形成硅化物膜的所述應(yīng)力施加層作為所述應(yīng)力施加層。
23、 如權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中所述第三步驟 是下挖所述源極-漏極擴(kuò)散層的表面，然后在所述源極-漏極擴(kuò)散層上形成絕 緣應(yīng)力襯層膜的所述應(yīng)力施加層。
24、 如權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中 所述第二步驟是隔著所述柵極絕緣膜形成所述虛設(shè)柵極電極，并且所述第五步驟是在所述第二步驟中形成的所述柵極絕緣膜上形成新的 柵極電極。
25、 如權(quán)利要求24所述的制造半導(dǎo)體器件的方法，其中所述第二步驟在所述柵極絕緣膜和所述虛設(shè)柵極電極之間形成蓋膜，并且所述第四步驟采用所述蓋膜作為停止層執(zhí)行蝕刻來去除所述虛設(shè)柵極 電極。
26、如權(quán)利要求25所述的制造半導(dǎo)體器件的方法，其中所述第四步驟 在所述柵極絕緣膜上保留所述蓋膜作為用于調(diào)整所述柵極電極的功函數(shù)的 功函數(shù)調(diào)節(jié)層。
全文摘要
本發(fā)明提供半導(dǎo)體器件及半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包括柵極電極，形成在半導(dǎo)體基板的表面中挖出的凹槽中，在柵極電極和半導(dǎo)體基板之間插設(shè)有柵極絕緣膜；源極-漏極擴(kuò)散層，形成在半導(dǎo)體基板的相鄰于柵極電極兩側(cè)的表面上；以及應(yīng)力施加層，以覆蓋源極-漏極擴(kuò)散層的方式，形成在深入半導(dǎo)體基板的表面的位置。
文檔編號(hào)H01L29/78GK101621073SQ20091015234
公開日2010年1月6日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者山川真彌 申請(qǐng)人:索尼株式會(huì)社