專利名稱：具有自對準(zhǔn)損傷層的器件結(jié)構(gòu)以及該器件結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體器件制造，并且具體地，涉及具有改善的軟故障 率抑制并且具有增強(qiáng)性能的集成應(yīng)變的器件結(jié)構(gòu)，以及這樣的器件結(jié)構(gòu)的形 成方法。
背景技術(shù)：
半導(dǎo)體工業(yè)已經(jīng)接受應(yīng)變硅作為改善場效應(yīng)晶體管和通過互補(bǔ)金屬氧
化物半導(dǎo)體(CMOS)工藝制造的其他體器件結(jié)構(gòu)的器件性能和節(jié)省電源的 廉價和有效的方式。具體地，對于場效應(yīng)晶體管的溝道區(qū)施加機(jī)才成應(yīng)力可以
改進(jìn)載流子遷移率。 一個傳統(tǒng)的方案是將所謂的嵌入應(yīng)力因子直接引入器件 結(jié)構(gòu)，其能夠應(yīng)變溝道區(qū)的晶格。例如，由硅-鍺材料構(gòu)成的嵌入應(yīng)力因子 可以直接形成于場效應(yīng)晶體管的源極和漏極區(qū)下面。硅_鍺材料的晶格常數(shù) 與硅相比相對大，這對于場效應(yīng)晶體管的居間的溝道區(qū)施加了壓應(yīng)變。
典型地，在這些嵌入應(yīng)力因子中的鍺含量被限制為最大15原子百分比 或更小。增加鍺含量高于該水平開始引起缺陷并且引起應(yīng)變松弛。此外，在
果，這些和其他限制最終限制了利用嵌入的硅-鍺應(yīng)力因子來改變在體 COMS場效應(yīng)晶體管中的載流子遷移率。
設(shè)計對于由高能離子化輻射引起的閉鎖具有高容忍的體CMOS場效應(yīng) 晶體管在空間應(yīng)用中的高性能集成電路，以及在軍事和其他高可靠性應(yīng)用的 陸地環(huán)境中使用的高性能集成電路具有日益增加的重要性。撞擊高能離子化 輻射(例如宇宙射線、中子、質(zhì)子、阿爾法)通過離子化宿主材料的原子而 沿其軌跡產(chǎn)生電子-空穴對，這導(dǎo)致閉鎖和單事件擾動。因?yàn)樵诳臻g應(yīng)用中 集成電路不能夠被容易地替換，所以易受閉鎖影響的體CMOS器件所引起 的芯片故障可以證明是災(zāi)難性的。
傳統(tǒng)上，毯式掩埋復(fù)合層已經(jīng)被用于輻射硬化的用途。連續(xù)的毯式復(fù)合 層減小了從由離子化輻射，例如宇宙射線促成的事件的電荷收集，這減小了
6對于閉鎖還有單事件擾動的器件靈壽文度。但是，毯式掩埋復(fù)合層潛在地?fù)p傷 場效應(yīng)晶體管的溝道區(qū)，這可以急劇地降低器件性能。
總之，對于體CMOS器件，例如場效應(yīng)晶體管，需要改善的器件結(jié)構(gòu) 和制造方法，通過允許同時改善給予器件結(jié)構(gòu)的應(yīng)變和軟故障率抑制而克服 了傳統(tǒng)器件結(jié)構(gòu)和制造方法的這些和其他不足。

發(fā)明內(nèi)容
在本發(fā)明的一實(shí)施例中，器件結(jié)構(gòu)包括在襯底的半導(dǎo)體材料中所界定的 第 一導(dǎo)電類型的第 一和第二摻雜區(qū)。第三摻雜區(qū)被橫向設(shè)置于第 一和第二摻 雜區(qū)之間的襯底的半導(dǎo)體材料中。第三摻雜區(qū)的半導(dǎo)體材料具有與第 一導(dǎo)電 類型相反的第二導(dǎo)電類型。柵極結(jié)構(gòu)設(shè)置于襯底的頂表面上，與第三摻雜區(qū) 具有垂直堆疊的關(guān)系。器件結(jié)構(gòu)還包括襯底的半導(dǎo)體材料內(nèi)的第 一晶體損傷 層。第一晶體損傷層具有被村底的半導(dǎo)體材料所包圍的第一多個空腔。至少
部分第一摻雜區(qū)被垂直設(shè)置于第一晶體損傷層和襯底的頂表面之間。第一晶 體損傷層不在柵極結(jié)構(gòu)下面橫向延伸顯著的距離。第一和第二摻雜區(qū)可以是 場效應(yīng)晶體管的源極和漏極并且斥冊極結(jié)構(gòu)可以是場效應(yīng)晶體管的柵極和柵 極電介質(zhì)。
在本發(fā)明的另 一實(shí)施例中，提供了半導(dǎo)體材料構(gòu)成的襯底中器件結(jié)構(gòu)的 制造方法。所述方法包括在襯底的半導(dǎo)體材料中形成第一導(dǎo)電類型的第一和 第二摻雜區(qū)，其中第二摻雜區(qū)通過具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型 的第三摻雜區(qū)與第 一摻雜區(qū)橫向分離。柵極結(jié)構(gòu)形成于與第三摻雜區(qū)為垂直
堆疊關(guān)系的襯底的頂表面上。所述方法還包括形成被襯底的半導(dǎo)體材料所包 圍的第一多個空腔，以便界定第一晶體損傷層，該第一晶體損傷層通過至少 部分第一摻雜區(qū)與襯底的頂表面隔離并且不在柵極結(jié)構(gòu)下面橫向延伸顯著 的距離。


附圖被并入本說明書并且構(gòu)成本說明書的 一部分，其示出了本發(fā)明的各 種實(shí)施例，并且與上面給出的本發(fā)明的總體描述和下面給出的實(shí)施例的詳細(xì) 描述一起用于解釋本發(fā)明的實(shí)施例。
圖1-5是根據(jù)本發(fā)明實(shí)施例的器件結(jié)構(gòu)的制造工藝的連續(xù)階段的部分襯底的概略截面圖。
圖4A是根據(jù)本發(fā)明替代實(shí)施例的相似于圖4的器件結(jié)構(gòu)的概略截面圖。
圖4B是根據(jù)本發(fā)明替代實(shí)施例的相似于圖4的器件結(jié)構(gòu)的概略截面圖。
具體實(shí)施例方式
參考圖1并且根據(jù)本發(fā)明的實(shí)施例，以'淺溝槽隔離區(qū)10、 12為其代表 的淺溝槽隔離區(qū)形成于襯底14中。淺溝槽隔離區(qū)IO、 12連接，以便周邊環(huán) 繞襯底14的器件區(qū)。淺溝槽隔離區(qū)IO、 12合作，以便電隔離在襯底14的 被環(huán)繞的區(qū)中制造的一或更多的器件和相鄰的器件。
在淺溝槽隔離區(qū)10、 12中包含的電介質(zhì)材料可以包括氧化硅(Si02)， 并且可以使用標(biāo)準(zhǔn)技術(shù)形成。例如，可以使用標(biāo)準(zhǔn)光刻和各向異性干法蝕刻， 在襯底14中界定溝槽，該溝槽用電介質(zhì)材料填充，電介質(zhì)材料例如像通過 熱化學(xué)氣相沉積(CVD)的致密化的四乙基原硅酸鹽(TEOS)的氧化物或 高密度等離子體(HDP)氧化物，并且通過傳統(tǒng)化學(xué)機(jī)械拋光(CMP)工藝 平坦化。平坦化從襯底14的頂表面去除多余的電介質(zhì)材料。
襯底14可以是包含本領(lǐng)域中普通技術(shù)的人員認(rèn)為適于形成集成電路的 半導(dǎo)體材料的任何合適的體襯底。例如，襯底14可以由包含例如具有(100 ) 晶格取向的單一晶體硅的材料的單晶硅硅構(gòu)成。構(gòu)成襯底14的半導(dǎo)體材料 可以用雜質(zhì)輕度摻雜以便改變其電特性。具體地，襯底14可以用n型雜質(zhì) 核素輕微摻雜以將其改變?yōu)槌跏糿型，或者用p型雜質(zhì)核素輕度摻雜以將其 改變?yōu)槌跏紁型。由淺溝槽隔離區(qū)10、 12所環(huán)繞的器件區(qū)在阱15中被界定， 阱15根據(jù)形成的器件結(jié)構(gòu)是p溝道器件結(jié)構(gòu)還是n溝道器件結(jié)構(gòu)而可以是n 阱或者是p阱。阱15通過例如在CMOS體器件構(gòu)造的領(lǐng)域中普通技術(shù)人員 所理解的離子注入的技術(shù)形成。
包括柵極電介質(zhì)層16、 4冊極導(dǎo)體層18、和硬掩才莫層20的疊層被施加于 襯底14的頂表面22。直接接觸頂表面22的柵極電介質(zhì)層16設(shè)置于襯底14 和柵極導(dǎo)電層18之間。直接接觸柵極電介質(zhì)層的柵極導(dǎo)電層18設(shè)置于硬掩 才莫層20和4冊極電介質(zhì)層16之間。
柵極電介質(zhì)層16可以由任何合適的電介質(zhì)或絕緣材料構(gòu)成，其包括但 不局限于，Si02、氮氧化硅(SiOxNy )、氮化硅(Si3N4 )、類似氧化鉿(Hf02 )、 氧氮化鉿(HfSiON)的高k電介質(zhì)、或特征為相對高的介電常數(shù)的氧化鋯(Zr02)、或這些或其他電介質(zhì)材料的層疊。柵極電介質(zhì)層16可以具有從大 約1 nm至大約lOnrn的范圍的物理層厚度。構(gòu)成4冊才及電介質(zhì)層16的電介質(zhì) 材料可以通過襯底14的半導(dǎo)體材料與反應(yīng)物的熱反應(yīng)、原子層沉積(ALD ), CVD工藝，物理氣相沉積(PVD)工藝，或者這些不同的沉積工藝的組合 而4皮形成。
柵極導(dǎo)體層18由例如金屬、摻雜的多晶硅、金屬硅化物、或這些導(dǎo)電 材料的層疊的材料構(gòu)成，其特征為比柵極電介質(zhì)層16顯著高的電導(dǎo)率。硬 掩牙莫層20由例如通過傳統(tǒng)沉積工藝，例如CVD工藝形成的例如Si3N4的電 介質(zhì)材料構(gòu)成。形成硬掩模層20的電介質(zhì)材料被選擇，以便對于構(gòu)成襯底 14的材料選擇性地蝕刻。不同電介質(zhì)材料的相對薄的襯墊層(未示出)可以 設(shè)置于襯底14和硬掩模層20之間。該選擇性的襯塾層通常由襯底14的頂 表面22的濕法或干法熱氧化生長的Si02構(gòu)成，其可以作為緩沖層，以避免 由在硬掩模層20中的應(yīng)力所引起的襯底14的半導(dǎo)體材料中的位錯。
硬掩模層20被涂覆以由有機(jī)材料構(gòu)成的抗蝕劑層24?？刮g劑層24通過 傳統(tǒng)施加方法被施加，且通過傳統(tǒng)光刻和蝕刻工藝被構(gòu)圖。光刻工藝意味著 使用光掩模將抗蝕劑層24曝光于輻照而成像，以便賦予橫過頂表面22分布 的柵極結(jié)構(gòu)的潛在圖案并且顯影被曝光的抗蝕劑中的潛在圖案，以便界定覆 蓋硬掩模層20多個部分的抗蝕劑層24的剩余的區(qū)。構(gòu)圖的抗蝕劑層24界 定隨后用蝕刻工藝構(gòu)圖硬掩模層20、柵極導(dǎo)體層18、和柵極電介質(zhì)層16的 蝕刻掩模。
參考圖2，其中相似的編號指示圖1和后續(xù)的制造階段中相似的特征， 柵極結(jié)構(gòu)圖案隨后從抗蝕劑層24 (圖1 )而被轉(zhuǎn)移到硬掩模層，通過各向異 性干法蝕刻工藝，例如反應(yīng)離子蝕刻(RIE)或等離子體蝕刻工藝，并且使 用通過構(gòu)圖的抗蝕劑層24界定的蝕刻掩模。在抗蝕劑層24通過灰化或溶劑 剝離去除之后，柵極結(jié)構(gòu)圖案使用另 一各向異性干法蝕刻工藝且將構(gòu)圖的掩 模層作為物理蝕刻掩模被隨后從硬掩模層20轉(zhuǎn)移至柵極導(dǎo)體層18和柵極電 介質(zhì)層16 (圖1 )。在被硬掩模20所覆蓋的關(guān)注的區(qū)中，柵極導(dǎo)體層18和 柵極電介質(zhì)層16被保留未動。在沒有硬掩模層20之處，柵極導(dǎo)體層18和 牙冊才及電介質(zhì)層16 #皮蝕刻掉。
例如代表性的柵極結(jié)構(gòu)30的各柵極結(jié)構(gòu)的所得的柵極26和柵極電介質(zhì) 28,坐落在由淺溝槽隔離區(qū)10、 12環(huán)繞的器件區(qū)的周邊內(nèi)部。4冊^l結(jié)構(gòu)30可以還包括由電介質(zhì)材料構(gòu)成的側(cè)壁隔離體32、 34,它們通過傳統(tǒng)隔離體形 成工藝而形成于柵極26和柵極電介質(zhì)28的側(cè)壁25、 27上。側(cè)壁隔離體32、 34可以通過沉積電絕纟彖材料的共形層而形成，例如通過CVD沉積一黃過襯底 14的大約10納米至大約50納米的Si3N4，并且各向異性蝕刻共形層以便從 水平表面優(yōu)先去除電絕緣材料。側(cè)壁隔離體32、 34中的電介質(zhì)材料的電導(dǎo) 率顯著地小于柵極26中導(dǎo)體的電導(dǎo)率。隔離體32、 34有效地延伸柵極26 的側(cè)壁25、 27的位置。在本發(fā)明的某些實(shí)施例中，側(cè)壁隔離體32、 34可以 一皮省略。
參考圖3，其中相似的編號指示圖2和后續(xù)的制造階段中相似的特征， 源極和漏極區(qū)，例如代表性的源極區(qū)36和漏才及區(qū)38，橫過襯底14通過摻雜 襯底14的半導(dǎo)體材料而形成。溝道區(qū)37設(shè)置于源極區(qū)36和漏極區(qū)38之間。 溝道區(qū)37是阱15的一部分并且具有相同的導(dǎo)電類型，其在摻雜工藝期間通 過覆蓋的柵極26、柵極電介質(zhì)28,和硬掩模層20以及通過覆蓋的注入掩模 40而被保護(hù)。注入掩模40從光抗蝕劑層以相似于構(gòu)圖的抗蝕劑層24(圖1) 的方式形成，并且凈皮構(gòu)圖以暴露襯底14的頂表面上的用于源極和漏極區(qū)36、 38的表面區(qū)。
源極和漏極區(qū)36、 38可以使用離子注入工藝而被界定，如通過單頭箭 頭42所概略地指示的高能離子被注入襯底14的半導(dǎo)體材料。所得的源極和 漏極區(qū)36、 38的半導(dǎo)體材料的導(dǎo)電類型與構(gòu)成阱15的半導(dǎo)體材料的導(dǎo)電類 型相反。例如，源極和漏極區(qū)36、 38的半導(dǎo)體材料可以具有n型導(dǎo)電類型 并且阱15的半導(dǎo)體材料可以具有p型導(dǎo)電類型。在硅中合適的n型摻雜劑 是周期表中的V族元素，包括但不局限于砷和磷。作為替代，源極和漏極區(qū) 36、 38可以被摻雜以從周期表中的III族元素中所選4奪的合適的p型雜質(zhì)， 例如硼，并且阱15的半導(dǎo)體材料可以具有n型導(dǎo)電類型。
離子42的劑量被選擇，以便以對于器件設(shè)計所選擇的合適的雜質(zhì)濃度 摻雜構(gòu)成源極和漏極區(qū)36、 38的半導(dǎo)體材料。離子42的動能和硬掩模層20 和注入掩模40的厚度被選擇，使得在硬掩模層20和注入掩模40中離子42 的深度分布比柵極26的頂表面44淺。源極/漏極延伸區(qū)和暈區(qū)(未示出)可 以通過在柵極26的側(cè)壁25、 27下面的襯底14的半導(dǎo)體材料中的有角度的 離子注入而被提供。
襯底14可以被退火，以便電激活和擴(kuò)散源極和漏極區(qū)36、 38中注入的
10雜質(zhì)，并且修復(fù)源極和漏極區(qū)36、 38內(nèi)來自于注入的主要注入損傷。選擇 性地，該退火可以用于聚合點(diǎn)缺陷和惰性氣體原子，以形成晶體損傷層46a、 46b，如下面所討論的，如果源極和漏極區(qū)36、 38在晶體損傷層46a、 46b 之后形成。
不同的導(dǎo)電類型之間的凈摻雜轉(zhuǎn)變沿p - n結(jié)或源極區(qū)36與相反摻雜的 阱15的界面35出現(xiàn)，并且沿p-n結(jié)或漏極區(qū)與相反摻雜的阱15的界面出 現(xiàn)。源極區(qū)36沿界面35的橫向邊交叉溝道區(qū)37。漏極區(qū)38沿界面39的橫 向邊交叉溝道區(qū)37。隔離體32和柵極26的相應(yīng)側(cè)壁25在垂直于襯底14 的頂表面22的方向與源極區(qū)36和溝道區(qū)37之間的界面35的橫向邊基本對 準(zhǔn)。相似地，隔離體34和柵極26的相應(yīng)的相對側(cè)壁27在垂直于襯底14的
其從淺溝槽隔離區(qū)IO延伸至連接界面35的橫向邊的角。界面39的水平邊 從淺溝槽隔離區(qū)12延伸至連接界面39的橫向邊的角。界面35、 39的水平 邊界定源極和漏極區(qū)36、 38和阱15之間的對應(yīng)的交叉點(diǎn)。
參考圖4,其中相似的參考編號指示圖3和后續(xù)的制造階段中的相似的 特征，晶體損傷層46a、 46b通過將惰性氣體的高能離子注入襯底14而被形 成，如通過單頭箭頭48所概略地指示的。用于產(chǎn)生高能離子48的惰性氣體 被選擇，以提供在襯底14的半導(dǎo)體材料中的中性雜質(zhì)。在某些實(shí)施例中， 在離子48中且因而在空腔50中的惰性氣體可以是，例如，氦或氖。離子48 的注入劑量被選擇，以促進(jìn)晶體損傷層46a、 46b的形成。
晶體損傷層46a、 46b設(shè)置于頂表面22下面近似相同的深度。晶體損傷 層46a從淺溝槽隔離區(qū)10水平延伸并且在最接近于界面35的垂直邊的明確 端部47終止。相似地，晶體損傷層46b從淺溝槽隔離區(qū)IO水平延伸并且在 最接近于界面35的垂直邊的明確端部49終止。這樣，晶體損傷層46a、 46b 在柵極26下面缺少連續(xù)性并且設(shè)置于晶體損傷層46a的端部47和晶體損傷 層46b的端部49之間的溝道區(qū)37所相互隔離。
在代表性的實(shí)施例中，離子48的動能被選擇，使得晶體損傷層46a的 深度淺于源極區(qū)36和溝道區(qū)37之間的界面35的水平邊，并且使得晶體損 傷層46b的深度淺于漏極區(qū)38和溝道區(qū)37之間的界面39的水平邊。結(jié)合 離子48的動能的選擇，硬掩模層20和注入掩模40的復(fù)合厚度被選擇，使
ii得硬掩模層20和注入掩模40中的離子48的深度分布淺于柵極26的頂表面 44。
高能離子48被定向，以便以垂直或者接近垂直的入射撞擊襯底14的頂 表面22，盡管本發(fā)明不被如此限制。在某些實(shí)施例中，離子48的軌跡可以 #1故意地相對頂表面22的表面法線傾斜或成角度，這可以引起橫向非均勻 空腔分布。在源極和漏極區(qū)36、 38內(nèi)且具有接近溝道區(qū)37局部化的垂直分 布的空腔50的不成比例的份額的區(qū)可以被用于阻擋摻雜劑橫向擴(kuò)散進(jìn)入溝 道區(qū)37。
高能離子48，隨著其穿透進(jìn)入襯底14,通過與構(gòu)成的半導(dǎo)體材料中的 原子和電子的散射事件而喪失能量。電子能量喪失在相對高的能量和襯底14 中的淺的深度占主要，而核能喪失在相對低的能量和接近投射范圍占優(yōu)勢。 離子48在電子相互反應(yīng)中所喪失的能量隨后被轉(zhuǎn)變?yōu)槁曌樱雎曌蛹訜?半導(dǎo)體材料但對于襯底14產(chǎn)生極少或不產(chǎn)生永久的晶體損傷。在核碰撞中 喪失的能量使得襯底14的目標(biāo)原子從其原始晶格點(diǎn)位移，這損傷襯底14的 晶格結(jié)構(gòu)并且引起點(diǎn)缺陷。
包含點(diǎn)缺陷和來自被停止的離子48的惰性氣體原子的帶在基本平行于 襯底14的頂表面22的平面中水平延伸。點(diǎn)缺陷和來自被停止的離子48的 惰性氣體原子具有相似的深度分布，各自以關(guān)于投射范圍散開的范圍分布， 投射范圍被測量為從頂表面22的最大離子濃度和最大點(diǎn)缺陷峰的垂直距離。 基本上所有被注入的離子48停止于投射范圍3倍的散開范圍的距離內(nèi)，這 意味著點(diǎn)缺陷的深度分布空間相似于惰性氣體原子的深度分布。
在高溫下的后續(xù)的熱退火引起未結(jié)合的點(diǎn)缺陷和停止的離子48的惰性 氣體原子聚結(jié)并且形成橫過晶體損傷層46a、 46b的寬度或厚度分布的空腔 50。退火溫度和持續(xù)時間可以被用于控制空腔50的尺寸和尺寸分布。代表 性的退火溫度在大約800。C至大約IOOO'C的范圍中。熱退火可以在非反應(yīng)環(huán) 境中執(zhí)行，例如在氬(Ar)或氮(N2)氣氛中。
盡管不希望被理論所束縛，在固溶體中的空腔50的形成被相信通過熱 動力學(xué)驅(qū)動和被稱作奧斯特瓦爾德熟化(Ostwarld ripening )的自發(fā)工藝而出 現(xiàn)。當(dāng)來自被停止的離子48的惰性氣體原子沉淀出襯底14的半導(dǎo)體材料之 外時，高能因素將引起大的沉淀生長，通過從較小的沉淀拖曳點(diǎn)缺陷和氣體 原子，較小的沉淀尺寸收縮。高溫退火促進(jìn)聚結(jié)可以引起惰性氣體從空腔50逃逸，使得空腔50未被惰性氣體填充。當(dāng)然，在晶體損傷層46a、 46b中的 部分空腔50可以未被惰性氣體填充并且空腔50的剩下部分可以至少部分被 惰性氣體填充。
離子劑量、動能、和注入角度，以及熱處理條件的選擇，提供了對于晶 體損傷層46a、 46b中的空腔50的密度和尺寸的高度控制?？涨?0的尺寸 典型地是以平均和中值為中心和標(biāo)準(zhǔn)偏差的分布?？涨?0可以相對小，具 有在大約10納米(nm)至大約50nm范圍的中值尺寸。作為替代，根據(jù)形 成條件，空腔50可以相對大，具有大至500nm或更大的中值尺寸。
晶體損傷層46a、 46b破壞了襯底14的晶體結(jié)構(gòu)并且是基本非單晶或非 晶的。晶體損傷層46a、 46b在襯底14內(nèi)在深度上被局部化，這反映了對于 注入的離子48的體濃度的深度分布的范圍。源極和漏極區(qū)36、 38在晶體損 傷層46a、 46b的深度和襯底14的頂表面22之間保留基本單個晶體的半導(dǎo) 體材料。源極和漏極區(qū)36、 38的這些部分通過注入工藝基本未變，在離子 48的注入期間*3^及結(jié)構(gòu)30下面的溝道區(qū)37和部分阱15也是如此。沖冊;f及結(jié) 構(gòu)30下面的溝道區(qū)37和部分阱15在離子42的注入期間(圖3 )也凈皮遮掩。
晶體損傷層46a、 46也通過注入掩模40均被橫向地局部化，這引起晶 體損傷層46a、 46b的橫向范圍近似地與源極和漏極區(qū)36、 38垂直自對準(zhǔn)。 相同的注入掩模被用于注入源極和漏極區(qū)36、 28和晶體損傷層46a、 46b, 這導(dǎo)致自對準(zhǔn)。晶體損傷層46a、 46b沒有出現(xiàn)在柵極26和柵極電介質(zhì)28 下面的阱15中的位置，這產(chǎn)生來自于空腔50的晶體損傷中斷。
因?yàn)樽⑷胙谀τ谛纬稍礃O和漏極區(qū)36、 38和形成晶體損傷層46a、46b 的共同性，本發(fā)明的各實(shí)施例可以容易地被結(jié)合入標(biāo)準(zhǔn)CMOS器件工藝， 而具有最小的工藝改變且沒有添加的掩模步驟。在本發(fā)明的替代實(shí)施例中， 離子48可以被注入，以在離子42被注入以在襯底14的阱15中形成源極和 漏極區(qū)36、 38之前形成晶體損傷層46a、 46b。
盡管不希望被理論限制，但是在源極和漏極區(qū)36、 38內(nèi)的深度以及頂 表面22和界面35、 39的水平邊之間;汰置晶體損傷層46a、 46b對于優(yōu)化源 極和漏才及區(qū)36、 38內(nèi)的應(yīng)變是有效的，與對于源極和漏極區(qū)36、 38之外的 襯底14中的層46a、 46b的更大深度且在襯底14中更深的情況相比而言。 在與界面35、 39的水平邊一致的深度放置晶體損傷層46a、 46b可能對于器 件結(jié)構(gòu)65不是最優(yōu)的，由于結(jié)泄漏困難被增加。
13在一實(shí)施例中，晶體損傷層46a、 46b設(shè)置于在器件結(jié)構(gòu)65的工作期間 當(dāng)控制電壓被施加于柵極26時存在的耗盡層的外側(cè)。耗盡層的截面面積通 常在接近漏極區(qū)38最大化，耗盡層的截面面積和耗盡層的幾何形狀通過對 于才冊極26所施加的控制電壓的大小所調(diào)制，這#:縱了來自器件結(jié)構(gòu)65的輸 出電流。該晶體損傷層46a、 46b和耗盡層之間的深度關(guān)系可以限制晶體損 傷層46a、 46b對于器件結(jié)構(gòu)65的泄漏電流的影響。
如在圖4A中所示出的，其中相似的參考編號指稱在圖4和根據(jù)替代實(shí) 施例中的相似特征，離子48的動能可以被選擇，使得晶體損傷層46a、 46b 設(shè)置于相關(guān)于村底12的頂表面22的比在圖4中所示出的更大的深度。更具 體地，通過離子動能的恰當(dāng)選擇，晶體損傷層46a可以位于比源極區(qū)36的 界面35的水平邊更大的深度。晶體損傷層46b也可以位于比漏極區(qū)38的界 面39的水平邊更大的深度。在示出的實(shí)施例中，晶體損傷層46a、 46b位于 阱15內(nèi)并且位于比界面35、39的水平邊更大的深度。但是，晶體損傷層46a、 46b仍然被阱15的半導(dǎo)體材料的居間部分相互隔離，使得晶體損傷層46a、 46b是不連續(xù)的。
盡管不希望被理論所限制，但是放置晶體損傷層46a、 46b于源極和漏 極區(qū)36、 38的界面35、 39的水平邊更大深度的襯底14中，可以有效地優(yōu) 化來自于離子輻射的軟故障率(SER)的抑制。具體地，構(gòu)成晶體損傷層斗6a、 46b的空腔50起強(qiáng)復(fù)合中心的作用，其集體地作用于減小從沿穿越器件結(jié)構(gòu) 65的離子輻射例如宇宙射線的軌跡形成的電子-空穴對產(chǎn)生的通過漏極區(qū) 38的電荷收集。
如在圖4B中所示出的，其中相似的參考編號指稱在圖4和根據(jù)替代實(shí) 施例中相似的特征，附加的晶體損傷層52a、 52b和晶體損傷層54a、 54b可 以在襯底14中在不同的深度形成。各組晶體損傷層52a、 52b和晶體損傷層 54a、 54b相似于晶體損傷層46a、 46b但是位于不同的深度。在代表性的替 ^R實(shí)施例中，晶體損傷層52a、 54a位于源極區(qū)36下面比晶體損傷層46a更 大的深度，并且晶體損傷層52a在比晶體損傷層54a更淺的深度。相似地， 晶體損傷層52b、 54b位于漏極區(qū)38下面比晶體損傷層46b更大的深度，而 晶體損傷層52b在晶體損傷層54b和晶體損傷層46b之間。
在另一替代實(shí)施例中，晶體損傷層54a、 54b可以從器件構(gòu)造中被省略， 使得僅存在被包含在源極和漏極區(qū)36、 38內(nèi)的晶體損傷層46a、 46b和與頂表面22通過源極和漏極區(qū)36、 38分離的晶體損傷層52a、 52b。作為替代， 另一組晶體損傷層(未示出)可以被添加至包括晶體損傷層46a、 46b、 52a、 52b、 54a、 54b的器件構(gòu)造。
晶體損傷層52a、 52b和晶體損傷層54a、 54b，以及晶體損傷層46a、 46b相對于襯底14的頂表面22的不同深度，通過對于各不同的離子注入工 藝選擇獨(dú)特的離子動能而被產(chǎn)生。對于不同組的晶體損傷層46a、 46b、晶體 損傷層52a、 52b和晶體損傷層54a、 54b的離子劑量，也可以被選擇以設(shè)計 空腔50、 53、 55的特性，例如密度和尺寸。在代表性的實(shí)施例中，晶體損 傷層54a、 54b中的空腔55的尺寸小于晶體損傷層52a、 52b中的空腔53的 尺寸，晶體損傷層52a、 52b中的空腔53的尺寸小于晶體損傷層46a、 46b 的空腔50尺寸的尺寸。晶體損傷層52a、 52b是不連續(xù)的并且通過阱15的 半導(dǎo)體材料的居間部分相互分離。相似地，晶體損傷層54a、 54b缺少連續(xù) 性并且被阱15的半導(dǎo)體材料的另一居間部分隔開。
既便在圖4A、 4B的這些替代實(shí)施例中，形成源極和漏極區(qū)36、 38和 形成晶體損傷層46a、 46b、 52a、 52b、 54a、 54b的注入掩模40的共同性允 許不同動能的多級進(jìn)^"、自對準(zhǔn)注入^皮容易地結(jié)合入標(biāo)準(zhǔn)CMOS器件工藝 中。所述結(jié)合被允許而具有最小的工藝改變且沒有附加的掩模步驟。盡管不 希望被理論限制，但是在源極和漏極區(qū)36、 38內(nèi)在相對淺的深度放置晶體 損傷層46a、 46b并且在襯底14中以比源才及和漏才及區(qū)36、 38更大的深度》丈 置晶體損傷層52a、 52b和晶體損傷層54a、 54b對于同時優(yōu)化源極和漏極區(qū) 36、 38內(nèi)的應(yīng)力和SER抑制可以是有效的。
參考圖5，其中相似的參考編號在圖4和后續(xù)的制造階段中指稱相似的 特征，注入掩模40和硬掩模層20 (圖4)通過例如，溶劑和濕法化學(xué)蝕刻 從襯底14的頂表面22被分別去除。柵極26、柵極電介質(zhì)28、源極和漏極 區(qū)36、 38以及溝道區(qū)37構(gòu)成器件結(jié)構(gòu)65，它還包括晶體損傷層46a、 46b。 柵極電介質(zhì)28分離柵極26與溝道區(qū)37，使得柵極26不直接與襯底14電接 觸。溝道區(qū)37構(gòu)成當(dāng)源4及和漏才及區(qū)36、 38形成時保護(hù)的阱15的一部分， 溝道區(qū)37在一側(cè)上與源極區(qū)36并且在對側(cè)上與漏;fe區(qū)38 ^f黃向并置。在代 表性的實(shí)施例中，溝道區(qū)37與源極和漏極區(qū)36、 38是連續(xù)的。
在一實(shí)施例中，器件結(jié)構(gòu)65可以是n溝道場效應(yīng)晶體管，其中阱15是 p阱，溝道區(qū)37在p阱中被界定，并且源極和漏極區(qū)36、 38組成為4參雜以n型的襯底14的半導(dǎo)體材料。作為替代，器件結(jié)構(gòu)65可以是p溝道場效應(yīng) 晶體管，其中阱15是n阱，溝道區(qū)37在n阱中被界定，并且源極和漏極區(qū) 36、 38組成為摻雜以p型的襯底14的半導(dǎo)體材料。在一實(shí)施例中，為p溝 道的器件結(jié)構(gòu)65和為n溝道場效應(yīng)晶體管的器件結(jié)構(gòu)可以被制造于襯底14 上，以便形成本領(lǐng)域的普通技術(shù)的人員所理解的CMOS對。
在晶體損傷層46a中由空腔50所引起的源極區(qū)36的體積膨脹和由在晶 體損傷層46b中的空腔50所引起的漏極區(qū)38的體積膨脹施加力至源極和漏 極區(qū)36、 38中的半導(dǎo)體材料，其被轉(zhuǎn)移至溝道區(qū)。壓應(yīng)力從源極和漏極區(qū) 36、 38被轉(zhuǎn)移至器件結(jié)構(gòu)65的溝道區(qū)37。如果器件結(jié)構(gòu)65是p溝道場效 應(yīng)晶體管，則可以高至幾兆帕壓應(yīng)力被施加至溝道區(qū)37,作用于改善空穴遷 移率，并且因而，作用于提高器件速度和性能。空腔50的特性可以被設(shè)計 以調(diào)整^^人晶體損傷層46a、 46b轉(zhuǎn)移至溝道區(qū)37的壓應(yīng)力的大小。
自對準(zhǔn)工藝僅在源極和漏極區(qū)36、 38下面形成晶體損傷層46a、 46b并 且沒有顯著的橫向侵蝕進(jìn)入在柵極結(jié)構(gòu)30下面的阱15。結(jié)果，與提供掩埋 在襯底14中的連續(xù)損傷層的傳統(tǒng)方案相比，晶體損傷對于器件結(jié)構(gòu)65的溝 道區(qū)的影響被最小化。當(dāng)然，橫向范圍散開和其他物理現(xiàn)象可以引起晶體損 傷層46a、 46b以短距離橫向穿透入溝道區(qū)37，或者，更為普遍的，穿透入 垂直地在柵極結(jié)構(gòu)30下面的阱15的部分。在任何事件中，晶體損傷層牝a、
介
的距離，并且結(jié)果，晶體損傷層46a、 46b在柵極結(jié)構(gòu)30下面缺少任何類型 的連續(xù)性。
構(gòu)成晶體損傷層46a、 46b的空腔50也可以有益地提供金屬吸氣，以及 對于局部載流子壽命控制有效的中帶帶隙陷阱。另外，晶體損傷層46a、 46b 可以對于減小和避免摻雜劑擴(kuò)散至源極和漏極區(qū)36、 38之外有效，摻雜劑 擴(kuò)散至源極和漏極區(qū)36、 38之外對于特征為具有有限摻雜水平的淺結(jié)的器 件結(jié)構(gòu)65可能帶來了顯著的問題。如果沒有通過晶體損傷層46a、 46b的存 在而被減輕，則摻雜劑的向外擴(kuò)散實(shí)際上對于制造淺結(jié)設(shè)置下限。離子48 的有角度注入可以引起空腔50具有橫向非均勻分布。通過在源極和漏極區(qū) 36、 38中保持整體摻雜水平，因?yàn)榫w損傷層46a、 46b的存在而阻擋擴(kuò)散 和減輕摻雜劑的損失，器件性能可以在淺結(jié)器件結(jié)構(gòu)中被改善。
導(dǎo)電層56、 58 4皮分別形成于源極和漏才及區(qū)36、 38中，4妄近襯底14的
16頂表面22。導(dǎo)電層56、 58可以由硅化物材料構(gòu)成，通過本領(lǐng)域普通技術(shù)人員所熟悉的傳統(tǒng)硅化工藝形成。用于局部互連(MI)金屬化層級的電介質(zhì)層60被施加于襯底14的頂表面22上。接觸62、 64、 66形成于電介質(zhì)層60中，且與柵極26和在源極和漏極區(qū)36、 38上的導(dǎo)電層56、 58電耦合。標(biāo)準(zhǔn)工藝跟隨著，其包括層間電介質(zhì)層、導(dǎo)電通路、和包括在與接觸62、 64、66和附加的器件結(jié)構(gòu)65的其他相似的接觸耦合的線后端(BEOL)布線結(jié)構(gòu)中的上金屬化層級(M2-層級、M3-層級等)中的金屬化的形成。
在此，對于例如"垂直"、"水平"等的術(shù)語的參考以示例的方式進(jìn)行，并且不通過限制的方式進(jìn)行，以便建立參考的框架。如在此所使用的術(shù)語"水平"被界定為平行于半導(dǎo)體襯底的傳統(tǒng)平面的平面，與其實(shí)際三維空間取向無關(guān)。術(shù)語，例如"上(on)"、"上方(above )"、"下(below )"、"側(cè)(side )，，(如在"側(cè)壁，，中)，"上部(upper )，，，"下部(lower)"、"之上(over)"，"之下(beneath)"、和"下(under)",對于所述水平面被界定。應(yīng)當(dāng)理解各種其他參考的框架可以被用于描述本發(fā)明而不偏離本發(fā)明的精神和范圍。還應(yīng)當(dāng)理解本發(fā)明的特征在附圖中不必按比例示出。此外，對于術(shù)語"包括"，"具有"，"有"，或其變形在詳細(xì)描述或者權(quán)利要求中使用的范圍，這樣的術(shù)語旨在是包括性的，以相似于術(shù)語"包括"的方式。
應(yīng)當(dāng)理解當(dāng)作為層、區(qū)或襯底的元件被描述為在另一元件"上"或者"上方，，時，它可以在另一元件直接上或上方，或者也可以存在居間的元件。相反，當(dāng)元件被描述為在另一元件的"直接上"或者"直接上方"時，則不存在居間的元件。還應(yīng)當(dāng)理解當(dāng)元件被描述為"連接"或者"耦合"至另一元件時，它可以被直接連接或者耦合至另一元件，或者可以存在居間的元件。相反，當(dāng)元件被描述為"直接連接"或者"直接耦合"至另一元件時，則不存在居間的元件。
在此結(jié)構(gòu)的制造通過制造階段和步驟的特定順序已經(jīng)被描述。但是，應(yīng)當(dāng)理解順序可以與所描述的不同。例如，兩個或者更多的制造步驟的順序可以相對于所示的順序交換。此外，兩個或者更多的制造步驟可以被同時進(jìn)行或者部分同時進(jìn)行。另外，各種制造步驟可以被省略并且其他制造步驟可以被添加。應(yīng)當(dāng)理解所有這樣的變更都在本發(fā)明的范圍之內(nèi)。還應(yīng)當(dāng)理解本發(fā)明的特征在附圖中不必按比例示出。
在此所使用的術(shù)語僅用于描述具體的實(shí)施例并且不旨在限制本發(fā)明。如
17在此所使用的，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非上下文清楚地另外指出。還應(yīng)當(dāng)理解術(shù)語"包括，，和/或"包含"，當(dāng)在本說明書中被使用時，規(guī)定所陳述的特征、整數(shù)、步驟、操作、元件、和/或部件的存在，但不排除一或更多的其他特征、整數(shù)、步驟、操作、元件、部件和/或其組的存在或附加。
所附權(quán)利要求中的對應(yīng)的結(jié)構(gòu)、材料、動作、和所有裝置或步驟加功能元件的等同旨在包括與具體要求的其他要求的元件組合執(zhí)行該功能的任何的結(jié)構(gòu)、材料、或動作。本發(fā)明的說明書已經(jīng)以說明和描述的目的被提出，但是不旨在是詳盡無遺的，或限制本發(fā)明于所公開的形式。對于本領(lǐng)域的普通技術(shù)人員許多改進(jìn)和變更是顯見的而不偏離本發(fā)明的范圍和精神。實(shí)施例被選擇并且描述，以便最佳解釋本發(fā)明的原理和實(shí)際應(yīng)用，并且對于具有各種改進(jìn)的各種實(shí)施例，使得其他本領(lǐng)域的普通技術(shù)人員理解本發(fā)明，因?yàn)榫哂懈鞣N改進(jìn)的各種實(shí)施例適于所考慮的具體應(yīng)用。
權(quán)利要求
1.一種在具有頂表面的半導(dǎo)體材料的襯底中形成的器件結(jié)構(gòu)，所述器件結(jié)構(gòu)包括在所述襯底的半導(dǎo)體材料中界定的第一導(dǎo)電類型的第一摻雜區(qū)；在所述襯底的半導(dǎo)體材料中界定的第一導(dǎo)電類型的第二摻雜區(qū)；橫向設(shè)置于在所述第一摻雜區(qū)和第二摻雜區(qū)之間的所述襯底的半導(dǎo)體材料中的第三摻雜區(qū)，所述第三摻雜區(qū)的半導(dǎo)體材料具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型；所述襯底的頂表面上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)具有與所述第三摻雜區(qū)垂直堆疊的關(guān)系；和所述襯底的半導(dǎo)體材料內(nèi)的第一晶體損傷層，所述第一晶體損傷層包括被所述襯底的半導(dǎo)體材料所包圍的第一多個空腔，其中至少部分所述第一摻雜區(qū)垂直設(shè)置于所述第一晶體損傷層和所述襯底的頂表面之間，并且所述第一晶體損傷層不在所述柵極結(jié)構(gòu)下面橫向延伸顯著的距離。
2. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中至少一部分所述第一多個空腔包 含惰性氣體。
3. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第二導(dǎo)電類型是p型導(dǎo)電類型，^f吏得在所述第三摻雜區(qū)中的半導(dǎo)體材料具有P型導(dǎo)電類型，并且所述第 一晶體損傷層對于傳遞壓應(yīng)力至所述第三摻雜區(qū)是有效的。
4. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第三摻雜區(qū)與所述第一摻雜 區(qū)并置，以便沿界面交叉所述第一摻雜區(qū)，并且所述第一晶體損傷層終止于 與所述界面的垂直部分具有近似垂直對準(zhǔn)關(guān)系的端部。
5. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第一摻雜區(qū)是場效應(yīng)晶體管 的漏極，所述第二摻雜區(qū)是所述場效應(yīng)晶體管的源極，并且所述柵極結(jié)構(gòu)包 括柵極和將柵極與所述襯底的頂表面分離的柵極電介質(zhì)層。
6. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第一晶體損傷層設(shè)置于包含 在所述第一摻雜區(qū)的邊界內(nèi)的深度，并且還包括所述襯底的半導(dǎo)體材料內(nèi)的第二晶體損傷層，所述第二晶體損傷層包括 被所述襯底的半導(dǎo)體材料所包圍的第二多個空腔，并且所述第 一摻雜區(qū)被垂直設(shè)置于所述第二晶體損傷層和所述頂表面之間。
7. 根據(jù)權(quán)利要求6的器件結(jié)構(gòu)，其中所述第二晶體損傷層不在所述柵 極結(jié)構(gòu)下面橫向延伸顯著的距離。
8. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第一摻雜區(qū)垂直設(shè)置于所述 第一晶體損傷層和所述頂表面之間。
9. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，還包括所述襯底的半導(dǎo)體材料內(nèi)的第二晶體損傷層，所述第二晶體損傷層包括 被所述襯底的半導(dǎo)體材料所包圍的第二多個空腔，其中至少部分所述第二摻雜區(qū)垂直設(shè)置于所述第二晶體損傷層和所述 4十底的頂表面之間。
10. 根據(jù)權(quán)利要求9的器件結(jié)構(gòu)，其中所述第二晶體損傷層通過部分所 述第三慘雜區(qū)與所述第一晶體損傷層分離，使得所述第一和第二晶體損傷層是不連續(xù)的。
11. 根據(jù)權(quán)利要求9的器件結(jié)構(gòu)，其中所述第二晶體損傷層不在所述柵 極結(jié)構(gòu)下面橫向延伸顯著的距離。
12. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述第一晶體損傷層包含對于收 集由穿過所述襯底的離子化輻射所產(chǎn)生的電荷載流子有效的復(fù)合中心，并且 由此避免所述電荷載流子輸運(yùn)至所述第一摻雜區(qū)。
13. 根據(jù)權(quán)利要求1的器件結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括第一側(cè)壁，并 且所述第一晶體損傷層在與所述柵極結(jié)構(gòu)的第一側(cè)壁近似垂直對準(zhǔn)設(shè)置的 端部終止。
14. 根據(jù)權(quán)利要求13的器件結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)具有與所述第一 側(cè)壁相對的第二側(cè)壁，并且還包括所述襯底的半導(dǎo)體材料內(nèi)的第二晶體損傷層，所述第二晶體損傷層包括 被所述襯底的半導(dǎo)體材料所包圍的第二多個空腔，所述第二晶體損傷層垂直 設(shè)置于至少部分所述第二摻雜區(qū)和所述襯底的頂表面之間，并且所述第二晶 體損傷層具有與所述柵極結(jié)構(gòu)的所述第二側(cè)壁近似垂直對準(zhǔn)設(shè)置的終止端 部。
15. 根據(jù)權(quán)利要求14的器件結(jié)構(gòu)，其中所述第二晶體損傷層通過部分 所述第三摻雜區(qū)與所述第 一晶體損傷層分離，使得所述第 一和第二晶體損傷 層是不連續(xù)的。
16. 根據(jù)權(quán)利要求13的器件結(jié)構(gòu)，其中所述第一摻雜區(qū)和所述第三摻 雜區(qū)沿p-n結(jié)交叉，并且所述第一晶體損傷層的所述端部與所述p-n結(jié)近似 橫向?qū)?zhǔn)。
17. —種在由半導(dǎo)體材料構(gòu)成的襯底中的器件結(jié)構(gòu)的制造方法，所述方 法包括在所述村底的半導(dǎo)體材料中形成第 一導(dǎo)電類型的第 一纟參雜區(qū)； 在所述半導(dǎo)體材料中形成所述第 一導(dǎo)電類型的第二摻雜區(qū)并且通過具有與所述第 一導(dǎo)電類型相反的第二導(dǎo)電類型的第三摻雜區(qū)與所述第 一摻雜區(qū)分離；在與所述第三摻雜區(qū)具有垂直堆疊關(guān)系的所述襯底的頂表面上形成柵 極結(jié)構(gòu)；并且形成被所述襯底的半導(dǎo)體材料所包圍的第 一多個空腔，以便界定第 一 晶 體損傷層，所述第一晶體損傷層通過至少部分所述第一摻雜區(qū)與所述襯底的 頂表面隔離并且不橫向延伸顯著的距離進(jìn)入所述第三摻雜區(qū)。
18. 根據(jù)權(quán)利要求17的方法，其中形成所述第一多個空腔還包括 將惰性氣體的第一多個離子以第一動能和第一劑量注入所述襯底；并且 退火所述襯底，以便聚結(jié)在所述半導(dǎo)體材料中由所述第一多個離子進(jìn)入所述第一多個空腔而產(chǎn)生的點(diǎn)缺陷。
19. 根據(jù)權(quán)利要求18的方法，其中來自于所述注入的第一多個離子的 所述惰性氣體的原子與所述點(diǎn)缺陷一起被聚結(jié)入所述第一多個空腔中，使得 至少 一部分所述第 一 多個空腔包含一或更多的所述惰性氣體的原子。
20. 根據(jù)權(quán)利要求18的方法，其中所述柵極結(jié)構(gòu)形成于所述襯底的頂 表面上，并且還包括施加抗蝕劑層于所述柵極結(jié)構(gòu)和所述頂表面上；構(gòu)圖所述抗蝕劑層，以便暴露覆蓋所述第一摻雜區(qū)的所述頂表面的第一 區(qū)；并且在所述惰性氣體的所述第一多個離子的注入期間，使用所述柵極結(jié)構(gòu)和 所述抗蝕劑層作為覆蓋所述第三摻雜區(qū)的注入掩模，使得所述第一晶體損傷 層的終止端部在垂直方向與所述柵極結(jié)構(gòu)的第 一側(cè)壁近似對準(zhǔn)。
21. 根據(jù)權(quán)利要求20的方法，還包括使用所述注入掩模，以與所述第一動能不同的第二動能和第二劑量將所述惰性氣體的第二多個離子注入所述襯底，以便形成界定第二晶體損傷層的 第二多個空腔，所述第二晶體損傷層具有在垂直方向與所述柵極結(jié)構(gòu)的第一 側(cè)壁近似對準(zhǔn)的終止端部，并且通過至少部分所述第 一摻雜區(qū)與所述襯底的 頂表面分離。
22. 根據(jù)權(quán)利要求20的方法，其中所述抗蝕劑層被構(gòu)圖，以便暴露覆 蓋所述第二摻雜區(qū)的所述頂表面的第二區(qū)，并且還包括允許所述惰性氣體的所述第一多個離子的一部分穿透所述頂表面的所 述第二區(qū)進(jìn)入所述第二摻雜區(qū)，并且形成界定第二晶體損傷層的第二多個空 腔，所述第二晶體損傷層具有與所述4冊極結(jié)構(gòu)的第二側(cè)壁近似對準(zhǔn)的終止端 部，并且通過所述第三摻雜區(qū)與所述第 一晶體損傷層橫向隔離。
23. 根據(jù)權(quán)利要求20的方法，其中形成所述第一導(dǎo)電類型的第一摻雜 區(qū)還包括使用所述注入掩模，將雜質(zhì)核素的多個離子注入所述襯底的半導(dǎo)體材料 中，以便在所述第一摻雜區(qū)中摻雜所述襯底的半導(dǎo)體材料。
24. 根據(jù)權(quán)利要求17的器件結(jié)構(gòu)，其中所述第一摻雜區(qū)和所述第三摻 雜區(qū)沿界面交叉，并且所述第一晶體損傷層具有與所述界面近似對準(zhǔn)的終止端部。
全文摘要
具有自對準(zhǔn)損傷層的器件結(jié)構(gòu)和形成這樣的器件結(jié)構(gòu)的方法。所述器件結(jié)構(gòu)包括在襯底的所述半導(dǎo)體材料中界定的第一導(dǎo)電類型的第一和第二摻雜區(qū)。相反導(dǎo)電類型的第三摻雜區(qū)橫向分離第一摻雜區(qū)和第二摻雜區(qū)。柵極結(jié)構(gòu)設(shè)置于襯底的頂表面上并且具有與第三摻雜區(qū)的垂直堆疊關(guān)系。第一晶體損傷層在襯底的半導(dǎo)體材料內(nèi)被界定。所述第一晶體損傷層具有被襯底的半導(dǎo)體材料包圍的第一多個空腔。第一摻雜區(qū)被垂直設(shè)置于第一晶體損傷層和襯底的頂表面之間。第一晶體損傷層不橫向延伸進(jìn)入第三摻雜區(qū)。
文檔編號H01L29/78GK101635312SQ20091016014
公開日2010年1月27日 申請日期2009年7月24日 優(yōu)先權(quán)日2008年7月24日
發(fā)明者伊?！·坎農(nóng), 奮 陳 申請人:國際商業(yè)機(jī)器公司