專利名稱：晶片封裝結構及其制作方法
技術領域：
本發(fā)明涉及一種半導體裝置，尤其涉及一種晶片封裝結構及其制作方法。
背景技術：
電磁干擾(electro-magnetic interference)對于大多數(shù)的電子產品或系統(tǒng)而言 是一嚴肅且富有挑戰(zhàn)性的問題。由于電磁干擾常中斷、阻礙、降低或限制電子裝置或整體電 路系統(tǒng)的性能表現(xiàn)，因此需要有效的電磁干擾屏蔽，以確保電子裝置或系統(tǒng)的效率與安全 操作。 電磁干擾屏蔽的性能對于小尺寸、高密度的封裝體或應用于高頻率的敏感電子儀 器非常重要。 一般而言，大都是通過增加金屬板與/或導電性的墊圈來提升電磁干擾屏蔽 的性能，但此方式會提高制造成本。

發(fā)明內容
本發(fā)明提供一種晶片封裝結構的制作方法，可提供較佳的設計靈活性。 本發(fā)明提供一種晶片封裝結構，具有提升電磁干擾屏蔽的性能。 本發(fā)明提供的晶片封裝結構，其包括一基板、至少一晶片配置于基板上、一封裝膠
體以及一具有多個導電連接結構的遮蔽層。配置于基板上的導電連接結構排列于封裝膠體
內且環(huán)繞晶片配置。遮蔽層配置于封裝膠體上，以覆蓋封裝膠體的上表面。遮蔽層通過導
電連接結構電性連接至半導體基板。 在本發(fā)明的一實施例中，上述的導電連接結構可為間柱(stud)或鍍通孔結構
(plated via structure)，暴露出封裝膠體的側壁或不暴露出封裝膠體的側壁。 在本發(fā)明的一實施例中，上述的晶片通過多個凸塊與晶片封裝結構的積層基板電
性連接。 在本發(fā)明的一實施例中，上述的封裝膠體的側壁為傾斜面。 本發(fā)明提供的晶片封裝結構的制作方法。首先，提供一具有多個基板單元的陣列 基板，至少一晶片配置于一陣列基板的一基板單元上，且晶片電性連接至基板單元。接著， 形成一封裝膠體于陣列基板上，以覆蓋晶片與部分基板單元。接著，進行一標記制程以移除 部分封裝膠體至暴露出每一基板單元的一上表面，而形成多個通孔或多個溝渠。之后，形成 一遮蔽層于封裝膠體上以覆蓋封裝膠體，同時形成多個導電連接結構于通孔內，以覆蓋每 一基板單元被暴露出的上表面。進行一單體化制程，以形成多個晶片封裝結構。
在本發(fā)明的一實施例中，上述的導電連接結構可排列于陣列基板的切割線上與每 一基板單元的多條邊界線上，因此單體化制程時會切穿導電連接結構與陣列基板。當然，導 電連接結構也可排列環(huán)繞每一基板單元的邊界線且與邊界線保持一間隔距離，因此單體化 制程時不會切穿導電連接結構。 在本發(fā)明的一實施例中，上述的遮蔽層與導電連接結構的形成方式是由一金屬 材料且利用包括噴涂法(spraying process)、濺鍍法(sputteri卿rocess)或電鍍法(plating process)所形成。 在本發(fā)明的一實施例中，可依據完全填滿或部分的填充通孔，在形成遮蔽層的同 時形成多個間柱或多個鍍通孔結構。 在本發(fā)明的一實施例中，上述的標記制程包括一雷射挖空制程(laserdigging process)或——雷身寸鉆孑L制禾呈(laser drilling process)。 基于上述，遮蔽層與間柱配置于基板上的作用可視為晶片封裝結構的電磁干擾屏 蔽。在本發(fā)明之中，通過具有彈性且多種設計型態(tài)的遮蔽層與間柱，可改善制程的空間。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并結合附圖作詳 細說明如下。


圖IA至圖IF'為本發(fā)明的一實施例的一種晶片封裝結構的制作方法的示意圖。 圖2為本發(fā)明的一實施例的一種晶片封裝結構的剖面示意圖。 圖3為本發(fā)明的另一實施例的一種晶片封裝結構的剖面示意圖。 圖4為本發(fā)明的又一實施例的一種晶片封裝結構的剖面示意圖。 圖5為本發(fā)明的再一實施例的一種晶片封裝結構的剖面示意圖。 圖6A至圖6B'為本發(fā)明的一較佳實施例的一種晶片封裝結構的制作方法的部分
步驟的示意圖。圖7為本發(fā)明的一實施例的一種晶片封裝結構的立體示意圖。圖8為本發(fā)明的另一-實施例的一種晶片封裝結構的立體示意圖主要元件符號說明20b 、 40b :側表面;100、600 :陣列基板；102、602 :基板單元；102a、602a :上表面；104 :接點；106 :凸塊;108 :接地孔；120、620 :晶片;130 、630 :封裝膠體;130a、630a :上表面；130b、630b :側壁;135 :通孔；135a :側壁；142 :間柱；142a :半間柱；144 :鍍通孔結構；144a :半鍍通孔結構635 :溝渠；635a :側壁；642 :環(huán)狀填充結構；644 :中空環(huán)狀結構；644a :半中空環(huán)狀結構；9 :傾斜角；d:間隔距離;140、140'、640、640':遮蔽層；10、20、30、40、50、70、80 :晶片封裝結構。
具體實施例方式
本發(fā)明所述的晶片封裝結構的制作方法可用來制作多種封裝結構，其中以制作堆 迭式封裝體、多層封裝體或具有高頻率裝置的封裝體(包括具有射頻裝置的封裝體)最為適合。此外，本發(fā)明的晶片封裝結構的制作方法與利用積層基板的制作方法或陣列基板的 制作方法的封裝制程相互符合。 圖1A至圖1F'為本發(fā)明的一實施例的一種晶片封裝結構的制作方法的示意圖。在 此必須說明的是，為了方便說明起見，圖ID'與圖1D"所示為立體示意圖，圖1A至圖1D、圖 1E至圖IF與圖IE'至圖IF'所示為剖面示意圖。 請先參考圖1A，提供一陣列基板100。陣列基板100具有多個基板單元102(是由 后面所示出的為虛線的切割線所定義)，其中每一基板單元102上包括多個接點104。這些 接點104的作用與覆晶接合技術中的凸塊焊墊的作用相同。陣列基板100可為一積層基板， 例如可以是一印刷電路板(PrintedCircuit Board ;簡稱為PCB)。 接著，請參考圖1B，至少一晶片120配置于每一基板單元102的上表面102a上。 雖然本實施例是提供晶片120配置于每一基板單元102的上表面102a上，但在其他實施例 中，也可以是提供多個表面黏著型元件貼附于每一基板單元102的上表面102a上，這種方 式也屬于本發(fā)明可采用的技術方案，不脫離本發(fā)明所欲保護的范圍。晶片120通過多個凸 塊106電性連接至基板單元102的這些接點104，其中這些凸塊106介于晶片120與這些接 點104之間。雖然本實施例是以覆晶接合技術作為說明，但于其他實施例中，也包括利用打 線接合技術來電性連接晶片120與這些接點104，仍屬于本發(fā)明可采用的技術方案，不脫離 本發(fā)明所欲保護的范圍。較佳地，晶片120配置于基板單元102的中心部。
接著，請參考圖1C，通過一封膠制程而形成一封裝膠體130于陣列基板100上，以 包覆晶片120、這些接點104、這些凸塊106與至少一部分的基板單元102。封膠制程例如可 以為一陣列封膠制程(over-molding process)。封裝膠體130的材料例如可以是環(huán)氧樹脂 (印oxy resins)或硅氧樹月旨(silicon resins)。 接著，請參考圖1D，進行一標記制程以移除部分封裝膠體130至暴露出基板單元 102的上表面102a，而形成多個通孔135。這些通孔135環(huán)繞晶片120排列。較佳地，這些 通孔135排列于晶片120與每一基板單元102的邊界或周圍之間。圖1D'所示為圖ID的結 構的立體示意圖。請同時參考圖1D與圖1D'，這些個別獨立的通孔135排列于基板單元102 的邊界線(虛線)上。在本實施例中，后續(xù)的切割制程會沿著這些切割線(圖示為虛線)而 切穿這些通孔135。標記制程例如可以是一雷射挖空制程或一雷射鉆孔制程。此外，通過上 述的雷射制程所形成的這些通孔135具有高準確度的直徑與可控制的漸縮部(taper)。較 佳地，這些通孔135的漸縮部具有一傾斜角9 (介于通孔135的側壁135a與基板單元102 的上表面102a之間)，且此傾斜角e的范圍介于60度至90度之間。以這些通孔135環(huán)繞 排列于每一基板單元102的邊界為例，標記制程可通過鉆多個彼此相互分離的孔而移除部 分的封裝膠體130，其中這些孔在封裝膠體130內呈環(huán)狀排列，且位于每一基板單元102的 邊界線上。 在其他實施例中，這些通孔135也可以排列靠近且位于基板單元102的這些邊界 線(虛線)內，但不位于基板單元102的這些邊界線上，請參考圖1D"。這些通孔135可環(huán) 繞晶片120配置且靠近基板單元102的這些邊界線。舉例說明，這些通孔135可排列成環(huán) 形框狀圖案(ring-sh即ed pattern)且與基板單元102的邊界線相距一小間隔距離d，且間 隔距離d可依據產品的需求而自由調整。此外，后續(xù)的切割制程雖然會沿著這些切割線但 不會切穿這些通孔135。 一般而言，這些通孔135的尺寸或形狀可依照屏蔽的需要、封裝體
6電性的特性，或甚至是依據制程的參數(shù)而自由調整。 接者，請參考圖1E，形成一遮蔽層140于封裝膠體130上，以覆蓋封裝膠體130的 上表面130a與基板單元102的上表面102a(指基板單元102被這些通孔135所暴露出的 上表面102a)，以及填滿這些通孔135。遮蔽層140的形成方式是利用噴涂法、電鍍法或濺 鍍法，使一金屬材料(未示出)覆蓋封裝膠體130及填滿這些通孔135。遮蔽層140的材料 例如可以是鋁、銅、鉻、金、銀、鎳、焊料或上述材料的化合物。間柱142可在形成遮蔽層140 的過程經由填滿這些通孔135而形成。 最后，請參考圖1F，進行一單體化制程，以形成多個獨立的晶片封裝結構10。單體 化制程例如可以是一刀片切割制程。請同時參考圖1E與圖1F，單體化制程切穿這些間柱 142與陣列基板100，以形成多個個別獨立且分別具有多個半間柱(semi-studs) 142a的晶 片封裝結構10。 當然，在其他實施例中，請參考圖IE'，遮蔽層140'也可以形成在封裝膠體130 上，以覆蓋封裝膠體130的上表面130a且共形地(conformally)覆蓋這些通孔135的 側壁135a，并暴露出基板單元102的上表面102a，而形成多個鍍通孔結構(plated via structure) 144。在此實施例中，遮蔽層140'的形成方式是利用噴涂法、電鍍法或濺鍍法， 使一金屬材料(未示出)覆蓋封裝膠體130而不填滿這些通孔135。依據通孔135的形狀 與尺寸，鍍通孔結構144的形狀可為一杯狀或一倒置帽子形狀(inverted cap)。接著，請 參考圖IF'，進行一單體化制程以切穿陣列基板100與這些鍍通孔結構144，而形成多個個 別獨立且分別具有多個半鍍通孔結構(semi-plated viasstructure) 144a的晶片封裝結構 10。單體化制程例如可以是一刀片切割制程。 圖2為本發(fā)明的一實施例的一種晶片封裝結構的剖面示意圖。請參考圖2，在本 實施例中，晶片封裝結構20包括一基板單元102、多個接點104、多個凸塊106、至少一晶片 120、一封裝膠體130與一遮蔽層140?；鍐卧?02可為一積層基板，例如可以是一兩層 或一四層積層的印刷電路板基板。晶片120可為一半導體晶片，例如可以是一射頻(Radio Frequency ;簡稱為RF)晶片。遮蔽層140的材質可為銅、鉻、金、銀、鎳、鋁或上述材料的 合金，甚至是一焊料。晶片120通過接點(凸塊焊墊)104與凸塊106電性連接至基板單 元102。封裝膠體130包覆部分基板單元102、凸塊106與晶片120。遮蔽層140包括多個 半間柱142a。在此所述的半間柱142a是指圖1F所示出的切割后的間柱，但在上下文中可 將其視為間柱。這些間柱142的形狀或結構與這些通孔135的位置排列有關，如這些間柱 142是由填滿這些通孔135所形成，請參考圖1E。請再參考圖2，遮蔽層140配置于封裝膠 體130上，以覆蓋封裝膠體130的上表面130a，其中半間柱142a覆蓋基板102被暴露出的 上表面102a。單體化制程會切穿這些間柱142與封裝膠體130(切穿這些切割線)，請參考 圖1F，部分封裝膠體130與這些半間柱142a暴露于晶片封裝結構20的側表面20b。遮蔽 層140通過這些半間柱142a與至少一基板102的接地孔108而電性連接至基板102，而遮 蔽層140通過這些半間柱142a與接地孔108而接地。因此，可利用基板表面的金屬線路或 走線作為一接地平面，使本實施例的遮蔽層140可通過基板的接地平面而接地于封裝結構 內。 圖3為本發(fā)明的另一實施例的一種晶片封裝結構的剖面示意圖。請參考圖3，遮蔽 層140配置于封裝膠體130上且覆蓋封裝膠體130的上表面130a。遮蔽層140也包括多個間柱142，其中這些間柱142配置于基板單元102上且位于封裝膠體130內，并覆蓋基板單 元102被暴露出的上表面102a。基本上，晶片封裝結構30是依據圖1D"(而不是圖ID)的 制作方法所形成，且切割制程雖是沿著切割線的方向來進行，但并沒有切穿這些間柱142。 事實上，這些間柱142可視為多個填充的通孔結構，且圖3的這些間柱142是環(huán)繞晶片120 排列且位于晶片120與基板單元102的這些邊界線之間。因此，暴露出封裝膠體130的這 些側壁130b，但這些間柱142未暴露于晶片封裝結構30的側表面外。 圖4為本發(fā)明的又一實施例的一種晶片封裝結構的剖面示意圖。請參考圖4，在本 實施例中，晶片封裝結構40是依據圖1D、圖1E'與圖1F'的制作方法所形成，且遮蔽層140' 包括多個半鍍通孔結構144a。在此所述的半鍍通孔結構144a是指圖1F'所示出的切割后 的鍍通孔結構，但在上下文中可將其視為鍍通孔結構。這些半鍍通孔結構144a的形狀或結 構與這些通孔135的位置排列有關，如這些半鍍通孔結構144a形成作為這些通孔135的共 形涂層(conformal coatings)，請參考圖1E'。請再參考圖4，遮蔽層140'覆蓋封裝膠體 130的上表面130a，且半鍍通孔結構144a覆蓋基板單元102被暴露出的上表面102a。單體 化制程會切穿這些這些鍍通孔結構144與封裝膠體130 (切穿這些切割線)，請參考圖1F'， 部分封裝膠體130與這些半鍍通孔結構144a暴露于晶片封裝結構40的側表面40b外。遮 蔽層140'通過這些半鍍通孔結構144a與至少一基板單元102的接地孔108而電性連接至 基板單元102，而遮蔽層140'通過這些半鍍通孔結構144a與接地孔108而接地。
圖5為本發(fā)明的再一實施例的一種晶片封裝結構的剖面示意圖。請參考圖5，在本 實施例中，晶片封裝結構50是依據圖1D"與圖1E'的制作方法所形成，且遮蔽層140'包括 多個鍍通孔結構144。當切割制程沒切穿排列鄰近于切割線的這些鍍通孔結構144時，暴露 出封裝膠體130的側壁130b，但鍍通孔結構144未暴露于晶片封裝結構50的側表面外。
簡而言之，間柱(半間柱或未切割的間柱)或鍍通孔結構(切割的鍍通孔結構或 未切割的鍍通孔結構)可視為上遮蔽層的金屬連接結構。遮蔽層是通過間柱(半間柱或未 切割的間柱)或鍍通孔結構(切割的鍍通孔結構或未切割的鍍通孔結構)而物理性與/或 電性連接至下方的基板。 圖1A至圖1F'的晶片封裝結構的制作方法在符合本發(fā)明的情況下，可以更進一步 地被修改與描述于以下的具體實施例中。 接著圖1A至圖1C的步驟后，請參考圖6A，進行一標記制程以移除部分封裝膠體 630至暴露出陣列基板600的基板單元602的上表面602a，而形成多個溝渠(trench) 635。 這些溝渠635環(huán)繞晶片620排列。較佳地，每一溝渠635為一環(huán)狀溝渠且排列于晶片620與 每一基板單元602的邊界或周圍之間。圖6A'為圖6A的結構的立體示意圖。請參考圖6A 與圖6A'，這些個別獨立的溝渠635排列于基板單元602的邊界線(虛線)上。在某方面 而言，通過標記制程所形成的這些溝渠635可視為一格子(grid)或格子狀(latticed)的 圖案。在本實施例中，后續(xù)的切割制程會沿著這些切割線(圖示為虛線)而切穿這些溝渠 635。標記制程例如可以是一雷射挖空制程或一雷射鉆孔制程。此外，通過上述的雷射制程 所形成的這些溝渠635具有高準確度的直徑與可控制的漸縮部(taper)。較佳地，這些溝渠 635的漸縮部具有一傾斜角9 (介于側壁635a與基板單元602的上表面602a之間)，且此 傾斜角9的范圍介于60度至90度之間。以這些溝渠635環(huán)繞排列于每一基板單元602 的邊界為例，標記制程可通過鉆多個環(huán)狀溝渠而移除部份的封裝膠體630，其中這些環(huán)狀溝渠位于封裝膠體630內，且位于每一基板單元602的邊界線上。 在其他實施例中，這些溝渠635也可以排列靠近于基板單元602的這些邊界線 (虛線)內，但不位于基板單元602的這些邊界線上，請參考圖6A"。這些溝渠635配置鄰 近基板單元602的這些邊界線。此外，后續(xù)的切割制程雖然會沿著這些切割線但不會切穿 這些溝渠635。 一般而言，這些溝渠635的尺寸或形狀可依照屏蔽的需要、封裝體電性的特 性，或甚至是依據制程的參數(shù)而自由調整。 類似圖1E的步驟， 一遮蔽層640形成于封裝膠體630上，以覆蓋封裝膠體630的 上表面630a且填滿這些溝渠635，并覆蓋基板單元602被暴露出的上表面602a(被這些溝 渠635所暴露出的基板單元602的上表面602a)，而形成環(huán)形填充結構642，請參考圖6B。 在其他實施例中，類似圖1E'的步驟，遮蔽層640'也可以形成于封裝膠體630上，以覆蓋封 裝膠體630的上表面630a以及共形地覆蓋這些溝渠635的側壁635a與基板單元602被暴 露出的上表面602a，而形成多個中空環(huán)狀結構644，請參考圖6B'。 最后，接續(xù)著圖1F或圖1F'的步驟，進行單體化制程，以形成多個獨立的晶片封裝結構。 圖7為本發(fā)明的一實施例的一種晶片封裝結構的立體示意圖。請參考圖7，在本實 施例中，晶片封裝結構70是依據圖1A至圖1C、圖6A與圖6B'的制作方法所形成，且遮蔽 層640'包括多個切割的半中空環(huán)狀結構644a。請參考圖6B'與圖7，遮蔽層640'覆蓋封 裝膠體630的上表面630a，同時，切割的(或半)中空環(huán)狀結構644覆蓋封裝膠體630的側 壁635a。當進行切割制程切穿中空環(huán)狀結構644(切穿切割線)時，只有切割的半中空環(huán)狀 結構644a被暴露于晶片封裝結構70的側表面外。遮蔽層640'通過切割的中空環(huán)狀結構 644與至少一基板單元602的接地孔108而電性連接至基板單元602，而遮蔽層640'通過 這些半中空環(huán)狀結構644a與接地孔108而接地。 圖8為本發(fā)明的另一實施例的一種晶片封裝結構的立體示意圖。請參考圖8，在本 實施例中，晶片封裝結構80是依據圖1A至圖1C、圖6A"與圖6B的制作方法所形成。遮蔽 層640覆蓋封裝膠體630的上表面630a且包括多個環(huán)狀填充結構642。當切割制程沒切穿 排列鄰近于切割線的這些環(huán)狀填充結構642時，暴露出封裝膠體630的側壁630b，但環(huán)狀填 充結構642未暴露于晶片封裝結構80的側表面外。 簡言之，實心的環(huán)狀結構(切割的環(huán)狀結構或未切割的環(huán)狀結構)或中空環(huán)狀結 構(切割的中空環(huán)狀結構或未切割的中空環(huán)狀結構)可視為上遮蔽層的金屬連接結構。遮 蔽層是通過實心的環(huán)狀結構(切割的環(huán)狀結構或未切割的環(huán)狀結構)或中空環(huán)狀結構(切 割的中空環(huán)狀結構或未切割的中空環(huán)狀結構)而物理性與/或電性連接至下方的基板。
在本實施例的晶片封裝結構中，遮蔽層與導電連接結構配置于基板上的作用可視 為一電磁干擾屏蔽，用以保護晶片封裝結構免于周圍輻射源的電磁干擾輻射。
在本發(fā)明中，由于通孔的形狀與位置可通過標記制程而精準地控制，因此晶片封 裝結構的電磁干擾屏蔽設計可依照產品的需要而自由調整。此外，當遮蔽層包括排列于封 裝膠體內的導電連接結構時，可提高電磁干擾屏蔽的性能。 綜上所述，由于遮蔽層與導電連接結構可有效地遮蔽外界電磁干擾輻射，因此可 提高本發(fā)明的晶片封裝結構的電磁干擾屏蔽的性能。此外，本發(fā)明的晶片封裝結構的制作 方法，是于封裝結構內設立一接地路徑，而不是利用一額外的金屬板來作為接地平面。因此，這樣的設計適合具有高頻裝置的封裝，特別是一射頻裝置。 最后應說明的是以上實施例僅用以說明本發(fā)明的技術方案而非對其進行限制， 盡管參照較佳實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解其依 然可以對本發(fā)明的技術方案進行修改或者等同替換，而這些修改或者等同替換亦不能使修 改后的技術方案脫離本發(fā)明技術方案的精神和范圍。
權利要求
一種晶片封裝結構，其特征在于，包括一半導體基板；至少一晶片，配置于所述半導體基板上且電性連接至所述半導體基板；一封裝膠體，配置于所述半導體基板上，且至少包覆所述晶片與部分所述半導體基板；以及一遮蔽層，配置于所述封裝膠體上，其中所述遮蔽層包括多個配置于所述半導體基板上且環(huán)繞所述晶片的導電連接結構，多個所述導電連接結構以環(huán)狀方式圍繞所述晶片配置，且所述晶片與多個所述導電連接結構相互分離，所述遮蔽層通過多個所述導電連接結構電性連接至所述半導體基板。
2. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個彼此相互分離的金屬間柱，且暴露于所述封裝膠體的多個側壁外。
3. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個彼此相互分離的金屬間柱，位于所述封裝膠體內且未暴露于所述封裝膠體的多個側壁 外。
4. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個彼此相互分離的鍍通孔結構，且暴露于所述封裝膠體的多個側壁外。
5. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個彼此相互分離的鍍通孔結構，位于所述封裝膠體內且未暴露于所述封裝膠體的多個側 壁外。
6. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個實心的環(huán)狀結構且未暴露于所述封裝膠體的多個側壁外。
7. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構為 多個中空環(huán)狀結構且未暴露于所述封裝膠體的多個側壁外。
8. 根據權利要求1所述的晶片封裝結構，其特征在于，其中多個所述導電連接結構完 全地覆蓋所述封裝膠體的多個側壁。
9. 根據權利要求8所述的晶片封裝結構，其特征在于，其中所述封裝膠體的多個所述 側壁為傾斜面。
10. 根據權利要求1所述的晶片封裝結構，其特征在于，其中所述遮蔽層通過多個所述 導電連接結構與所述半導體基板的至少一接地孔而電性連接至所述半導體基板。
11. 一種晶片封裝結構的制作方法，其特征在于，包括提供一陣列基板，所述陣列基板具有多個基板單元，其中每一所述基板單元是由多條 切割線所定義；配置至少一晶片于每一所述基板單元上，其中所述晶片電性連接至所述基板單元； 形成一封裝膠體于所述陣列基板上，以包覆所述晶片；進行一標記制程以移除部分所述封裝膠體至暴露出每一所述基板單元的一上表面，以 形成多個通孔或多個溝渠于所述封裝膠體內；形成一遮蔽層于所述封裝膠體上以覆蓋所述封裝膠體，同時形成多個導電連接結構， 以覆蓋所述多個通孔或所述多個溝渠且覆蓋每一所述基板單元被暴露出的所述上表面；以 及進行一單體化制程，以形成多個晶片封裝結構。
12. 根據權利要求11所述的晶片封裝結構的制作方法，其特征在于，其中多個所述導 電連接結構為填滿所述多個通孔所形成的多個間柱。
13. 根據權利要求12所述的晶片封裝結構的制作方法，其特征在于，其中所述多個間 柱排列于所述陣列基板的所述多條切割線上與每一所述基板單元的多條邊界線上，且所述 單體化制程切穿所述多個間柱與所述陣列基板。
14. 根據權利要求12所述的晶片封裝結構的制作方法，其特征在于，其中所述多個間 柱配置于每一所述基板單元的多條邊界線與所述晶片之間，且所述單體化制程切穿所述陣 列基板但未切穿所述多個間柱。
15. 根據權利要求11所述的晶片封裝結構的制作方法，其特征在于，其中所述多個導 電連接結構為部分地填充所述多個通孔所形成的多個鍍通孔結構。
16. 根據權利要求15所述的晶片封裝結構的制作方法，其特征在于，其中所述多個鍍 通孔結構排列于所述陣列基板的所述多條切割線上與每一所述基板單元的多條邊界線上， 且所述單體化制程切穿所述多個鍍通孔結構與所述陣列基板。
17. 根據權利要求15所述的晶片封裝結構的制作方法，其特征在于，其中所述多個鍍 通孔結構配置于所述晶片與每一所述基板單元的多條邊界線之間，且所述單體化制程切穿 所述陣列基板但未切穿所述多個鍍通孔結構。
18. 根據權利要求11所述的晶片封裝結構的制作方法，其特征在于，其中所述多個導 電連接結構為填滿所述多個溝渠所形成的多個環(huán)狀結構。
19. 根據權利要求18所述的晶片封裝結構的制作方法，其特征在于，其中所述多個環(huán) 狀結構排列于所述陣列基板的所述多條切割線上與每一所述基板單元的多條邊界線上，且 所述單體化制程切穿所述多個環(huán)狀結構與所述陣列基板。
20. 根據權利要求18所述的晶片封裝結構的制作方法，其特征在于，其中所述多個環(huán) 狀結構配置于所述晶片與每一所述基板單元的多條邊界線之間，且所述單體化制程切穿所 述陣列基板但未切穿所述多個環(huán)狀結構。
21. 根據權利要求11所述的晶片封裝結構的制作方法，其特征在于，其中所述多個導 電連接結構為部分地填充所述多個溝渠所形成的多個中空環(huán)狀結構。
22. 根據權利要求21所述的晶片封裝結構的制作方法，其特征在于，其中所述多個中空環(huán)狀結構排列于所述陣列基板的所述多條切割線上與每一所述基板單元的多條邊界線 上，且所述單體化制程切穿所述多個中空環(huán)狀結構與所述陣列基板。
23. 根據權利要求21所述的晶片封裝結構的制作方法，其特征在于，其中所述多個中 空環(huán)狀結構配置于所述晶片與每一所述基板單元的多條邊界線之間，且所述單體化制程切 穿所述陣列基板但未切穿所述多個中空環(huán)狀結構。
全文摘要
本發(fā)明涉及一種晶片封裝結構及其制作方法，所述晶片封裝結構，包括一半導體基板、至少一晶片、一封裝膠體以及一遮蔽層。晶片配置于半導體基板上且電性連接至半導體基板。封裝膠體配置于半導體基板上，且至少包覆晶片與部分半導體基板。遮蔽層配置于封裝膠體上，其中遮蔽層包括多個配置于半導體基板上且環(huán)繞晶片的導電連接結構。導電連接結構以環(huán)狀方式圍繞晶片配置，且晶片與導電連接結構相互分離。遮蔽層通過導電連接結構電性連接至半導體基板。本發(fā)明提供的晶片封裝結構，具有提升電磁干擾屏蔽性能，本發(fā)明提供的晶片封裝結構的制作方法，具有較佳的設計靈活性。
文檔編號H01L21/50GK101728363SQ20091016815
公開日2010年6月9日 申請日期2009年9月1日 優(yōu)先權日2008年10月31日
發(fā)明者安載善, 李正, 高東均 申請人:日月光半導體制造股份有限公司