欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

半導(dǎo)體元件及其制造方法

文檔序號:6936584閱讀:105來源:國知局
專利名稱:半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體元件,特別涉及一種半導(dǎo)體元件的柵極結(jié)構(gòu)及其制造方法。
背景技術(shù)
隨著半導(dǎo)體的制造技術(shù)朝向尺寸縮減邁進(jìn),在某些集成電路(IC)設(shè)計(jì)上,希望將 一般所使用的多晶硅柵極以金屬柵極取代,由此在尺寸縮減的情況下可增加元件的效能, 金屬柵極結(jié)構(gòu)(例如包括金屬柵極而不是多晶硅柵極)的提供可對半導(dǎo)體元件的尺寸縮減 提供一解決方法。金屬柵極堆疊的工藝稱為后柵極(gate last)工藝,其最終的柵極堆疊 在最后制造,可以減少后續(xù)工藝的步驟,后續(xù)工藝包含高溫工藝,其必須在柵極形成之后進(jìn) 行。此外,隨著晶體管的尺寸縮小,柵極氧化層的厚度也必須縮減,以隨著縮減的柵極長度 而維持元件效能。為了降低柵極漏電流,通常使用高介電常數(shù)(high-k)的柵極絕緣層,其 可以容許較大的柵極絕緣層厚度,并且可以維持與較大半導(dǎo)體元件尺寸技術(shù)所使用的一般 柵極氧化層相同的有效厚度。 然而,對于上述的結(jié)構(gòu)及工藝的實(shí)施,在互補(bǔ)式金屬氧化物半導(dǎo)體 (complementary metal-oxide-semiconductor,簡稱CMOS)的工藝中仍有許多問題。隨著柵 極長度縮減,有一些問題會惡化,例如在后柵極工藝中,當(dāng)在溝槽內(nèi)沉積金屬膜以形成金屬 柵極時(shí)會產(chǎn)生空隙。隨著柵極長度縮減,溝槽尺寸也減小,沉積金屬至溝槽內(nèi)變得更困難, 且形成空隙的機(jī)率也增加。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷,本發(fā)明的一實(shí)施例提供一種半導(dǎo)體元件的制造方法,該 方法包括提供基底,包含偽柵極結(jié)構(gòu)形成于其上;移除偽柵極結(jié)構(gòu)形成溝槽;形成第一金 屬層于基底之上填充溝槽的一部分;形成保護(hù)層于溝槽剩余的部分內(nèi);移除第一金屬層未 受到保護(hù)的部分;從溝槽內(nèi)移除保護(hù)層;以及形成第二金屬層于基底之上填充溝槽剩余的 部分。 此外,本發(fā)明的另一實(shí)施例提供一種半導(dǎo)體元件,包括半導(dǎo)體基底;源極區(qū)和漏 極區(qū)設(shè)置于半導(dǎo)體基底上;以及柵極結(jié)構(gòu)設(shè)置于半導(dǎo)體基底上,介于源極區(qū)和漏極區(qū)之間, 其中該柵極結(jié)構(gòu)包括界面層設(shè)置于半導(dǎo)體基底之上;高介電常數(shù)介電層設(shè)置于界面層之 上;以及金屬柵極,設(shè)置于高介電常數(shù)介電層之上,該金屬柵極包含第一金屬層和第二金屬 層,其中第一金屬層設(shè)置于柵極結(jié)構(gòu)的側(cè)壁的一部分上,且第二金屬層設(shè)置于柵極結(jié)構(gòu)的 側(cè)壁的另一部分上。 本發(fā)明的又另一實(shí)施例提供一種半導(dǎo)體元件的制造方法,該方法包括提供半導(dǎo) 體基底;形成柵極結(jié)構(gòu)于半導(dǎo)體基底上,該柵極結(jié)構(gòu)包含高介電常數(shù)介電層和偽多晶硅柵 極;移除偽多晶硅柵極,在柵極結(jié)構(gòu)內(nèi)提供溝槽;沉積第一金屬層于半導(dǎo)體基底之上,部分 地填充溝槽形成光致抗蝕劑層在第一金屬層上,填充溝槽剩余的部分;回蝕刻光致抗蝕劑層,使得在溝槽內(nèi)的第一金屬層被光致抗蝕劑層的一部分保護(hù);移除第一金屬層未受到 保護(hù)的部分;從溝槽內(nèi)移除光致抗蝕劑層;以及沉積第二金屬層于半導(dǎo)體基底之上以填充 溝槽。 本發(fā)明可實(shí)施后柵極工藝形成金屬柵極結(jié)構(gòu),形成金屬柵極結(jié)構(gòu)的問題可通過在 溝槽內(nèi)沉積填充金屬層之前,將溝槽開口處(例如頂部開口)的金屬膜的突出物移除而減 少。特別是,可以進(jìn)行光致抗蝕劑回蝕刻工藝,保護(hù)在溝槽內(nèi)下方的金屬膜,未受到光致抗 蝕劑保護(hù)的金屬膜的突出物以及其他部分可通過蝕刻工藝移除。因此,后續(xù)沉積的填充金 屬層可以輕易地完全填充在溝槽內(nèi),形成金屬柵極結(jié)構(gòu)。因此,即使元件尺寸持續(xù)縮減至先 進(jìn)技術(shù)世代(例如45nm或以下),仍可以降低和/或消除在金屬柵極結(jié)構(gòu)內(nèi)形成空隙的風(fēng) 險(xiǎn)。更進(jìn)一步地,柵極的高度可以通過本發(fā)明的方法精確地控制,不會有因?yàn)槔没瘜W(xué)機(jī)械 研磨工藝移除突出物而產(chǎn)生過研磨(overpolish)的問題,而且也不會有柵極高度減少的 問題。 為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂,以下配合所附圖式,作詳 細(xì)說明如下。


圖1 圖3是顯示依據(jù)本發(fā)明一實(shí)施例的后柵極工藝的各工藝步驟中,半導(dǎo)體元 件的剖面示意圖。 圖4和圖5是顯示依據(jù)本發(fā)明一實(shí)施例的后柵極工藝的金屬沉積步驟中,半導(dǎo)體 元件的剖面示意圖。 圖6是顯示依據(jù)本發(fā)明的一實(shí)施例,柵極的制造方法的流程圖,其包含依據(jù)本發(fā) 明的各種特征的后柵極工藝。 圖7 圖15是顯示依據(jù)圖6的方法,各工藝步驟中半導(dǎo)體元件的剖面示意圖。
并且,上述附圖中的附圖標(biāo)記說明如下 100、200、300、400、500、700 半導(dǎo)體元件;102 基底;104 淺溝槽隔離結(jié)構(gòu);
106 源極/漏極區(qū);108 源極/漏極延伸區(qū);110 柵極介電層;112 接點(diǎn);114 接 點(diǎn)蝕刻停止層;116 間隙壁;117 襯層;118 偽柵極圖案;120 硬掩模層;122 介
電層;302 溝槽;402 第一金屬;404、704 突出物;406、702、720、722、730 金屬層; 408 空隙;510 金屬柵極;600 制造方法;602、604、606、608、610、612、614、616、618、 620 步驟;710、712 光致抗蝕劑層;740 填充金屬層;750 金屬柵極結(jié)構(gòu)。
具體實(shí)施例方式
本發(fā)明涉及在基底上形成集成電路元件,特別有關(guān)于集成電路(包含場效應(yīng)晶體 管(FET)元件)的柵極結(jié)構(gòu)的制造方法??梢岳斫獾氖牵韵滤峁┑母鞣N實(shí)施例是用以 說明本發(fā)明的各種特征的實(shí)施方式,以下所述的元件及配置的各種特殊例子是用以簡化本 發(fā)明的說明,其僅作為實(shí)施例,并非用以限定本發(fā)明。此外,以下所述的各實(shí)施例中所出現(xiàn) 的重復(fù)標(biāo)號和/或代號,是用以簡化說明或使描述清楚,并不代表各實(shí)施例和/或各狀態(tài)之 間的關(guān)系。另外,以下所述是以金屬柵極的后柵極工藝作為實(shí)施例,然而,本領(lǐng)域普通技術(shù) 人員當(dāng)可了解,也可以使用其他工藝和/或其他材料。
5
請參閱圖1 圖3,其顯示在后柵極工藝的各工藝階段中,半導(dǎo)體元件的剖面示 意圖。各工藝階段的元件分別以元件100、200及300表示。元件100的一個(gè)或一個(gè)以上 的特征可以被包含在元件200及300內(nèi),并且大抵上維持不變,除非特別指明。元件IOO、 200及300可以是在集成電路工藝中的中間元件,或者是元件的一部分,其可以包括靜態(tài)隨 機(jī)存取存儲器(static randomaccess memory,簡稱SRAM)和/或其他邏輯電路、無源元件 例如電阻器、電容器及電感,以及有源元件例如P-通道場效應(yīng)晶體管(P-cha皿el field effecttransistor,簡稱PFET) 、 N-通道場效應(yīng)晶體管(NFET)、金屬氧化物半導(dǎo)體場效應(yīng) 晶體管(metal-oxide semiconductor field effect transistor,簡禾爾MOSFET)、互補(bǔ)式 金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極性晶體管(bipolar transistors)、高壓晶體管 (high voltage transistors)、高步員晶體管(high frequency transistors)、其他存儲兀件 (memory cells)以及前述的組合。 半導(dǎo)體元件100包含基底102,在基底102上形成淺溝槽隔離(shallowtrench isolation,簡稱STI)結(jié)構(gòu)104、源極/漏極區(qū)106 (包含源極/漏極延伸區(qū)108)、柵極介電 層U0、接點(diǎn)112、接點(diǎn)蝕刻停止層(contact etch stop layer,簡稱CESL) 114、間隙壁116、 偽柵極圖案(dummy gate pattern) 118、硬掩模層120以及介電層122。
在一實(shí)施例中,基底102包含結(jié)晶的硅基底,例如晶片,基底102可包含各種摻 雜狀態(tài),其取決于設(shè)計(jì)需求,例如P型摻雜基底或n型摻雜基底。在其他實(shí)施例中,基底 102還可以包含其他元素的半導(dǎo)體,例如鍺(germanium)及鉆石。此外,基底102還可以 包含化合物半導(dǎo)體,例如碳化硅(siliconcarbide)、砷化鎵(gallium arsenide)、砷化銦 (indium arsenide)或磷化銦(indiumphosphide)。另外,基底102可選擇性地包含外延層 (印itaxial layer),其可以形變(strained)以提升元件性能,和/或可包含絕緣層上覆硅 (silicon-on-insulator,簡稱S0I)結(jié)構(gòu)。 在基底102內(nèi)形成的淺溝槽隔離結(jié)構(gòu)(STI)104可使得一個(gè)或一個(gè)以上的元 件互相隔離,淺溝槽隔離結(jié)構(gòu)(STI)104可包含氧化硅、氮化硅、氮氧化硅、摻氟硅玻璃 (fluoride-doped silicate glass,簡稱FSG)和/或低介電常數(shù)材料。其他的隔離方法和 /或結(jié)構(gòu)也可以取代STI或附加于STI。 STI結(jié)構(gòu)104的形成可以是在基底102上進(jìn)行反應(yīng) 離子蝕刻(reactive ion etch,簡稱RIE)工藝形成溝槽,然后再以沉積法填充絕緣材料在 溝槽內(nèi),接著進(jìn)行化學(xué)機(jī)械研磨(CMP)工藝。 利用偽柵極圖案118形成的柵極結(jié)構(gòu)可以是P-通道或N-通道狀態(tài),偽柵極圖案 118為犧牲層,偽柵極圖案118可包含多晶硅。在一實(shí)施例中,偽柵極圖案118可包含非晶 硅。偽柵極圖案118可由M0S工藝形成,例如沉積多晶硅、光刻技術(shù)、蝕刻和/或其他合適 的方法。 柵極介電層110可包含高介電常數(shù)(high-k)材料,在一實(shí)施例中,高介電常數(shù)材 料包括二氧化鉿(HfO》,在其他實(shí)施例中,高介電常數(shù)材料包括硅氧化鉿(HfSi0)、氮氧化 鉿硅(HfSiON)、鉭氧化鉿(HfTa0)、鈦氧化鉿(HfTiO)、鋯氧化鉿(HfZr0)、前述的組合和/ 或其他合適的材料。半導(dǎo)體元件100可還包括各種其他的介電層和/或?qū)щ妼樱缃缑鎸?(interfacial layer)和/或覆蓋層(c即ping layer)設(shè)置于偽柵極圖案118之下。在一 實(shí)施例中,覆蓋層例如為介電層形成于柵極介電層iio上,覆蓋層可調(diào)整后續(xù)形成的金屬 柵極的功函數(shù)。覆蓋層可包括金屬氧化物(例如La0x、 Mg0x、 A10x)、金屬合金氧化物(例如BaTi0x、SrTi0x、PbZrTi0x)、前述的組合和/或其他合適的材料。在另一實(shí)施例中,于柵 極介電層上形成金屬層,其上覆蓋的金屬層可以調(diào)整后續(xù)形成的柵極的功函數(shù)。
間隙壁116可以在偽柵極圖案118的兩側(cè)側(cè)壁上形成,間隙壁116可由氧化硅、氮 化硅、氮氧化硅、碳化硅、摻氟硅玻璃(FSG)、低介電常數(shù)材料、前述的組合和/或其他合適 的材料所形成。間隙壁116可具有多層結(jié)構(gòu),例如包含一層或一層以上的襯層,例如襯層 117。襯層117可包含介電材料,例如氧化硅、氮化硅和/或其他合適的材料。形成間隙壁 116的方法可以包含沉積合適的介電材料,以及非等向性地蝕刻此材料,形成間隙壁116的 輪廓。 硬掩模層120可包含氮化硅、氮氧化硅、碳化硅和/或其他合適的材料,形成硬 掩模層120的方法例如為化學(xué)氣相沉積法(chemical v即or d印osition,簡稱CVD)、物 理氣相沉積法(physical v即or d印osition,簡稱PVD)或原子層沉積法(atomic layer
d印osition,簡稱ALD)。在一實(shí)施例中,硬掩模層120的厚度介于約100人至500A之間。
源極/漏極區(qū)106包含形成于基底102上的輕摻雜源極/漏極區(qū),如區(qū)域108所 示,以及重?fù)诫s源極/漏極區(qū)??赏ㄟ^注入P型或n型摻雜物或不純物至基底102而形成 源極/漏極區(qū)106,摻雜型態(tài)取決于希望的晶體管型態(tài)。形成源極/漏極區(qū)106的方法包括 光刻技術(shù)、離子注入、擴(kuò)散和/或其他合適的工藝。接點(diǎn)112耦接至源極/漏極區(qū)106,可包 含硅化物,接點(diǎn)112可通過自我對準(zhǔn)硅化(self-aligned silicide,或稱salicide)工藝 形成于源極/漏極區(qū)106上。接點(diǎn)112可包含硅化鎳(nickel silicide)、硅化鈷(cobalt silicide)、硅化鴇(tungsten silicide)、硅化組(tantalum silicide)、硅化欽(titanium silicide)、硅化鉬(platinum silicide)、硅化與((erbium silicide)、硅化把(palladium silicide)或前述的組合。接點(diǎn)蝕刻停止層(CESL)114可由氮化硅、氮氧化硅和/或其他合 適的材料所形成,接點(diǎn)蝕刻停止層(CESL)114的組成的選擇可由其對于半導(dǎo)體元件100的 一個(gè)或一個(gè)以上額外的結(jié)構(gòu)的蝕刻選擇比決定。 介電層122例如為層間介電層(ILD),可利用化學(xué)氣相沉積法(CVD)、高密度等離 子體化學(xué)氣相沉積法(HDPCVD)、旋轉(zhuǎn)涂布法(spin-on)、濺鍍法(sputtering)或其他合適 的方法形成于接點(diǎn)蝕刻停止層(CESL)114之上。介電層122可包含氧化硅、氮氧化硅或低 介電常數(shù)材料。在一實(shí)施例中,介電層122為高密度等離子體(HDP)介電層。
在后柵極工藝中,可以將偽柵極圖案118移除,使得偽柵極圖案118的位置內(nèi)形成 金屬柵極結(jié)構(gòu)。因此,可利用化學(xué)機(jī)械研磨工藝(CMP)將介電層122平坦化至到達(dá)偽柵極 圖案118的頂部為止,如圖2的元件200所示。平坦化之后,可以將偽柵極圖案118移除, 如圖3的元件300所示。例如,將多晶硅選擇性地蝕刻,以移除偽柵極圖案118。選擇性地 移除偽柵極圖案118可形成溝槽302,在溝槽302內(nèi)可形成金屬柵極。可使用濕蝕刻和/或 干蝕刻移除偽柵極圖案118,在一實(shí)施例中,濕蝕刻工藝包括暴露在含氫氧化物的溶液例如 氫氧化銨(ammonium hydroxide)中、去離子水和/或其他合適的蝕刻溶液中。
參閱圖4和圖5,其是顯示依據(jù)本發(fā)明的一實(shí)施例形成金屬柵極的剖面示意圖。圖 4中的元件400包含金屬柵極材料沉積至溝槽302內(nèi),金屬柵極材料可包含一層或一層以 上的材料,例如襯層材料、提供柵極適當(dāng)?shù)墓瘮?shù)的材料、柵極的電極材料和/或其他合適 的材料。然而,沉積形成金屬柵極所需的一層或一層以上的材料可能會造成溝槽302的填 充不完全,例如,沉積第一金屬402例如金屬襯層和/或功函數(shù)金屬可能會在溝槽302的開口處形成突出物404,突出物404的形成可能是因?yàn)樵诟呱顚挶?aspect ratio)的溝槽內(nèi) 填充較困難所導(dǎo)致。后續(xù)沉積的金屬層406可能會在溝槽302內(nèi)形成一個(gè)或一個(gè)以上的空 隙,例如空隙408。 參閱圖5,在元件400上進(jìn)行化學(xué)機(jī)械研磨工藝,以提供元件500及形成金屬柵極 510。在元件500中顯示金屬柵極510與空隙408 —起形成,因此,空隙可能會增加元件的電 阻值例如Rs。經(jīng)由更進(jìn)一步的化學(xué)機(jī)械研磨工藝可以減少空隙408,例如降低柵極的高度, 但是這可能會造成其他問題,例如在通道上的應(yīng)力減少(例如對于應(yīng)變元件會造成應(yīng)力降 低的缺點(diǎn))和/或晶體管的效能可能會衰退。因此,由圖4和圖5可說明后柵極工藝的缺 點(diǎn),其最后形成的溝槽的深寬比會造成沉積材料使其部分或完全地填充溝槽有困難。
參閱圖6,其是顯示半導(dǎo)體元件的制造方法600的流程圖,其中包含以后柵極工藝 形成金屬柵極。請一并參閱圖7 圖15,其是顯示依據(jù)圖6的方法600,在各工藝步驟中半 導(dǎo)體元件700的剖面示意圖。半導(dǎo)體元件700與圖1 圖3中的半導(dǎo)體元件100、200和 300相似,因此,在圖1 圖3以及圖7 圖15中相似的結(jié)構(gòu)以相同的標(biāo)號標(biāo)示,以達(dá)到簡 化及清楚的目的。 方法600由步驟602開始,其中半導(dǎo)體元件包含晶體管結(jié)構(gòu),晶體管結(jié)構(gòu)包含偽柵 極結(jié)構(gòu)118,偽柵極結(jié)構(gòu)118可包含偽多晶硅柵極結(jié)構(gòu),在圖7中,半導(dǎo)體元件700大抵上與 元件100相似,其相關(guān)說明請參閱上述關(guān)于圖1的描述。 柵極介電層110可包含高介電常數(shù)材料,在一實(shí)施例中,高介電常數(shù)材料包括 二氧化鉿(HfO》,在其他實(shí)施例中,高介電常數(shù)材料包括硅氧化鉿(HfSiO)、氮氧化鉿硅 (HfSiON)、鉭氧化鉿(HfTaO)、鈦氧化鉿(HfTiO)、鋯氧化鉿(HfZrO)、前述的組合和/或其 他合適的材料。半導(dǎo)體元件100可還包括各種其他的介電層和/或?qū)щ妼?,例如界面?(interfacial layer)和/或覆蓋層(c即ping layer)設(shè)置于偽柵極圖案118之下。
接著,在方法600的步驟604中,進(jìn)行化學(xué)機(jī)械研磨工藝,在圖8中,化學(xué)機(jī)械研磨 工藝可以使元件700平坦化,并暴露出偽柵極結(jié)構(gòu)118。最后形成的元件700大抵上與元件 200相似,其相關(guān)說明請參閱上述關(guān)于圖2的描述。 接著,在方法600的步驟606中,將偽柵極結(jié)構(gòu)移除,在圖9中,移除偽柵極結(jié)構(gòu) 118之后可提供溝槽302,例如在基底中的開口 ,在溝槽內(nèi)可以形成金屬柵極。在溝槽302 的側(cè)壁及底部可以涂布襯層117,在一實(shí)施例中,襯層117可以是Si02、 SiN、 SiON和/或其 他合適的材料。襯層117可被包含在間隙壁的結(jié)構(gòu)中。 接著,在方法600的步驟608中,沉積第一金屬層以部分地填充溝槽,在圖10中, 沉積的金屬層702可以是任何適合形成金屬柵極或部分的金屬柵極的金屬材料,包含功函 數(shù)層、襯層、界面層、種子層、粘著層、阻障層等等。金屬層702可包含一層或一層以上,包括 Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、MoN、MoON禾P /或其他合適的材料。金屬層702可以由 物理氣相沉積法(PVD)或其他合適的方法形成??梢猿练e的金屬包含P型金屬材料以及N 型金屬材料,P型金屬材料的組成可包括釕(ruthenium)、鈀(palladium)、鉑(platinum)、 鈷(cobalt)、鎳(nickel)、導(dǎo)電金屬氧化物和/或其他合適的材料。N型金屬材料的組成 可包括鉿(hafnium)、鋯(zirconium)、鈦(titanium)、鉭(tantalum)、鋁(aluminum)、金 屬碳化物例如碳化鉿(hafni咖carbide)、碳化鋯(zirconium carbide)、碳化鈦(titanium carbide)、碳化鋁(aluminum carbide)、鋁化物(aluminides)和/或其他合適的材料。金屬層702的沉積會在溝槽302的開口處形成突出物704,突出物704的形成是由于在高深寬 比的溝槽中填充較困難所導(dǎo)致。 接著,在方法600的步驟610中,形成光致抗蝕劑層在第一金屬層之上,在圖11 中,可利用旋轉(zhuǎn)涂布法在金屬層702上形成光致抗蝕劑層710。因此,即使有突出物704的 存在,光致抗蝕劑層710還是可以填充溝槽302剩余的部分。更進(jìn)一步地,在光致抗蝕劑層 710上進(jìn)行軟烤步驟,將光致抗蝕劑層710中的溶劑蒸發(fā)掉。 接著,在方法600的步驟612中,對光致抗蝕劑層進(jìn)行回蝕刻工藝,在圖12中,光 致抗蝕劑的回蝕刻工藝可以除去光致抗蝕劑層710的一部分,并且此工藝可在金屬層702 停止。因此,光致抗蝕劑層712仍殘留在溝槽302中,以保護(hù)溝槽內(nèi)的金屬層702。值得注 意的是,光致抗蝕劑層710并未經(jīng)由曝光而圖案化,但在回蝕刻工藝中使用光致抗蝕劑層 712。 接著,在方法600的步驟614中,進(jìn)行蝕刻工藝以移除第一金屬層的一部分。在圖 13中,蝕刻工藝可包括濕蝕刻工藝,其選擇性地移除金屬層702未被光致抗蝕劑層712保護(hù) 的部分,例如功函數(shù)金屬被部分地移除。在溝槽302的開口處的金屬層702的突出物704以 及部分的金屬層720及722可以在蝕刻工藝中被移除,因此,金屬層730 (功函數(shù)金屬)仍 留在溝槽302的底部以及部分的側(cè)壁上。 接著,在方法600的步驟616中,光致抗蝕劑層從溝槽302內(nèi)移除。利用蝕刻工藝 或其他合適的工藝可將殘留在溝槽302內(nèi)的光致抗蝕劑層712移除,例如可使用顯影劑將 光致抗蝕劑層712移除,因?yàn)楣庵驴刮g劑層例如為負(fù)型的光致抗蝕劑其并未被曝光,因此 可以被顯影劑溶解。 接著,在方法600的步驟618中,沉積第二金屬層填充溝槽剩余的部分,在圖14 中,可以沉積填充金屬層(fill metal layer) 740,其大抵上或完全地填充在溝槽302剩余 的部分內(nèi),包含功函數(shù)金屬730。填充金屬層740可包含鎢(tungsten ;W)、鋁(aluminum ; Al)、鈦(titanium ;Ti)、氮化鈦(titanium nitride ;TiN)、鉭(tantalum ;Ta)、氮化鉭 (tantalum nitride ;TaN)、鈷(cobalt ;Co)、銅(copper ;Cu)、鎳(nickel ;Ni)、前述的組合 和/或其他合適的材料。填充金屬層740可以利用化學(xué)氣相沉積法(CVD)、物理氣相沉積法 (PVD)、電鍍法和/或其他合適的方法沉積。值得注意的是, 一些填充金屬層740可能會形 成在溝槽302的側(cè)壁的頂部表面上,因此,金屬柵極結(jié)構(gòu)可包含一在頂部表面(相對于基底 而言)的長度(沿著通度長度測量),此長度大于在底部表面(接近基底)的長度。
接著,在方法600的步驟620中,進(jìn)行化學(xué)機(jī)械研磨工藝。在圖15中,化學(xué)機(jī)械研 磨工藝將半導(dǎo)體元件700平坦化,此平坦化工藝可將沉積在溝槽結(jié)構(gòu)302外的填充金屬層 740移除,化學(xué)機(jī)械研磨工藝使得半導(dǎo)體元件700具有金屬柵極結(jié)構(gòu)750,更進(jìn)一步地,金屬 柵極結(jié)構(gòu)750大抵上沒有空隙。柵極結(jié)構(gòu)可包含功函數(shù)金屬730、柵極填充金屬材料740以 及柵極介電層IIO(包含界面層與覆蓋層)。 在實(shí)施例中,方法600可繼續(xù)延伸至包含其他工藝步驟,例如沉積保護(hù)層、形成接 點(diǎn)、內(nèi)連線結(jié)構(gòu)(例如導(dǎo)線及導(dǎo)孔、金屬層以及層間介電層,其可以提供電性連接至包含金 屬柵極的元件) 因此,在圖7 圖15中所述的半導(dǎo)體元件700及方法600可以改善金屬柵極的形 成,例如包含將空隙的形成最小化和/或消除,如圖4和圖5中所示的半導(dǎo)體元件400和500。因此,元件的效能及可靠度可經(jīng)由方法600改善。 綜上所述,可實(shí)施后柵極工藝形成金屬柵極結(jié)構(gòu),形成金屬柵極結(jié)構(gòu)的問題可通過在溝槽內(nèi)沉積填充金屬層之前,將溝槽開口處(例如頂部開口 )的金屬膜的突出物移除而減少。特別是,可以進(jìn)行光致抗蝕劑回蝕刻工藝,保護(hù)在溝槽內(nèi)下方的金屬膜,未受到光致抗蝕劑保護(hù)的金屬膜的突出物以及其他部分可通過蝕刻工藝移除。因此,后續(xù)沉積的填充金屬層可以輕易地完全填充在溝槽內(nèi),形成金屬柵極結(jié)構(gòu)。因此,即使元件尺寸持續(xù)縮減至先進(jìn)技術(shù)世代(例如45nm或以下),仍可以降低和/或消除在金屬柵極結(jié)構(gòu)內(nèi)形成空隙的風(fēng)險(xiǎn)。更進(jìn)一步地,柵極的高度可以通過本發(fā)明的方法精確地控制,不會有因?yàn)槔没瘜W(xué)機(jī)械研磨工藝移除突出物而產(chǎn)生過研磨(overpolish)的問題,而且也不會有柵極高度減少的問題??梢岳斫獾氖?,上述實(shí)施例提供不同的優(yōu)點(diǎn),并且所有的實(shí)施例并不需要特定的優(yōu)點(diǎn)。 因此,在此所公開的實(shí)施例提供方法及元件,其包含經(jīng)修飾的溝槽結(jié)構(gòu),可以防止或降低在后柵極工藝中金屬柵極形成不完全的風(fēng)險(xiǎn)。雖然本發(fā)明已公開較佳實(shí)施例如上,然而其并非用以限定本發(fā)明,本領(lǐng)域普通技術(shù)人員當(dāng)可了解,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可做些許更動與潤飾。例如雖然上述方法是以后柵極方式實(shí)施,但在此所公開的方法也可以用于復(fù)合式工藝,其中一種金屬柵極可由前柵極工藝形成,并且其他種的金屬柵極可由后柵極工藝形成。更進(jìn)一步地,雖然在此所揭示的光致抗蝕劑材料是用以保護(hù)溝槽底部的金屬,然而也可以使用其他高分子材料,因?yàn)閷τ诨匚g刻工藝而言,并不需要曝光工藝。因此,本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體元件的制造方法,包括提供一基底,包含一偽柵極結(jié)構(gòu)形成于該基底上;移除該偽柵極結(jié)構(gòu),形成一溝槽;形成一第一金屬層于該基底之上,填充該溝槽的一部分;形成一保護(hù)層于該溝槽的一剩余部分內(nèi);移除該第一金屬層的一未受到保護(hù)的部分;移除該溝槽內(nèi)的該保護(hù)層;以及形成一第二金屬層于該基底之上,填充該溝槽。
2. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,其中形成該保護(hù)層的步驟包括 以旋轉(zhuǎn)涂布法涂布一光致抗蝕劑層至該第一金屬層上,且填充該溝槽的該剩余部分;以及 進(jìn)行一回蝕刻工藝,移除該光致抗蝕劑層的一部分,該回蝕刻工藝在該第一金屬層停止。
3. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,還包括 形成一高介電常數(shù)介電層在該基底與該偽柵極結(jié)構(gòu)之間;以及 形成一界面層在該基底與該高介電常數(shù)介電層之間。
4. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,還包括在該第二金屬層上進(jìn)行一化學(xué) 機(jī)械研磨步驟。
5. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,其中該第一金屬層包括一 P型功函數(shù) 金屬或一N型功函數(shù)金屬。
6. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,其中該偽柵極結(jié)構(gòu)包括一偽多晶硅柵 極結(jié)構(gòu)。
7. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法,其中移除該第一金屬層的該未受到保 護(hù)的部分的步驟包括進(jìn)行一濕蝕刻工藝,選擇性地移除該第一金屬層。
8. —種半導(dǎo)體元件,包括 一半導(dǎo)體基底;一源極區(qū)和一漏極區(qū),設(shè)置于該半導(dǎo)體基底上;以及一柵極結(jié)構(gòu),設(shè)置于該半導(dǎo)體基底上,且介于該源極區(qū)和該漏極區(qū)之間,該柵極結(jié)構(gòu)包括一界面層,設(shè)置于該半導(dǎo)體基底之上; 一高介電常數(shù)介電層,設(shè)置于該界面層之上;以及一金屬柵極,設(shè)置于該高介電常數(shù)介電層之上,該金屬柵極包含一第一金屬層和一第 二金屬層,其中該第一金屬層設(shè)置于該柵極結(jié)構(gòu)的側(cè)壁的一部分上,且該第二金屬層設(shè)置 于該柵極結(jié)構(gòu)的側(cè)壁的另一部分上。
9. 如權(quán)利要求8所述的半導(dǎo)體元件,其中該金屬柵極的一頂部表面具有一長度,該長 度大于該金屬柵極的一底部表面的一長度,該底部表面較該頂部表面接近該半導(dǎo)體基底, 且其中該些長度是沿著一通道長度測量。
10. 如權(quán)利要求8所述的半導(dǎo)體元件,還包括一覆蓋層設(shè)置于該高介電常數(shù)介電層與 該金屬柵極之間。
11. 如權(quán)利要求8所述的半導(dǎo)體元件,其中該第一金屬層的材料包括鈦、氮化鈦、氮化 鉭、鉭、碳化鉭、氮化鉭硅、鴇、氮化鴇、氮化鉬、氮氧化鉬或前述的組合。
12. 如權(quán)利要求8所述的半導(dǎo)體元件,其中該第二金屬層的材料包括鎢、鋁、鈦、氮化 鈦、鉭、氮化鉭、鈷、銅、鎳或前述的組合。
13. —種半導(dǎo)體元件的制造方法,包括 提供一半導(dǎo)體基底;形成一柵極結(jié)構(gòu)于該半導(dǎo)體基底上,該柵極結(jié)構(gòu)包含一高介電常數(shù)介電層和一偽多晶 硅柵極;移除該偽多晶硅柵極,在該柵極結(jié)構(gòu)內(nèi)形成一溝槽; 沉積一第一金屬層于該半導(dǎo)體基底之上,部分地填充該溝槽 形成一光致抗蝕劑層于該第一金屬層上,填充該溝槽的一剩余部分; 回蝕刻該光致抗蝕劑層,使得在該溝槽內(nèi)的該第一金屬層被該光致抗蝕劑層的一部分 保護(hù);移除該第一金屬層的一未受到保護(hù)的部分; 從該溝槽內(nèi)移除該光致抗蝕劑層的該部分;以及 沉積一第二金屬層于該半導(dǎo)體基底之上,填充該溝槽。
14. 如權(quán)利要求13所述的半導(dǎo)體元件的制造方法,還包括 形成一層間介電層于該半導(dǎo)體基底之上,且包含在該柵極結(jié)構(gòu)之上;以及 在該層間介電層上進(jìn)行一化學(xué)機(jī)械研磨步驟,暴露出該偽多晶硅柵極。
15. 如權(quán)利要求13所述的半導(dǎo)體元件的制造方法,其中該第一金屬層為一功函數(shù)金屬 層,且該第二金屬層為一填充金屬層。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件及其制造方法,該方法包括提供含有偽柵極結(jié)構(gòu)形成于其上的基底,移除偽柵極結(jié)構(gòu)形成溝槽,形成第一金屬層在基底之上,填充溝槽的一部分,形成保護(hù)層在溝槽剩余的部分內(nèi),移除第一金屬層未受到保護(hù)的部分,從溝槽內(nèi)移除保護(hù)層,以及形成第二金屬層在基底之上以填充溝槽。本發(fā)明可實(shí)施后柵極工藝形成金屬柵極結(jié)構(gòu),將溝槽開口處(例如頂部開口)的金屬膜的突出物移除而減少。因此,后續(xù)沉積的填充金屬層可以輕易地完全填充在溝槽內(nèi),形成金屬柵極結(jié)構(gòu)。因此,即使元件尺寸持續(xù)縮減至先進(jìn)技術(shù)世代(例如45nm或以下),仍可以降低和/或消除在金屬柵極結(jié)構(gòu)內(nèi)形成空隙的風(fēng)險(xiǎn)。
文檔編號H01L21/28GK101789368SQ20091016914
公開日2010年7月28日 申請日期2009年9月11日 優(yōu)先權(quán)日2008年9月12日
發(fā)明者葉炅翰, 吳明園, 莊學(xué)理, 徐振斌, 鄭光茗 申請人:臺灣積體電路制造股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
寻甸| 科技| 无为县| 清水县| 平利县| 涟水县| 克拉玛依市| 东乌| 灵宝市| 玉门市| 漯河市| 科技| 临沧市| 连山| 汝州市| 无锡市| 巍山| 南江县| 桦南县| 仁布县| 合江县| 新竹县| 灯塔市| 建始县| 内丘县| 彩票| 耿马| 游戏| 饶平县| 鄱阳县| 长乐市| 沛县| 建水县| 兴安盟| 封开县| 称多县| 称多县| 西丰县| 辛集市| 泾阳县| 芦山县|