專利名稱：集成無源器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成無源器件(IPD )，尤其是以多芯片模塊(MCM ) 形式的集成電路(IC)、在該電路中主要元件是IPD芯片。
背景技術(shù)：
(本節(jié)中所包含的部分技術(shù)資料可以不必是現(xiàn)有技術(shù)) 現(xiàn)有技術(shù)中的射頻(RF)電子電路使用大量的無源器件。這些
電路中的許多被用在手持無線產(chǎn)品中。因此，無源器件和無源器件電
路的小型化是RF器件技術(shù)中的一個(gè)重要的目標(biāo)。
由于至少兩個(gè)原因，使在有源硅器件的級(jí)別上的無源器件的集成
化和小型化不能實(shí)現(xiàn)。第一，迄今為止，典型的無源器件使用不同的
材料技術(shù)。但是，更根本地，許多無源器件的尺寸是該器件頻率的函
數(shù)，這樣尺寸固然地相對(duì)大。但是，仍存在著制造出更緊湊的以及更
有面積效率的IPD的不懈要求。
已經(jīng)取得了顯著的進(jìn)步。在許多情況下這些涉及表面貼裝技術(shù) (SMT)。利用表面貼裝技術(shù)，常規(guī)地制造包含大量無源元件的小基板。
在制造集成無源器件網(wǎng)絡(luò)方面的近來進(jìn)展包括薄膜(thin film) 技術(shù)，其中電阻器、電容器和電感器作為在合適的基板上的集成薄膜 器件而被建立。例如參見美國專利No.6，388，290。這種進(jìn)展展示了作 為無源器件技術(shù)中的下一代集成的希望。然而，正如基板的材料和特 性(純單晶硅)已經(jīng)成為有源器件技術(shù)成功的關(guān)鍵那樣，顯然作為IPD集成發(fā)展同樣是重要的。由于無源薄膜器件直接形成在基板上，因此 在基板和無源器件之間的電氣千擾成為主要的關(guān)注點(diǎn)。美國專利申請(qǐng)
系列號(hào)10/835,338涉及這些問題，并且描述和要求了一種IPD基板， 其提供了結(jié)合與期望的電介質(zhì)特性的加工優(yōu)點(diǎn)。這個(gè)基板也能夠被制 造得較薄，以減小IPD的外形。
當(dāng)從小型化的觀點(diǎn)來看通常關(guān)心的是所謂的器件或電路的"覆蓋 區(qū)"(footprint)時(shí)，隨之而來的目標(biāo)是減小厚度。減小IC的覆蓋區(qū) 的通常方法是在一個(gè)MCM中疊置兩塊或更多的芯片。在MCM技術(shù) 中，封裝芯片的厚度通常與覆蓋區(qū)一樣重要。
由于元件、尤其是電感器元件之間的RF千擾的問題，通常使 小型化RF電路的MCM方法無效。用于RF電路和IPD通常的方法 是在基板上橫向擴(kuò)展器件。通常IPD基板大于普通半導(dǎo)體IC，因此 為了實(shí)現(xiàn)一個(gè)包含IPD基板的MCM，該IPD基板成為用于MCM的 載流子基板的合理的選擇物，即，半導(dǎo)體芯片將被置于IPD基板的頂 部。然而，在IPD基板上疊置器件尤其帶來有問題的干擾。在這種 MCM配置中的IPD基板面臨兩個(gè)RF場(chǎng)干擾的問題， 一個(gè)是IPD基 板被安裝的基板上，另一個(gè)是IPD基板頂部的IC芯片。

發(fā)明內(nèi)容
我們已經(jīng)研制出一個(gè)包含作為載體基板(carrier substrate)的 IPD的MCM(IPD MCM)。寄生電氣干擾在IPD的一個(gè)或兩個(gè)界面被 控制，或者通過從該界面除去金屬、或選擇性地使用在遠(yuǎn)離敏感器件 元件的MCM的部件中的金屬。該敏感器件元件主要是模擬電路元件， 尤其是RF電感器元件。在IPD設(shè)計(jì)中，該敏感元件與其它元件隔離。 這允許執(zhí)行選擇性金屬方案。這也允許通過IC半導(dǎo)體芯片選擇性放 置來降低在IPD基板頂部的干擾。
在本發(fā)明的IPD MCM的優(yōu)選實(shí)施例中，IPD基板是上述作為參 考的申請(qǐng)所描述的和所要求的基板。該基板本質(zhì)上地減小了 RF干擾， 以及能被制造得薄以減小該MCM的外形。
4本發(fā)明還提供一種器件，包括基板和利用附著層附著到該基板的 集成無源器件，該集成無源器件包括包含至少 一個(gè)電感器元件的第一 部分和包含至少一個(gè)數(shù)字元件的第二部分，其中所述附著層的一部分 位于電感器元件之下并且是不導(dǎo)電的，所述附著層的另一部分位于數(shù) 字元件之下并且是導(dǎo)電的。


圖1示出 一種用于制備高電阻率的IPD基板的單晶硅原始晶片； 圖2示出具有多晶硅沉積的原始晶片；
圖3是示出了超過500個(gè)用于構(gòu)建薄膜IPD的IPD位置的本發(fā) 明的多晶硅晶片的視圖4是示出置于常規(guī)基板上的常規(guī)的SMT元件的典型IPD的示 意性剖面圖5是在圖3的基板的一個(gè)位置上的用于IPD制造的薄膜方法 的示意圖6是在除去單晶硅處理后的制造好的IPD的視圖7是示出一個(gè)IPD的實(shí)施例的電路圖8示出具有置于IPD上的有源IC芯片的IPD;
圖9示出具有IPD載體基板和半導(dǎo)體IC芯片的MCM的另 一視
圖IO示出MCM的實(shí)施例，該MCM具有IPD載體基板、相對(duì) 于敏感RF元件有選擇地放置的半導(dǎo)體IC芯片和從下部IPD界面除 去的金屬；
圖11示出具有IPD載體基板的MCM的可選實(shí)施例； 圖12是完全裝配好的IPDMCM產(chǎn)品的視圖。
具體實(shí)施例方式
下面的細(xì)節(jié)描述的第一部分涉及用于IPD MCM的優(yōu)選基板。 圖l是原始晶片11的視圖。這是從晶塊切割下來的單晶硅晶片，是一種在世界范圍內(nèi)的大量用于ic器件制造的晶片。硅晶片被以多
種尺寸制造，但是通常該晶片的直徑越大，潛在器件費(fèi)用就越低。當(dāng)
前，硅晶片的有效直徑可達(dá)12英寸。關(guān)于現(xiàn)有技術(shù)中的12英寸的硅 晶片，該尺寸將在接下來的描述中被用作例子，可以理解的是，更小 的晶片，例如6"或8"也是可用的。
在晶片制造設(shè)備中，在鋸和拋光該晶片后，每一晶片接受質(zhì)量控 制，其中晶片被測(cè)量以符合一致的物理尺寸和電氣特性的嚴(yán)格標(biāo)準(zhǔn)。 通常帶有碎片或劃痕的晶片將被拒絕。具有過量的或不一致的電導(dǎo)率 的晶片將被拒絕。在許多情況下這些被拒絕的晶片被丟棄，以及有時(shí) 被稱作"垃圾晶片"。在此說明書中以及在接下來的權(quán)利要求中，"拒 絕的"晶片包括從晶塊切割下來、被一個(gè)或多個(gè)物理或電氣測(cè)試測(cè)量、 以及由于測(cè)試失敗而被拒絕的晶片。拒絕的晶片具有相對(duì)低的商業(yè)價(jià) 值。 一些可以重復(fù)利用； 一些可以被修復(fù)。例如，由于存在于加工期 間的缺陷 一 些晶片被拒絕。這些晶片具有被拋光以除去缺陷結(jié)構(gòu)的潛 力，并用于制造。這種晶片也被認(rèn)為是拒絕晶片。拒絕晶片可以被認(rèn) 為具有的價(jià)值小于50%、以及更典型地小于10%的可被接受的晶片 的價(jià)值。回收的或重復(fù)利用的晶片也是低成本IPD基板的可選原料。
根據(jù)本發(fā)明的 一 個(gè)方面，單晶硅晶片被用作處理晶片以制造多晶 硅晶片?？梢岳斫?，當(dāng)由于經(jīng)濟(jì)的原因使拒絕晶片是可以選擇的晶片 時(shí)，任何合適的單晶硅晶片都可以使用。在此工藝中，單晶硅晶片被 犧牲。作為處理晶片，單晶硅晶片具有重要特性。即使物理上薄(例 如200- 500微米)，它也在物理上相當(dāng)堅(jiān)固，并且能被處理和加工。 在大的面積上其非常平。它具有高度拋光的均勻的光滑表面。并且其 兼容硅晶片制造工藝與工具。
使用硅晶片作為基板晶片時(shí)，厚的多晶硅層12和13沉積在如圖 2所示的晶片11的兩側(cè)。可選地，多晶硅可以僅沉積在一側(cè)。但是， 該用作IPD基板的多晶硅層需要相對(duì)的厚，例如至少50微米，最好 100 - 300微米。我們發(fā)現(xiàn)具有該厚度的層，當(dāng)沉積在單晶硅基板上時(shí)， 具有高的應(yīng)力以及易于物理變形。既然本發(fā)明的IPD加工需要平面
6度，那么最好避免基板顯著的變形。我們已經(jīng)發(fā)現(xiàn)通過沉積多晶硅在 單晶晶片的兩側(cè)，應(yīng)力會(huì)均衡。因此，各層最好(但不是必須)具有
等于圖2所示的形成的厚度。該最后得到的晶片相對(duì)厚，并且非常堅(jiān) 固。為了進(jìn)一步減小在合成晶片中的應(yīng)力，該合成晶片可以被熱處理。 但是，應(yīng)該注意熱處理的應(yīng)用，由于熱處理促進(jìn)晶粒增長(zhǎng)，并且希望 得到細(xì)的晶粒結(jié)構(gòu)，原因?qū)南率稣撌鲋凶兊妹靼住?br> 圖2的子組件，例如三層合成基板，可以通過基板制造廠商作為 獨(dú)立產(chǎn)品而生產(chǎn)。該產(chǎn)品的特性，如上述的IPD基板一樣，是合成的 平面性的三層。
最終希望的基板產(chǎn)品是不具有單晶晶片的多晶硅基板，如將在下 面所述。但是，即使該圖2中所示的合成晶片不是最終的產(chǎn)品(例如 在最終的產(chǎn)品中不存在單晶晶片)，執(zhí)行至少一些在合成晶片上的加 工也是方便的。該加工過的晶片可以在后面的步驟中被變薄以除去多 晶硅層中之一，以及該單晶層，留下多晶硅層作為最終的IPD基板。
固有的多晶硅基板的重要屬性是高的電阻率。多晶硅的特性決定 于晶粒結(jié)構(gòu)，其中該層或本體由許多硅晶粒所構(gòu)成，由晶粒邊界所分 開。該晶粒邊界電氣表現(xiàn)出作為復(fù)合中心，急劇地減少本體中自由載 流子壽命。依據(jù)電氣表現(xiàn)，該特性從單晶硅中區(qū)別出多晶硅。然而單 晶硅是半導(dǎo)體，在多晶硅中的大量的晶粒邊界以無摻雜的或本征的狀 態(tài)使其成為絕緣體。多晶硅的電導(dǎo)率部分地是晶粒邊界數(shù)量的函數(shù)， 或是該晶粒結(jié)構(gòu)細(xì)度的函數(shù)。因此非常細(xì)的晶粒多晶硅可具有相對(duì)高 的電導(dǎo)率。多晶硅可以;故容易地生產(chǎn)具有大于10KOhm-cm的電導(dǎo)率。 在本發(fā)明的上下文中，期望得到大于O.lKOhm-cm的電導(dǎo)率值，優(yōu)選 的大于lKOhm-cm的值。
用于制造多晶硅層的方法優(yōu)選是低壓化學(xué)汽相沉積(LPCVD )。 這種方法以及實(shí)施該方法的CVD設(shè)備廣泛地應(yīng)用在工業(yè)中。簡(jiǎn)要地， 通常用于CVD多晶硅的方法包括在合適溫度下的硅烷的高溫分解， 例如550-650。C。多晶珪幾乎被用于每一MOS晶體管的制造，因而其 是眾所周知的最常見的的工業(yè)原料之一。顯然，多晶硅的電氣和物理雖然其固有的是高電阻率，如上所述，但是其
通常通過在制造過程中的離子注入來減小電阻率，以用于IC應(yīng)用。
很少以其固有形式使用。厚的、大面積的多晶硅層已經(jīng)被使用在太陽能電池或光電池中。在此，該多晶硅層又通常被注入離子以形成二極
管結(jié)構(gòu)。
在下述的本申請(qǐng)中，多晶硅基板被以其固有狀態(tài)應(yīng)用，并且希望整個(gè)基板的一致的高的電阻率的特性。
既然CVD多晶硅技術(shù)已經(jīng)如此好的發(fā)展，那么CVD就是形成多晶硅層12和13的最佳選擇。但是，其它的方法也被發(fā)現(xiàn)是可用的。例如，已知的多晶硅的電子束蒸發(fā)的方法。任何適合用于形成厚的、大面積的、低電阻率的多晶硅基板層的替代方法都在本發(fā)明的范圍內(nèi)。
此處描述的IPD的制造方法目的在于晶片規(guī)模器件的制造。在該方法中，大量的已完成的、或幾乎要完成的器件在多晶硅晶片上制造。在制造基本上完成之后，該晶片被切成IPD芯片。當(dāng)該晶片的尺寸增大以及IPD芯片尺寸的減小時(shí)，晶片級(jí)的制造變得更加有吸引力。圖3示出12英寸的晶片31，其適于提供超過500個(gè)器件位置33。(為了簡(jiǎn)化，沒有示出該晶片平面。)每一位置大約都是厘米見方，足夠大以容易地容納IPD。
晶片規(guī)模制造的效率在利用薄膜制造來形成無源器件的方法中成倍增加。通常現(xiàn)有技術(shù)的方法，甚至在晶片級(jí)，會(huì)放置和附著分立的無源元件到該晶片基板。通常這利用表面貼裝技術(shù)(SMT)而完成。圖4示出應(yīng)用到圖3中示出的較早參考的美國專利No.6，388，290的IPD電路的這種方法。該電路嚴(yán)格地并非IPD，，因?yàn)槠浒ㄓ性丛?，例如MOS晶體管41。但是，因?yàn)橄旅娴娘@而易見的原因，其是有用的展示。該電路可以被看作具有有源部分和無源部分的混合電路。此處我們主要注意無源部分，即包含四個(gè)電感器42和三個(gè)電容器44的部分。作為可選擇的，該部分可以被作為IPD制造。盡管圖3的電路在此處是可用的，并且在下面作為載體以展示本發(fā)明的技術(shù)，但是利
8用本發(fā)明可以作出各種各樣的電路。另一例子，從高-Q觀點(diǎn)來看更需要的 一 種，參見會(huì)刊 1994 IEEE MULTI-CHIP MODULECONFERENCE MCMC國94，PAGES 15-19，結(jié)合在此作為參考。
薄膜無源元件可以由各種薄膜技術(shù)形成。這些技術(shù)被很好地發(fā)展，細(xì)節(jié)不需要在此重復(fù)。例如參見公開于2000年6月13日的美國專利6，075，691和公開于1999年12月21日的美國專利6,005,197。后者專利敘述了一種用于PCB板的多層結(jié)構(gòu)，其能夠簡(jiǎn)單地適用于此處所述的本申請(qǐng)。形成薄膜無源器件的方便的途徑是，將無源器件形成在使用一層或多層(通常為多層)的基板上，沉積在該基板上。
用于制造單個(gè)無源元件或互連的無源元件的結(jié)合體的薄膜方法總體用圖5所表示，其中多晶硅基板在51處示出，帶有生長(zhǎng)的氧化物層52。電阻器體54，由第一級(jí)金屬形成，具有觸點(diǎn)55和56，以及帶有觸點(diǎn)59的下部電容器板58，兩者都包括埋入級(jí)。最后形成的帶有未示出的觸點(diǎn)的上部電容器板60和電感器螺線管61。該結(jié)構(gòu)被聚酰亞胺層63所保護(hù)。
圖5的三層基板結(jié)構(gòu)51非常厚，其減小了在加工期間的斷裂的危險(xiǎn)和其它的損壞。在無源電路元件的制造以及IPD完成之后，基板51被變薄以除去下部的多晶硅層和單晶硅層。最終的IPD結(jié)構(gòu)在圖6中示出。該優(yōu)選的變薄的步驟使用化學(xué)機(jī)械拋光。這種眾所周知的加工結(jié)合帶有化學(xué)蝕刻的磨蝕拋光。KOH或合適的替代蝕刻劑用在磨蝕漿中。該合成的晶片被變薄使得僅僅頂部的多晶硅層或部分的頂部多晶硅層被保留。由于單晶層是相對(duì)導(dǎo)電的，因此強(qiáng)烈推薦除去全部的單晶層。本發(fā)明的目標(biāo)是提供一種高絕緣性的基板，來作為IPD的適宜平臺(tái)。
因?yàn)閱尉?以及加入的多晶硅層)提供對(duì)多晶硅頂層(IPD層)的有效處理，因此IPD層最初可以相對(duì)的薄。在當(dāng)今的IC技術(shù)中，在晶片制造完成之后變薄原始晶片是常見的。在許多情況下，基板被有意地做厚以經(jīng)受處理和加工，在加工中帶有變薄步驟以減小器件的外形。在此所述的方法中，IPD層的厚度最初可以與最終的基板厚度具有大致接近的尺寸。該厚度優(yōu)選50-200微米。
圖4的IPD被示出為根據(jù)圖7中的本發(fā)明的一個(gè)實(shí)施例實(shí)現(xiàn)。該IPD形成在圖3中示出的一個(gè)或多個(gè)位置33。多晶硅基板71被示出帶有薄膜電感器Lgp Lg2、 Ls和L。以及電容器d、 C2和Cd。 MOS晶體管72以虛線示出，因?yàn)楸M管其是電路圖的一部分時(shí)，其并不形成在IPD中。圖7布置的的電路是有目的的從圖3的電路圖設(shè)計(jì)改變得到的。該電路及該設(shè)計(jì)的目的在于展示一種具有無源元件的典型類型的電路。它是來自較早參考的現(xiàn)有技術(shù)的電路的實(shí)施例。關(guān)于其效用在此沒有作出任何評(píng)述。
圖7中的布置被設(shè)計(jì)為所有的電感器元件組成在一起。眾所周知電感器元件尤其對(duì)環(huán)境條件敏感，例如寄生信號(hào)。這種認(rèn)識(shí)被應(yīng)用在圖8的示出的有源/無源模塊的設(shè)計(jì)中。多晶硅基板71，帶有圖7中示出的IPD,具有有源IC芯片81倒裝安裝于所示出的IPD的頂部。該有源IC芯片的一部分是晶體管72。在此實(shí)施例中互連被示出為焊料凸塊用于電氣互連S、 D、 G、 Vgs、 VDS、 Pin、 P。ut、 gnd。板外互連的位置(未示出)可以被提供在IPD基板71上。如圖7中示出的成組的電感器器件的一個(gè)目的在圖8中是顯然的。有源IC芯片被有意定位使得不會(huì)覆蓋該敏感的電感器元件。這樣，堆疊基板的布置可以有效地節(jié)省空間并提供緊湊的器件模塊，不用對(duì)電感元件的實(shí)現(xiàn)妥協(xié)。
圖9是IPDMCM的另一視圖，其中置于印刷電路板(PCB) 92上的IPD91被示出。所示IC芯片93安裝于IPD上。為了簡(jiǎn)化僅示出一個(gè)IC芯片。通常有不止一個(gè)。這些IC芯片可以是模擬器件、數(shù)字器件、混合信號(hào)器件、RF器件、和/或基于開關(guān)或振蕩器的微電子才幾械系統(tǒng)(MEMS)。
將從下述的討論中變得清楚，即使敏感的RF元件在如上述的在IPD中被隔離，其它不利的因素仍然要被論述。這些與IPD中的敏感元件以及IPD附近的外部感應(yīng)(主要是金屬體)的寄生干擾有關(guān)系。這些不利的影響隨著IPD芯片尺寸(主要是厚度)的減小而嚴(yán)重。結(jié)
10合本發(fā)明的這個(gè)方面與上述的便利，全部發(fā)明的目的是減小IPDMCM的厚度。
常規(guī)的安裝MCM到PCB的手段是焊接。再次參考圖9，示出焊接接合層94，帶有PCB接地面95。 IPD的上表面被接地面和用于互連該IC芯片的金屬軌道所覆蓋，通常放置在兩級(jí)上。這些在圖中以層96表示，并且通過焊接凸塊97連接到IC芯片。優(yōu)選的焊接連接不同于常規(guī)的倒裝芯片連接，在該倒裝芯片連接中倒裝片與基板之間的距離被保持在最大以保持可靠性，例如典型地70到120jim。優(yōu)選的焊接連接具有小的凸塊高度，在70nm以下，以調(diào)節(jié)IPD和IC之間的平面度變化。由于有源IC和IPD之間的熱膨脹系數(shù)近似，不用擔(dān)心變短距離而影響焊點(diǎn)的可靠性。而且，距離的減小也有助于減小模塊的整體厚度。利用這種包括過模制的使得厚度變小的方法，例如整體厚度不超過l.Omm。該距離的減小也減小了寄生電阻和電感，以進(jìn)一步改善RF電路的性能。除了焊接之外，其它通常所知的方法，例如金到金、金到鋁以及導(dǎo)電粘合劑也都在本發(fā)明的范圍內(nèi)。
引線接頭98將該接地面和軌道連接到PCB上的互連99。除了引線接頭，還可以在IPD上蝕刻孔，該孔連接IPD頂面和底面上的金屬軌跡。這種蝕刻加工是通常實(shí)行的MEMS制造加工。該帶有通孔的IPD通過常規(guī)的倒裝片組裝加工被附著到基板。該通孔連接能進(jìn)一步減小IPD和基板之間的互連距離。
本領(lǐng)域技術(shù)人員可以理解在圖9中示出的組件，和其它圖中的一樣，也被封裝在聚合物外殼中。該塑料外殼可以是塑料過模制體，如常規(guī)的器件那樣、或者可以是塑料的腔封裝或其它合適的保護(hù)封裝。
顯然在帶有MCM配置的IPD中的敏感RF元件，例如示意性示出的電感器100，易受由覆蓋IPD兩側(cè)的金屬引起的雜散電容的損壞。
圖10示出類似于圖9的IPD MCM的實(shí)施例，但是除去了電感器100下邊和上邊的金屬。容易理解到的電感器100表示IPD —部分，其中一個(gè)或多個(gè)RF敏感元件被選擇性地放置，并且與其它、主要數(shù)字、電路和電路元件分離。IPD中的電感器元件可以被結(jié)合在IPD基板上象其它元件、象在RF濾波器電路中的同一位置中。但是，通常電感器元件在那些電路中從寄生電場(chǎng)的觀點(diǎn)而得到關(guān)注。
在IPD下面的金屬，在圖9中在94示出，保持在IPD的一部分的下面，但是在101被從IPD的包含敏感元件100的部分的下面除去。在IPD該部分下面的金屬被不導(dǎo)電的粘性劑附著層所替代。該不導(dǎo)電的粘性劑優(yōu)選地為電絕緣導(dǎo)熱單元片附著材料，例如注有環(huán)氧樹脂的鋁。
此外，在IPD頂部的金屬，在圖9中的96示出，已經(jīng)被從覆蓋的IPD的敏感元件的區(qū)域除去，例如元件100。該金屬仍舊在96a，在IPD中的數(shù)字元件上。引線接頭被做成觸點(diǎn)墊片102。在示出金屬層96和96a被設(shè)為接地面的實(shí)施例中，通常是連續(xù)的金屬板。 一些數(shù)量的用于連接IC上的焊料凸塊的金屬跑線可以在IPD的敏感元件上被容忍。因此，多個(gè)IC芯片的一個(gè)可以被放置在這些區(qū)域上。然而，在這些區(qū)域中接地面要被避免。優(yōu)選地，布局被設(shè)計(jì)為沒有金屬沿著敏感元件上的表面延展。
應(yīng)該指出的是這些權(quán)宜處理的任一或全部都可以改善IPDMCM的電氣性能。
圖ll示出與圖IO類似的實(shí)施例，在IPD和PCB之間的全部金屬層被除去，并被不導(dǎo)電的粘合層105所代替，由于在IPD下面的接地面不再被使用，因此圖9中的95示出的金屬接地面也被除去。最后得到的結(jié)構(gòu)是帶有IPD的基板附著到帶有不導(dǎo)電的附著層的基板，該IPD具有主要包含RF元件的第一部分和主要包含非RF元件的第二部分，該IPD具有在第一部分上的第一表面以及在第一部分下的第二表面，至少一個(gè)數(shù)字IC芯片安置于IPD的第二部分上，IPD的第一和第二表面無金屬。該IPD的不包含RF敏感器件的部分也可適用于支撐MEMS器件，例如MEMS振蕩器或MEMS開關(guān)。
仔細(xì)觀察圖11的實(shí)施例將發(fā)現(xiàn)，金屬層從PCB上除去使得IPDMCM的整體高度被該層的厚度減小。雖然這是一種小的改變，但是從商用的角度來看是顯著的。商用IPDMCM已經(jīng)被示例具有與
12圖11示出的設(shè)計(jì)類似的設(shè)計(jì)，其從PCB的底部到封裝物的頂部的全 部封裝高度是1.000mm。該器件部分由于其小的外形而被希望具有商 業(yè)竟?fàn)幮浴?br> 圖12示出總體在111示出的完全裝配的IPD MCM產(chǎn)品的剖面 圖。PCB112 ,皮提供在頂部和底部?jī)刹糠稚隙季哂薪饘倩瘜?13。利 用上述的選擇之一，IPD在114示出并且通過單元片附著材料116被 附著到PCB上。該IPD以引線接頭電氣互連到PCB上，引線接頭之 一在118示出。該引線被焊接到PCB的頂層。金屬通路120橫穿將 PCB頂部的金屬與底部的金屬連接起來。該IPD MCM可以簡(jiǎn)便地》文 置并連接到系統(tǒng)基板。IC芯片122被示出為倒裝附著到IPD114。焊 料凸塊123附著并連接該IC芯片到IPD上的金屬跑線。該IC芯片 可以是數(shù)字或RFIC芯片。它通常為IC芯片提供接地面。但是，根 據(jù)上述提及的原則，接地面被故意地從覆蓋電感器元件的IPD區(qū)域上 省去。在優(yōu)選的情況下，如果IC芯片被置于電感器元件上，則該接 地面從該區(qū)域省去。并且，用于該IC芯片的I/O互連優(yōu)選地但不是 必須地置于IC芯片的邊緣附近，該芯片不在任何電感器元件上面。
在具有直接在有源IC下方的的接地面的PCB區(qū)域中，一個(gè)或多 個(gè)熱通道可以置于PCB的頂部和底部金屬面之間以散去在運(yùn)行期間 由IPDMCM產(chǎn)生的熱量。由有源IC產(chǎn)生的熱量從IC進(jìn)入IPD，到 填充氧化鋁的單元片附著材料，到頂部的接地面，到熱通道(133)， 到底部接地面，并由該系統(tǒng)板所散發(fā)掉，IPDMCM置于該系統(tǒng)板上。 這不同于常規(guī)中在IC下伸展開的接地面是持續(xù)面的作法。但是，由 于需要容納IPD中的電感器元件，在某些RF元件下沒有金屬面。因 此，該接地面可以是不連續(xù)的，并且能被分成各個(gè)小塊有策略地置于 產(chǎn)生熱量的IC下。
由于太大而不能在IPD中實(shí)現(xiàn)的無源元件，例如電容器、電感 器和電阻器，能以常規(guī)的表面貼裝工藝置于基板上。
組裝的最后部分是提供保護(hù)外殼給IPD MCM。圖12示出封裝 物127，通常的保護(hù)元件由聚合物構(gòu)成，通常模制在電氣組件上?？蛇x地，該保護(hù)外殼可以是金屬罐、塑料腔或任何合適的保護(hù)外殼。這 在本領(lǐng)域是眾所周知的。
除了提供小型化的無源元件，該IPD也用作IC制造工藝和PCB 制造工藝之間的技術(shù)橋梁。前沿的ICs可以被制造為特征尺寸在ljim 到.065微米(nm),使用節(jié)距從30到300nm的連接焊墊。IPD可以 以較不先進(jìn)的IC工具制造，例如薄膜濺射以及蝕刻，特征尺寸是1 到20jim。這些IPD特征能夠無縫地適合最小節(jié)距的IC連接焊墊。 相反，PCB線和軌跡以數(shù)十fim制造，使用電鍍和蝕刻技術(shù)，其通常 可以適合60至300ftm的大節(jié)距的的連接焊墊。具有大連接焊墊節(jié)距 的IC其表面積大于具有較小連接焊墊節(jié)距的IC。通常IC的連接焊 墊而并非門和元件的數(shù)量是IC整體尺寸的策動(dòng)因素。因此，如果IC 以總體特征尺寸直接連接到PCB基板上，與其表面積成正比的IC的 花費(fèi)就會(huì)上升。但是，使用比PCB具有更精細(xì)的特征尺寸以及由于 簡(jiǎn)化了制造步驟比IC具有每單位面積更低花費(fèi)的IPD，在IC的精細(xì) 特征能力和PCB的總體特征能力之間架起橋梁是一種成本合算的方 式。因此，IPD充當(dāng)了 IC和基板之間的成本合算機(jī)制的界面。其一 方面可以如圖12示意性看出，其中示出的IPD MCM以焊接^求132 附著到系統(tǒng)級(jí)板131上。比較焊接球132的節(jié)距與焊料凸塊123的節(jié) 距可以看出上述的轉(zhuǎn)變。如上述的，從PCB112的底面到封裝物或過 模制127的頂部的該封裝的總體高度小，小于1.2mm，優(yōu)選l.Omm 或更小，。
對(duì)本領(lǐng)域的技術(shù)人員而言存在本發(fā)明的各種附加的改變。任何依 靠該原則偏離說明書的特別教導(dǎo)以及提出的等同物及對(duì)現(xiàn)有技術(shù)的 貢獻(xiàn)都被看作落入本發(fā)明所描迷的和要求的范圍之中。
權(quán)利要求
1.一種器件，包括a.基板，b.利用附著層附著到所述基板的集成無源器件，該集成無源器件包括包含至少一個(gè)電感器元件的第一部分和包含至少一個(gè)數(shù)字元件的第二部分，其中所述附著層的一部分位于所述電感器元件之下并且是不導(dǎo)電的，所述附著層的另一部分位于所述數(shù)字元件之下并且是導(dǎo)電的。
2. 如權(quán)利要求1所述的器件，其中所述附著層的不導(dǎo)電部分是 電氣絕緣導(dǎo)熱單元片附著材料。
3. 如權(quán)利要求l所述的器件，其中所述基板包括多晶硅。
4. 如權(quán)利要求3所述的器件，其中多晶硅基板的電阻率大于O.l KOhm隱cm。
全文摘要
本發(fā)明描述了一種包含集成無源器件(IPD)作為載體基板(IPD MCM)的多芯片模塊(MCM)。寄生電氣干擾通過從該表面省去金屬、或選擇性地使用遠(yuǎn)離敏感器件元件的MCM的部件中的金屬而在IPD的一個(gè)或兩個(gè)界面被控制。這些敏感的器件元件主要是模擬電路元件，尤其是RF電感器元件。在IPD設(shè)計(jì)中，該敏感元件被與其它元件隔離。這允許選擇性金屬方法的實(shí)現(xiàn)。這也使得在IPD基板頂部的寄生干擾通過IC半導(dǎo)體芯片和IC芯片的接地面的選擇性放置而被減小。在本發(fā)明的IPD MCM的優(yōu)選實(shí)施例中，該IPD基板是多晶硅，以進(jìn)一步減小RF干擾。這些組裝該模塊的不同的方法可以適合保持整體厚度在1.0mm之內(nèi)。
文檔編號(hào)H01L21/822GK101645444SQ200910173649
公開日2010年2月10日 申請(qǐng)日期2006年1月6日 優(yōu)先權(quán)日2005年1月6日
發(fā)明者伊農(nóng)·德加尼, 孫昆泉, 孫立國, 安東尼·M·基烏, 查利·春雷·高 申請(qǐng)人:賽騎有限公司