專利名稱：一種GaN基LED薄膜器件的制備與批處理式封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)光二極管的芯片工藝領(lǐng)域和封裝工藝領(lǐng)域，尤其涉及一種GaN基 LED薄膜器件的制備與批處理式封裝方法。
背景技術(shù)：
當(dāng)前，剝離生長(zhǎng)襯底的主要目的是為了提高LED芯片的出射效率。目前常用的襯 底剝離技術(shù)是激光剝離技術(shù)(LLO)以及濕法刻蝕犧牲層剝離法。 激光剝離技術(shù)主要是利用對(duì)襯底透明的短脈沖激光照射襯底，融化緩沖層而將外 延層從襯底上剝離下來。美國惠普公司結(jié)合鍵合技術(shù)最早采用大襯底剝離技術(shù)將GaAs襯 底與外延層剝離，然后將外延層粘接在透明的GaP襯底上制備AlInGaP基芯片，此項(xiàng)技術(shù)可 以提高近2倍的發(fā)光效率。1996年報(bào)道了用激光技術(shù)將2英寸HVPE GaN與藍(lán)寶石剝離， 用Si (或金屬)襯底取代藍(lán)寶石襯底的AIGalnN功率型芯片，主要由三個(gè)關(guān)鍵工藝步驟完 成①在外延表面淀積鍵合金屬層如Pd 100nm，以及在鍵合底板上如Si底板表面淀積一 層lOOOnm的銦；②將外延片低溫鍵合到底板上；③用KrF脈沖準(zhǔn)分子激光器照射藍(lán)寶石底 面，使藍(lán)寶石和GaN界面的GaN產(chǎn)生熱分解，再通過加熱(40度)使藍(lán)寶石脫離GaN。 2003 年2月，德國0SRAM公司用激光技術(shù)將藍(lán)寶石去除，使芯片的出光效率提至75%，是傳統(tǒng) 芯片的3倍。采用將芯片鍵合到Cu片上再激光剝離藍(lán)寶石襯底，可使散熱能力提高4倍， 發(fā)光功率也提升4倍。2007年，美加州圣巴巴拉大學(xué)的中村修二、 Steven DenBaars及同 事與來自法國Charles Fabry光學(xué)研究院的合作者Henri Bensty宣布通過激光剝離制備 出第一個(gè)光子晶體輔助出光的LED。中國也有大批研究者利用激光剝離技術(shù)剝離生長(zhǎng)襯 底，如張國義等人的發(fā)明專利"GaN基外延層的大面積、低功率激光剝離方法"，(申請(qǐng)?zhí)?CN200410009840. 0)，它就利用了激光剝離技術(shù)剝離襯底的方法，實(shí)現(xiàn)了大面積薄層外延膜 的完整剝離。南昌大學(xué)開發(fā)了Si襯底激光剝離技術(shù)。 一般說來，激光剝離技術(shù)成本相對(duì)較 高。 而濕法刻蝕犧牲層剝離法是通過濕法刻蝕氮化鎵外延層與襯底之間的犧牲層實(shí) 現(xiàn)氮化鎵外延層與襯底的分離。傳統(tǒng)的濕法刻蝕犧牲層一般在生長(zhǎng)氮化鎵外延層之前，先 在襯底上生長(zhǎng)一層非氮化鎵基材料系的犧牲層，然后在芯片制作過程中，使用特定的溶液 刻蝕該犧牲層，而對(duì)于氮化鎵外延層則不發(fā)生刻蝕，通過選擇性刻蝕犧牲層即可實(shí)現(xiàn)氮化 鎵外延層與襯底的剝離。如中國發(fā)明專利200810029353. 9公開了一種用于LED的Si基氮 化鎵外延層轉(zhuǎn)移方法就采用了濕法刻蝕犧牲層剝離法將氮化鎵外延層整體轉(zhuǎn)移至目標(biāo)金 屬層上。 雖然襯底剝離技術(shù)的細(xì)節(jié)各有千秋，但有一個(gè)共同點(diǎn)是襯底剝離后，各個(gè)單元芯 片的間距是固定的，為了便于后續(xù)的切割分離，間距應(yīng)該盡量大些，但是，間距的增大要以 犧牲外延片的利用效率為代價(jià)，同時(shí)，如果通過切割分離新襯底獲得獨(dú)立的芯片，那么就會(huì) 導(dǎo)致封裝的厚度增大。 此外，目前LED光源模組主要是通過切割分離所述新襯底制備獨(dú)立的芯片，需要將各芯片在封裝基板或電路板上重新排列而獲得，需要進(jìn)行一系列的撿片、貼片操作才能 完成，工序多，成本較高。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的是提供一種利用低成本的刻蝕技術(shù)實(shí)現(xiàn)LED 生長(zhǎng)襯底剝離的方法，并在襯底剝離的同時(shí)，完成芯片按設(shè)計(jì)的光源模組重新排列。本發(fā)明 無需切割分離基板以制備獨(dú)立芯片和也無需進(jìn)行一系列的撿片、貼片操作，而直接將目標(biāo) 光源模組按照要求轉(zhuǎn)移到封裝基板或電路板上，外延片利用效率高，封裝效率高，生產(chǎn)成本 低同時(shí)也可降低封裝的厚度。 為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為 —種GaN基LED薄膜器件的制備與批處理式封裝方法，包括以下步驟
A、刻蝕生長(zhǎng)在SOI襯底上的外延疊層至SOI襯底的絕緣層，將外延疊層分離成規(guī) 則排列的獨(dú)立芯片；刻蝕至作為犧牲層的絕緣層，可將絕緣層部分裸露出來，便于將其去 除，從而為外延疊層從SOI襯底上剝離做準(zhǔn)備。 B、在每個(gè)獨(dú)立芯片側(cè)面制備鈍化膜，邊緣制備錨固點(diǎn)；設(shè)置鈍化膜是為了防止在 將要進(jìn)行的腐蝕工序中，腐蝕液腐蝕到獨(dú)立芯片的側(cè)面。 C、去除SOI襯底中的絕緣層，將所述獨(dú)立芯片和SOI襯底剝離；絕緣層去除后，獨(dú) 立芯片和S01襯底間以范德華力而結(jié)合，但也會(huì)產(chǎn)生獨(dú)立芯片從襯底上掉落的問題，因而 設(shè)置錨固點(diǎn)，可以避免所述獨(dú)立芯片的脫離或移位。 D、在印刷傳送基板上涂敷聚二甲基硅氧烷，并烘烤固化，按照預(yù)剝離目標(biāo)獨(dú)立芯 片的排布、數(shù)量在所述聚二甲基硅氧烷相應(yīng)位置制備能夠黏附所述獨(dú)立芯片的微結(jié)構(gòu)；根 據(jù)設(shè)計(jì)好的光源模組的各獨(dú)立芯片的排布、數(shù)量，來確定印刷傳送基板上相對(duì)應(yīng)的聚二甲 基硅氧烷微結(jié)構(gòu)，這樣就可以根據(jù)需要，任意選定所需的獨(dú)立芯片，同時(shí)也避免粘到該步不 準(zhǔn)備剝離的獨(dú)立芯片上，進(jìn)而做選擇性剝離。 E、將所述印刷傳送基板對(duì)準(zhǔn)覆蓋在預(yù)剝離目標(biāo)獨(dú)立芯片上，以一定的速度提起印 刷傳送基板，使所述預(yù)剝離目標(biāo)獨(dú)立芯片與S0I襯底剝離；本步驟利用聚二甲基硅氧烷微 結(jié)構(gòu)的粘彈性特性，通過印刷傳送基板的速率控制獨(dú)立芯片模組的粘附與脫離。
F、將所述預(yù)剝離目標(biāo)獨(dú)立芯片印刷至表面制備有電極和/或電路的水平封裝基 板上的相應(yīng)位置，移開所述印刷傳送基板。這樣就根據(jù)實(shí)際的需要完成了獨(dú)立芯片從襯底 到水平封裝基板的轉(zhuǎn)移，同時(shí)也在所述獨(dú)立芯片模組表面和水平封裝基板之間形成電極。
在步驟A中，所述SOI襯底的絕緣層為Si(^，其厚度大于100nm，所述獨(dú)立芯片圖 形具有對(duì)稱性，采用ICP-RIE刻蝕的方法刻蝕外延疊層。 步驟B中，兩個(gè)錨固點(diǎn)的材料為光刻膠或S0I襯底上未被刻蝕的部分。
步驟C中，采用浸入僅對(duì)絕緣層有腐蝕作用的選擇性腐蝕液中，腐蝕去除S0I襯底 中的絕緣層。這樣可以將絕緣層腐蝕掉而對(duì)鈍化膜和錨固點(diǎn)的材料沒有或只有弱的腐蝕作 用，從而達(dá)到從S0I襯底上剝離外延疊層的目的。 步驟D中，所述的印刷傳送基板為透明或不透明，其材質(zhì)為金屬、高分子材料、陶 瓷或玻璃或半導(dǎo)體，每個(gè)微結(jié)構(gòu)區(qū)域和每個(gè)獨(dú)立芯片的形狀、大小相應(yīng)，所述微結(jié)構(gòu)為占空 比為1/2至2/1、周期為0. 1至10 ii m的直條紋或規(guī)則曲線條紋。印刷傳送基板為透明水平板可以便于準(zhǔn)確的定位所述微結(jié)構(gòu)和獨(dú)立芯片。 步驟D中，每個(gè)微結(jié)構(gòu)為占空比2/3、周期1. 5 m的直條紋。 步驟D中所述微結(jié)構(gòu)布滿整個(gè)印刷傳送基板，或在選擇區(qū)域內(nèi)設(shè)置。這樣能夠根據(jù)實(shí)際設(shè)計(jì)好的光源模組的各獨(dú)立芯片的排布來相應(yīng)設(shè)定微結(jié)構(gòu)的數(shù)量和位置，可以分批剝離，也可以整個(gè)全部一次性剝離。 步驟E中提起印刷傳送基板的速度為15cm/s-25cm/s，預(yù)剝離的目標(biāo)獨(dú)立芯片為一次性剝離或分批剝離。 步驟F中，所述電極為n電極，所述SOI襯底還包括Si層，步驟C之后步驟F之前，對(duì)外延疊層下表面的Si層進(jìn)行選擇性濕法刻蝕去除。 步驟A之 前在SOI襯底上生長(zhǎng)外延疊層；步驟F后用丙酮清洗去掉A至F步驟中的光刻膠，在水平封裝基板進(jìn)行封裝工藝?？梢愿鶕?jù)實(shí)際情況的需要選擇已經(jīng)設(shè)置好SOI襯底層、外延疊層的成品，也可以選擇先在SOI襯底上生長(zhǎng)外延疊層。步驟F后，用丙酮清洗去掉A至F步驟中的未清除干凈的光刻膠，獨(dú)立芯片轉(zhuǎn)移完成之后，后續(xù)的封裝工藝在水平基板上進(jìn)行。 與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果 利用刻蝕技術(shù)實(shí)現(xiàn)LED生長(zhǎng)襯底剝離的方法，并在生長(zhǎng)襯底剝離的同時(shí)，完成芯片按設(shè)計(jì)的光源模組重新排列。通過本發(fā)明提出的印刷傳送模板可將生長(zhǎng)襯底上的芯片直接按光源模組轉(zhuǎn)移到封裝基板或電路板上，無需切割分離基板以制備獨(dú)立芯片，也無需進(jìn)行一系列的撿片、貼片操作。該方法使LED的芯片工藝與封裝工序緊密結(jié)合并簡(jiǎn)化，外延片利用效率高，封裝效率高，生產(chǎn)成本底。而且，采用此發(fā)明，芯片電極的制備與后續(xù)封裝工藝可以在封裝基板上進(jìn)行。


圖1為SOI襯底截面結(jié)構(gòu)示意圖； 圖2為生長(zhǎng)在SOI襯底上的外延疊層截面結(jié)構(gòu)示意圖； 圖3為Si02層刻蝕去除后SOI襯底與部分獨(dú)立芯片截面結(jié)構(gòu)示意圖； 圖4為Si02層刻蝕去除后SOI襯底與部分獨(dú)立芯片結(jié)構(gòu)俯視圖； 圖5為源晶圓上獨(dú)立芯片模組以及預(yù)剝離目標(biāo)獨(dú)立芯片示意圖； 圖6為印刷傳送基板上的微結(jié)構(gòu)俯視圖； 圖7為圖6所示微結(jié)構(gòu)的局部放大圖； 圖8為圖6所示微結(jié)構(gòu)的截面示意圖； 圖9為水平封裝基板或電路板上的獨(dú)立芯片平面示意圖。 附圖標(biāo)記如下1厚Si基板、2 Si(^絕緣層、3 Si層、4 A1N緩沖層、5無摻雜GaN層、6 n-GaN層、7量子阱層(單層或多層)、8 p-GaN層、9錨固點(diǎn)、10鈍化膜、11獨(dú)立芯片、12預(yù)剝離的獨(dú)立芯片模組a(預(yù)第一次印刷傳送的獨(dú)立芯片模組)、b(預(yù)第二次印刷傳送的獨(dú)立芯片模組)、c (預(yù)第三次印刷傳送的獨(dú)立芯片模組)、d(預(yù)第四次印刷傳送的獨(dú)立芯片模組)、13載玻片、14 "粘附-脫附"微結(jié)構(gòu)(在PDMS粘彈性薄膜上制作)、15直條紋、16n電極、17封裝基板或電路板。
具體實(shí)施例方式
以下結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述，應(yīng)當(dāng)理解，此處所描述的實(shí)施例僅僅是用以解釋本發(fā)明的實(shí)例，并不用于限定本發(fā)明。
實(shí)施例 圖1和圖2分別為本發(fā)明所述實(shí)施例所用的SOI (Silicon-on-insulator)襯底和生長(zhǎng)于SOI襯底上的外延疊層截面結(jié)構(gòu)示意圖。 SOI襯底結(jié)構(gòu)從下至上依次包括以下部分厚Si基板l、Si02絕緣層2、Si層3 ;而生長(zhǎng)在SOI襯底上的外延疊層從下到上依次包括A1N緩沖層4、無摻雜GaN層5、n-GaN層6、量子阱層7 (單層或多層)、p-GaN層8。其中Si02絕緣層2厚度為300nm， A1N緩沖層4厚度為6nm，無摻雜GaN層5厚度為0. 5 y m， n-GaN層6 (Si)厚度為4 y m ;此外，量子阱層7為五周期的GaN/InGaN量子阱層，p-GaN層8包括50nm摻Mg的AlGaN電子阻隔層和0. 2 y m厚的p-GaN(Mg)層。 本實(shí)施例中獨(dú)立芯片電極的制備將放在后續(xù)封裝工藝中進(jìn)行，本發(fā)明中的GaN基LED薄膜器件的制備與批處理式封裝方法實(shí)現(xiàn)步驟如下[OO42]( — )外延疊片上獨(dú)立芯片的制作 1、用丙酮、IPA和去離子水清洗如圖2所示的外延疊片； 2、用PECVD (等離子體化學(xué)氣相沉積法)沉積800nm厚的Si02 ; 3、用HMDS預(yù)處理1分鐘；4、旋涂光刻膠AZ5214(轉(zhuǎn)速為3000rpm，時(shí)間30秒)，365nm紫外光曝光，AZ327顯
影，11(TC烘烤3分鐘； 5、用BOE刻蝕Si02 (130秒); 6、用ICP-RIE刻蝕至SOI襯底中的Si02絕緣層2與厚Si基板1的界面，將Si02絕緣層2暴露出來，獲得均勻排列的尺寸為100 mX 100 m，間距為1_20 y m的獨(dú)立芯片模組，其中的每個(gè)獨(dú)立芯片ll圖形為具有對(duì)稱性的圓形或方形或長(zhǎng)方形，如圖3和圖4所示。[OO49] ( 二 )獨(dú)立芯片與SOI襯底的剝離 7、清洗步驟6所得獨(dú)立芯片模組，采用49%的HF溶液清洗2秒，按10 : 1的比例稀釋； 8、涂光刻膠，在11(TC下烘烤5分鐘，同時(shí)在每個(gè)獨(dú)立芯片11的側(cè)面制備鈍化膜IO，并在其邊緣兩個(gè)點(diǎn)制備兩個(gè)錨固點(diǎn)9，兩個(gè)錨固點(diǎn)9的材料為光刻膠或SOI襯底上未被刻蝕的部分，如圖3和圖4所示； 9、將獨(dú)立芯片模組整體浸入稀釋的HF溶液(HF 49% ，按100 : 1稀釋)，選擇合適的刻蝕時(shí)間(如4小時(shí)-6小時(shí))去除Si02絕緣層2，這里采用的HF溶液僅對(duì)Si02絕緣層2有腐蝕作用，而對(duì)錨固點(diǎn)9或鈍化膜10的材料沒有或只有弱的腐蝕作用；使所述獨(dú)立芯片模組和SOI襯底間以范德華力結(jié)合，在刻蝕的過程中每1小時(shí)用去離子水清洗獨(dú)立芯片模組。如圖3和圖4所示。
(三)獨(dú)立芯片的印刷轉(zhuǎn)移基板的制作 10、準(zhǔn)備一4寸玻璃圓片，或40mmX40mm的載玻片13，用丙酮、IPA和去離子水清洗； 11、載玻片13表面用紫外線臭氧處理5-15分鐘；
12、在載玻片13表面旋涂聚二甲基硅氧烷(PDMS)，轉(zhuǎn)速為3000rpm，時(shí)間40秒，PDMS預(yù)聚物與固化劑按10 : l混合； 13、在爐中烘烤PDMS使其固化，溫度70-800°C，時(shí)間1-2小時(shí)；
14、在PDMS上對(duì)應(yīng)預(yù)剝離目標(biāo)獨(dú)立芯片陣列12制作起"黏附_脫離"作用的微結(jié)構(gòu)14，如圖5、6所示，本發(fā)明中微結(jié)構(gòu)14的排布、數(shù)量根據(jù)實(shí)際預(yù)剝離目標(biāo)獨(dú)立芯片陣列12的排列、大小而設(shè)置，所述微結(jié)構(gòu)14可以根據(jù)實(shí)際的需要布滿整個(gè)載玻片13，或在選擇區(qū)域內(nèi)設(shè)置。如圖7、8所示為每個(gè)微結(jié)構(gòu)14的局部放大俯視圖和截面圖，為周期為1. 5 ii m，占空比2 : 3的直條紋15，且每個(gè)微結(jié)構(gòu)14的尺寸、大小、形狀和每個(gè)剝離目標(biāo)獨(dú)立芯片12相應(yīng)；源剝離獨(dú)立芯片模組為100iimX100iim，間距308iim，6X6的陣列。如圖5所示。
15、將一清洗過的PET薄板(42mmX42mmX50 y m)粘在載玻片13背面作為運(yùn)載工具。(四)獨(dú)立芯片的印刷轉(zhuǎn)移 16、將上步制作的附有微結(jié)構(gòu)14的載玻片13對(duì)準(zhǔn)覆在預(yù)剝離目標(biāo)獨(dú)立芯片模組
12上，以速度15-25cm/s提起載玻片13使獨(dú)立芯片模組12與SOI襯底剝離； 17、將步驟16中黏附于載玻片13的微結(jié)構(gòu)14上的獨(dú)立芯片模組12印刷到有n
電極16和/或電路的封裝基板17上，然后以接近于0的速度移開載玻片13。 18、在丙酮中清洗去除以上各步驟中未清除干凈的光刻膠。 所述SOI襯底還包括Si層，步驟9之后17之前，還要對(duì)外延疊層下表面的Si層進(jìn)行選擇性濕法刻蝕去除，由此本發(fā)明中的GaN基LED薄膜器件的制備與批處理式封裝方法已完成。 如圖5-8所示，12a、12b、12c、12d分別為預(yù)第一、二、三、四次印刷傳送的獨(dú)立芯片模組，首先將載玻片13對(duì)準(zhǔn)覆蓋到12a上，使得獨(dú)立芯片模組12a黏附到載玻片13的微結(jié)構(gòu)14上，然后以速度15-25cm/s提起載玻片13并印刷至設(shè)有電極16的水平封裝基板17上，則完成第一次印刷傳送，依步驟16-17重復(fù)進(jìn)行，完成12b、 12c、 12d獨(dú)立芯片模組的印刷轉(zhuǎn)移，如圖9所示為封裝基板上印刷好的12a、12b、12c、12d獨(dú)立芯片模組。此外，還可以根據(jù)實(shí)際的需要，多次重復(fù)這一過程，以此獲得任意尺寸和排列方式的LED光源模組或面陣，應(yīng)用于照明、液晶電視背光源、顯示屏等領(lǐng)域。 獨(dú)立芯片電極的制備及后續(xù)封裝過程將在封裝基板上完成，封裝方法將在后續(xù)專利中具體闡述。此外，可以根據(jù)實(shí)際情況的需要選擇已經(jīng)設(shè)置好SOI襯底層、外延疊層的成品，也可以選擇先在SOI襯底上生長(zhǎng)外延疊層。 此外，以具有薄膜頂層Si的SOI基板作為外延疊層生長(zhǎng)的襯底材料，對(duì)Si基GaN異質(zhì)外延中的晶格失配應(yīng)力和熱應(yīng)力的釋放都有顯著作用。薄膜SOI材料通過頂層Si與外延疊層的界面滑移，將一部分晶格失配應(yīng)力通過界面的滑移釋放，并且通過柔性薄膜頂層Si自身的應(yīng)力吸收作用，將一部分熱失配應(yīng)力轉(zhuǎn)移到襯底，從而有效地降低了 GaN外延疊層的張應(yīng)力，有利于在Si襯底上生長(zhǎng)無龜裂的GaN外延疊層。 以上對(duì)本發(fā)明所提供的用于LED的氮化鎵外延層剝離方法進(jìn)行了詳細(xì)介紹，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明實(shí)施例的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，例如，預(yù)剝離的目標(biāo)獨(dú)立芯片可以根據(jù)實(shí)際的需要一次性剝離或分批剝離，印刷傳送基板也可以為不透明狀，其材質(zhì)可以為金屬、高分子材料、陶瓷或玻璃或半導(dǎo)體。SOI絕緣層材質(zhì)也可以為其它氧化物，其厚度大于100nm;所述電極的制作方式也可先直接將電極制備到所述目標(biāo)獨(dú)立芯片模組上，然后再把帶有電極的所述目標(biāo)獨(dú)立芯片模組印刷至所述水平封裝基板上。綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
一種GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在于包括以下步驟A、刻蝕生長(zhǎng)在SOI襯底上的外延疊層至SOI襯底的絕緣層，將外延疊層分離成規(guī)則排列的獨(dú)立芯片；B、在每個(gè)獨(dú)立芯片側(cè)面制備鈍化膜，邊緣制備錨固點(diǎn)；C、去除SOI襯底中的絕緣層，將所述獨(dú)立芯片和SOI襯底剝離；D、在印刷傳送基板上涂敷聚二甲基硅氧烷，并烘烤固化，按照預(yù)剝離目標(biāo)獨(dú)立芯片的排布、數(shù)量在所述聚二甲基硅氧烷相應(yīng)位置制備能夠黏附所述獨(dú)立芯片的微結(jié)構(gòu)；E、將所述印刷傳送基板對(duì)準(zhǔn)覆蓋在預(yù)剝離目標(biāo)獨(dú)立芯片上，以一定的速度提起印刷傳送基板，使所述預(yù)剝離目標(biāo)獨(dú)立芯片與SOI襯底剝離；F、將所述預(yù)剝離目標(biāo)獨(dú)立芯片印刷至表面制備有電極和/或電路的水平封裝基板上的相應(yīng)位置，移開所述印刷傳送基板。
2. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于在步驟A中，所述SOI襯底的絕緣層為Si(^，其厚度大于100nm，所述獨(dú)立芯片圖形具有 對(duì)稱性，采用ICP-RIE刻蝕的方法刻蝕外延疊層。
3. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于步驟B中，兩個(gè)錨固點(diǎn)的材料為光刻膠或SOI襯底上未被刻蝕的部分。
4. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于步驟C中，采用浸入僅對(duì)絕緣層有腐蝕作用的選擇性腐蝕液中，腐蝕去除SOI襯底中的 絕緣層。
5. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征 在于步驟D中，所述的印刷傳送基板為透明或不透明，其材質(zhì)為金屬、高分子材料、陶瓷或 玻璃或半導(dǎo)體，每個(gè)微結(jié)構(gòu)區(qū)域和每個(gè)獨(dú)立芯片的形狀、大小相應(yīng)，每個(gè)微結(jié)構(gòu)為占空比為 1/2至2/1、周期為0. l至10iim的直條紋或規(guī)則曲線條紋。
6. 根據(jù)權(quán)利要求5所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于步驟D中，每個(gè)微結(jié)構(gòu)為占空比2/3、周期1. 5 m的直條紋。
7. 根據(jù)權(quán)利要求5或6所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特 征在于步驟D中所述微結(jié)構(gòu)布滿整個(gè)印刷傳送基板，或在選擇區(qū)域內(nèi)設(shè)置。
8. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于步驟E中提起印刷傳送基板的速度為15cm/s-25cm/s，預(yù)剝離的目標(biāo)獨(dú)立芯片為一次性 剝離或分批剝離。
9. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征在 于步驟F中，所述電極為n電極；所述SOI襯底還包括Si層，步驟C之后步驟F之前，對(duì)外 延疊層下表面的Si層進(jìn)行選擇性濕法刻蝕去除。
10. 根據(jù)權(quán)利要求1所述的GaN基LED薄膜器件的制備與批處理式封裝方法，其特征 在于步驟A之前在SOI襯底生長(zhǎng)外延疊層；步驟F后用丙酮清洗去掉A至F步驟中的光刻 膠，在水平封裝基板進(jìn)行封裝工藝。
全文摘要
本發(fā)明公開了一種GaN基LED薄膜器件的制備與批處理式封裝方法，包括以下步驟A、刻蝕外延疊層，將其分離成規(guī)則排列的獨(dú)立芯片；B、在每個(gè)獨(dú)立芯片側(cè)面制備鈍化膜，邊緣制備錨固點(diǎn)；C、去除絕緣層，將所述獨(dú)立芯片和SOI襯底剝離；D、在印刷傳送基板上制備能夠黏附所述獨(dú)立芯片的微結(jié)構(gòu)；E、預(yù)剝離目標(biāo)獨(dú)立芯片與SOI襯底剝離；F、將已剝離目標(biāo)獨(dú)立芯片印刷至水平封裝基板。本發(fā)明的GaN基LED薄膜器件的制備與批處理式封裝方法，無需切割分離基板制備獨(dú)立芯片也無需進(jìn)行一系列的撿片、貼片操作，而直接在襯底剝離的同時(shí)，將目標(biāo)光源模組按照要求轉(zhuǎn)移到封裝基板或電路板上，外延疊片利用效率高，封裝效率高，生產(chǎn)成本低同時(shí)也可降低封裝的厚度。
文檔編號(hào)H01L21/56GK101702401SQ20091019361
公開日2010年5月5日 申請(qǐng)日期2009年11月3日 優(yōu)先權(quán)日2009年11月3日
發(fā)明者劉立林, 王鋼 申請(qǐng)人:中山大學(xué)