專利名稱：提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及制作領(lǐng)域，尤其涉及提高多晶硅柵制作工藝中對(duì)準(zhǔn)性 能的方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的發(fā)展，半導(dǎo)體芯片的面積越來(lái)越小，芯片內(nèi)的線寬也不斷縮 小，因此半導(dǎo)體工藝能力受到的考驗(yàn)也越來(lái)越大，工藝的精準(zhǔn)度與工藝變異的控制也變 得更加重要。在制造半導(dǎo)體芯片的工藝中，最重要的工藝過(guò)程就是光刻，所述光刻即是 通過(guò)對(duì)準(zhǔn)、曝光、蝕刻等一系列步驟將掩膜圖形轉(zhuǎn)移到晶圓上的工藝過(guò)程，因此光刻工 藝的質(zhì)量會(huì)直接影響到最終形成芯片的性能。在光刻過(guò)程中，為使掩膜圖案正確轉(zhuǎn)移到晶圓上，關(guān)鍵的步驟是將掩膜與晶圓 對(duì)準(zhǔn)，即計(jì)算掩膜相對(duì)于晶圓的位置，以滿足光刻精度的要求。當(dāng)特征尺寸越來(lái)越小 時(shí)，對(duì)光刻精度的要求以及由此產(chǎn)生的對(duì)對(duì)準(zhǔn)精度的要求也越來(lái)越高。為了能夠作到對(duì)準(zhǔn)的效果，如圖1所示，在進(jìn)行光刻工藝前均會(huì)先在晶圓10中 蝕刻出一些圖案，作為零對(duì)準(zhǔn)標(biāo)記(Zero Mark) 12，在后續(xù)每一次進(jìn)行光刻膠曝光前，需 要使用零對(duì)準(zhǔn)標(biāo)記進(jìn)行掩膜與晶圓的對(duì)準(zhǔn)。對(duì)于電可擦可編程只讀存儲(chǔ)器(ElectricallyErasable Programmable ReadOnly Memory ； EEPROM)來(lái)說(shuō)，在多晶硅柵的制作過(guò)程中，經(jīng)常發(fā)生無(wú)法辨別位于晶圓上的 零對(duì)準(zhǔn)標(biāo)記，導(dǎo)致晶圓被退回，或者零對(duì)準(zhǔn)標(biāo)記比較模糊，雖然沒(méi)有被退回，然而在制 作工藝中，也很難與掩膜版上的零對(duì)準(zhǔn)標(biāo)記完全對(duì)準(zhǔn)，導(dǎo)致對(duì)準(zhǔn)的精確度下降的情況發(fā) 生。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，用以 提高多晶硅制作工藝中的對(duì)準(zhǔn)精確度。為解決上述問(wèn)題，本發(fā)明提供一種提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法， 包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有零對(duì)準(zhǔn)標(biāo)記，柵氧化層以及用于制作 多晶硅柵極的多晶硅層；在所述多晶硅層上形成掩膜圖案，所述掩膜圖案的開(kāi)口與零對(duì) 準(zhǔn)標(biāo)記對(duì)應(yīng)；依次刻蝕所述多晶硅層、柵氧化層至零對(duì)準(zhǔn)標(biāo)記；去除所述掩膜圖案；將 所述半導(dǎo)體襯底的零對(duì)準(zhǔn)標(biāo)記與制作多晶硅柵的掩膜版上的對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。與現(xiàn)有技術(shù)相比，上述方案具有以下優(yōu)點(diǎn)本發(fā)明所述提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，在進(jìn)行多晶硅柵極制作 的對(duì)準(zhǔn)之前，先通過(guò)刻蝕工藝將所述的半導(dǎo)體襯底上的零對(duì)準(zhǔn)標(biāo)記暴露出來(lái)，隨后再進(jìn) 行半導(dǎo)體襯底與制作多晶硅柵的掩膜版的對(duì)準(zhǔn)工藝，避免了零對(duì)準(zhǔn)標(biāo)記不清晰，無(wú)法完 全對(duì)準(zhǔn)的現(xiàn)象，提高了對(duì)準(zhǔn)的精確度，從而提高了產(chǎn)品的良率。


圖1是現(xiàn)有零對(duì)準(zhǔn)標(biāo)記的示意圖；圖2是現(xiàn)有技術(shù)各個(gè)工藝步驟中零對(duì)準(zhǔn)標(biāo)記的對(duì)準(zhǔn)質(zhì)量；圖3是本發(fā)明形提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法的具體實(shí)施方式
流程 圖；圖4至圖8是本發(fā)明形提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法的示意圖；圖9是本發(fā)明各個(gè)工藝步驟中零對(duì)準(zhǔn)標(biāo)記的對(duì)準(zhǔn)質(zhì)量。
具體實(shí)施例方式本發(fā)明的發(fā)明人研究發(fā)現(xiàn)，在半導(dǎo)體器件的制作工藝中，只有在形成多晶硅柵 的工藝中半導(dǎo)體襯底上的零對(duì)準(zhǔn)標(biāo)記不清晰，因此，對(duì)準(zhǔn)的準(zhǔn)確率很低，參考附圖2所 示，為各個(gè)工藝步驟中零對(duì)準(zhǔn)標(biāo)記的對(duì)準(zhǔn)質(zhì)量，圖中的橫坐標(biāo)表示各個(gè)不同步驟中零對(duì) 準(zhǔn)標(biāo)記的對(duì)準(zhǔn)質(zhì)量，圖中的AA表示有源區(qū)制作工藝，Pl表示本實(shí)施例所述的多晶硅柵 極制作工藝，P2表示形成控制柵后的多晶硅柵制作工藝，CT表示contact的制作工藝， Ml表示第一層金屬互連線的制作工藝，Vl表示第一互連線上第一介質(zhì)層的制作工藝， M2表示第二層金屬互連線的制作工藝，V2表示第二互連線上第二介質(zhì)層的制作工藝， M3表示第三層金屬互連線的制作工藝，V3表示第三互連線上第三介質(zhì)層的制作工藝， 縱坐標(biāo)表示零對(duì)準(zhǔn)標(biāo)記的質(zhì)量，所述數(shù)據(jù)是采用如下方式獲得的通過(guò)掃描設(shè)備掃描晶 圓的零對(duì)準(zhǔn)標(biāo)記；通過(guò)儀器將掃描設(shè)備獲取的信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；將探測(cè)到的零對(duì) 準(zhǔn)標(biāo)記的信號(hào)強(qiáng)度與設(shè)定的基準(zhǔn)值比較，獲取的數(shù)值即為對(duì)應(yīng)工藝步驟的零對(duì)準(zhǔn)標(biāo)記質(zhì) 量，因此，其通常為一個(gè)百分比值，如附圖中40即代表40%。從圖2中可以看出，形成 多晶硅柵的工藝中對(duì)準(zhǔn)的準(zhǔn)確率最低。因此，本實(shí)施例提供一種提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，提高了對(duì) 準(zhǔn)的精確度。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。圖3是本發(fā)明提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法的具體實(shí)施方式
流程 圖，所述方法包括步驟S101，提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有零對(duì)準(zhǔn)標(biāo)記以及用于制 作多晶硅柵極的多晶硅層；如圖4所示，提供半導(dǎo)體襯底100，所述的半導(dǎo)體襯底100材 料例如硅，鍺，絕緣體上硅等，所述的半導(dǎo)體襯底內(nèi)形成有隔離結(jié)構(gòu)，N阱，P阱等。在所述半導(dǎo)體襯底的兩側(cè)，還形成有零對(duì)準(zhǔn)標(biāo)記110，所述零對(duì)準(zhǔn)標(biāo)記為2個(gè)， 位于位于半導(dǎo)體襯底的相對(duì)2側(cè)。所述的零對(duì)準(zhǔn)標(biāo)記圖案根據(jù)工藝設(shè)計(jì)需要確定。在半 導(dǎo)體襯底100上，依次形成有柵氧化層120和多晶硅層130。所述的柵氧化層材料例如氧 化硅等。步驟S102，如圖5所示，在所述多晶硅層130上形成掩膜圖案140，所述掩膜圖 案140的開(kāi)口與零對(duì)準(zhǔn)標(biāo)記110位置對(duì)應(yīng)；在一個(gè)實(shí)施例中，所述的掩膜圖案140采用如下方法形成，在所述的多晶硅層 130上采用旋涂工藝形成光刻膠層，之后，通過(guò)曝光、顯影工藝在所述的光刻膠上形成開(kāi) 口，所述開(kāi)口的位置與大小都與零對(duì)準(zhǔn)標(biāo)記110的位置和大小對(duì)應(yīng)。
步驟S103，如圖6所示，刻蝕所述多晶硅層130，柵氧化層120至暴露出零對(duì)準(zhǔn) 標(biāo)記110;所述的刻蝕工藝為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，在此不再贅述。步驟S104，如圖7所示，去除所述掩膜圖案140;去除所述掩膜圖案的工藝?yán)?是灰化工藝。通過(guò)上述步 驟SlOl至步驟S104，位于多晶硅層130下的零對(duì)準(zhǔn)標(biāo)記被完全暴 露出來(lái)，避免了現(xiàn)有技術(shù)中可能造成的零對(duì)準(zhǔn)標(biāo)記不清楚，無(wú)法準(zhǔn)確進(jìn)行對(duì)準(zhǔn)工藝的缺 陷。步驟S105，如圖8所示，將所述半導(dǎo)體襯底100的零對(duì)準(zhǔn)標(biāo)記110與制作多晶 硅柵的掩膜版200上的零對(duì)準(zhǔn)標(biāo)記210進(jìn)行對(duì)準(zhǔn)。由于半導(dǎo)體襯底100上的零對(duì)準(zhǔn)標(biāo)記 110已經(jīng)完全暴露出來(lái)，因此，可以與掩膜版上的零對(duì)準(zhǔn)標(biāo)記210完全對(duì)準(zhǔn)。參考附圖9所示，為采用本實(shí)施例所述的方法之后，各個(gè)工藝步驟中零對(duì)準(zhǔn)標(biāo) 記的對(duì)準(zhǔn)質(zhì)量，圖中的橫坐標(biāo)表示各個(gè)不同步驟中零對(duì)準(zhǔn)標(biāo)記的對(duì)準(zhǔn)質(zhì)量，圖中的AA表 示有源區(qū)制作工藝，Pl表示本實(shí)施例所述的多晶硅柵極制作工藝，P2表示形成控制柵后 的多晶硅柵制作工藝，SAB表示制作金屬硅化物的工藝步驟；從圖中可以看出，形成多 晶硅柵的工藝中對(duì)準(zhǔn)的準(zhǔn)確率最低。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明 的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有零對(duì)準(zhǔn)標(biāo)記以及柵氧化層、用于制作多 晶硅柵極的多晶硅層；在所述多晶硅層上形成掩膜圖案，所述掩膜圖案的開(kāi)口與零對(duì)準(zhǔn)標(biāo)記對(duì)應(yīng)； 依次刻蝕所述多晶硅層、柵氧化層至零對(duì)準(zhǔn)標(biāo)記； 去除所述掩膜圖案；將所述半導(dǎo)體襯底的零對(duì)準(zhǔn)標(biāo)記與制作多晶硅柵的掩膜版上的對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。
2.根據(jù)權(quán)利要求1所述提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，其特征在于，所述 柵氧化層材料為氧化硅。
3.根據(jù)權(quán)利要求1所述提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，其特征在于，所述 零對(duì)準(zhǔn)標(biāo)記為2個(gè)，位于半導(dǎo)體襯底的相對(duì)2側(cè)。
全文摘要
一種提高多晶硅柵制作工藝中對(duì)準(zhǔn)性能的方法，包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有零對(duì)準(zhǔn)標(biāo)記以及柵氧化層，用于制作多晶硅柵極的多晶硅層；在所述多晶硅層上形成掩膜圖案，所述掩膜圖案的開(kāi)口與零對(duì)準(zhǔn)標(biāo)記對(duì)應(yīng)；依次刻蝕所述多晶硅層、柵氧化層至零對(duì)準(zhǔn)標(biāo)記；去除所述掩膜圖案；將所述半導(dǎo)體襯底的零對(duì)準(zhǔn)標(biāo)記與制作多晶硅柵的掩膜版上的對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)。所述方法避免了零對(duì)準(zhǔn)標(biāo)記不清晰，無(wú)法完全對(duì)準(zhǔn)的現(xiàn)象，提高了對(duì)準(zhǔn)的精確度。
文檔編號(hào)H01L21/8247GK102024689SQ200910195579
公開(kāi)日2011年4月20日 申請(qǐng)日期2009年9月11日 優(yōu)先權(quán)日2009年9月11日
發(fā)明者夏婷婷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司