專利名稱：一種用于集成電路的高低壓隔離工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及一種用于集成電路的高低壓隔離工藝。 背景4支術(shù)
高壓集成電路將高壓器件和低壓控制電路集成在同 一芯片上，目前已被廣泛應(yīng) 用于開關(guān)電源、電機(jī)驅(qū)動、工業(yè)控制、汽車電子、日常照明、家用電器等領(lǐng)域，因 此如何有效地在同 一芯片襯底上實現(xiàn)高壓電源和低壓電源的隔離，從而確保高壓器 件和低壓控制電路的穩(wěn)定工作，已成為業(yè)內(nèi)人士重點研究的問題。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明旨在提供一種用于集成電路的 高低壓隔離工藝，以實現(xiàn)能在同 一集成電路芯片襯底上使用兩種不同的電壓信 號的目的。
本發(fā)明所述的一種用于集成電路的高低壓隔離工藝，包括以下步驟 步驟一，襯底材料選擇步驟；
步驟二， N型埋層區(qū)域形成步驟，在襯底上生長第一氧化層，該第一氧化 層經(jīng)過光刻、腐蝕、注入和推進(jìn)后形成N型埋層區(qū)域，并生長第二氧化層；
步驟三，P型下隔離區(qū)域形成步驟，所述第二氧化層經(jīng)過光刻、腐蝕、注 入和推進(jìn)后形成P型下隔離區(qū)，并生長第三氧化層；
步驟四，外延生長步驟，漂光所述的第三氧化層，生長N型外延層；
步驟五，P型上隔離區(qū)域形成步驟，在所述的N型外延層表面生長第四氧 化層，該第四氧化層經(jīng)過光刻、腐蝕、注入和推進(jìn)后形成P型上隔離區(qū)域；
步驟六，P-區(qū)域形成步驟，在所述P型上隔離區(qū)域表面生長第六氧化層， 該第六氧化層經(jīng)光刻構(gòu)圖、注入和推進(jìn)后形成P-區(qū)域，并在該P-區(qū)域表面生長 器件隔離場氧；步驟七，第一層多晶硅形成步驟，在所述的器件隔離場氧表面淀積多晶硅
并硼注入，經(jīng)光刻和刻蝕后形成第一層多晶硅；
步驟八，有源區(qū)形成步驟，在所述的第一層多晶硅表面淀積一層正硅乙酸 乙酯，經(jīng)光刻和腐蝕后形成有源區(qū)，并在所述有源區(qū)表面形成場氧化隔離層；
步驟九，第二層多晶硅形成步驟，在所述場氧化隔離層表面淀積多晶硅， 進(jìn)行多晶摻雜，經(jīng)光刻和刻蝕后形成第二層多晶硅。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟二包括
在襯底材料上形成一層厚度大于5000A的第一氧化層；
在所述的第一氧化層表面涂一層光致抗蝕劑，并對該第一氧化層進(jìn)行光刻 構(gòu)圖，以曝露形成N型埋層區(qū)域；
腐蝕曝露N型埋層區(qū)域表面的二氧化硅，并去除光致抗蝕劑，然后再長一 層第一預(yù)注入氧化層；
在對所述的N型埋層區(qū)域進(jìn)行磷注入后，在氮氣和氧氣的氣氛下對該N 型埋層區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長出第二氧化層。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟三包括
在所述的第二氧化層表面涂一層光致抗蝕劑，并對該第二氧化層進(jìn)行光刻 構(gòu)圖，以曝露形成P型下隔離區(qū)域；
濕法腐蝕曝露的所述P型下隔離區(qū)域表面的氧化層，并去除光致抗蝕劑， 然后生長一層第二預(yù)注入氧化層；
對曝露的所述P型下隔離區(qū)域進(jìn)行硼注入后，在氮氣和氧氣的氣氛下對該 P型下隔離區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長第三氧化層。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟四中的N型外延 層的外延厚度為20 jim,其電阻率為10~14ohm*cm。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟五包括
在所述的N型外延層表面生長一層第四氧化層；
在所述的第四氧化層表面涂一層光致抗蝕劑，并對該第四氧化層進(jìn)行光刻 構(gòu)圖，曝光顯影形成P型上隔離區(qū)域；
腐蝕曝露的所述P型上隔離區(qū)域表面的氧化層，并去除光致抗蝕劑，然后 生長一層第三預(yù)注入氧化層；
6對曝露的所述P型上隔離區(qū)域進(jìn)行硼注入后，在純氮氣氣氛下對該P型上 隔離區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長第五氧化層。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟六包括 漂光所述的第五氧化層，生長一層第六氧化層；
在所述的第六氧化層表面涂一層光致抗蝕劑，并對該第六氧化層進(jìn)行光刻 構(gòu)圖，曝光顯影形成P-區(qū)域；
腐蝕曝露的所述P-區(qū)域表面的氧化層，并去除光致抗蝕劑，然后生長一層 第四預(yù)注入氧化層；
對曝露的所述P-區(qū)域進(jìn)行硼注入后，在氮氣和氧氣氣氛下對該P-區(qū)域進(jìn)行 推進(jìn)，并在推進(jìn)后形成厚度大于10000A的第七氧化層，然后腐蝕該第七氧化 層表面的二氧化硅，剩余氧化層作為器件隔離場氧。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟七包括
在所述的器件隔離場氧表面淀積一層多晶硅，然后對該多晶硅進(jìn)行硼注 入，并在900。C的溫度下對該多晶硅進(jìn)行熱處理，形成半絕緣多晶硅浮空場板；
在所述的多晶硅表面涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，曝 光顯影形成第一層多晶硅區(qū)域；
干法刻蝕曝露的所述第一層多晶硅區(qū)域，并去除光致抗蝕劑，形成第一層 多晶硅。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟八包括 在所述的第一層多晶硅表面淀積一層正^圭乙酸乙酯，并在卯0。C的溫度下
以及氧氣氣氛中對所述的正硅乙酸乙酯進(jìn)行增密；
在該正硅乙酸乙酯表面涂一層光致抗蝕劑，并對其進(jìn)行光刻構(gòu)圖，曝光顯
影形成有源區(qū)；
腐蝕曝露的所述有源區(qū)表面的氧化層，并去除光致抗蝕劑，形成場氧化隔 離層。
在上述的用于集成電路的高低壓隔離工藝中，所述的步驟九包括 在所述的場氧化隔離層表面淀積一層多晶硅，并對該多晶硅進(jìn)行磷摻雜； 在所述的多晶硅涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，然后刻 蝕該多晶硅，并去除光致抗蝕劑，形成第二層多晶硅。由于釆用了上述的技術(shù)解決方案，本發(fā)明選擇合適的P型襯底材料以及生
長N型外延層，采用PN結(jié)對通隔離方式，通過濃度控制和表面浮空多晶場板 技術(shù)，獲得耐高壓的隔離島結(jié)構(gòu)。高壓隔離島使得不同島內(nèi)的CMOS、 BJT等 器件可以工作在不同的地電壓和工作電壓下，實際流片結(jié)果隔離耐壓可達(dá)到 600V以上。


圖1是本發(fā)明 一種用于集成電路的高低壓隔離工藝中集成電路的剖視圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明的實施例進(jìn)行詳細(xì)說明。
如圖l所示，本發(fā)明，即一種用于集成電路的高低壓隔離工藝，包括以下 步驟
步驟一，襯底材料選擇步驟；本發(fā)明中原始襯底材料10可選用P(100)、 電阻率為40-60ohm*cm的珪拋光片。
步驟二， N型埋層區(qū)域形成步驟，它包括
在襯底材料IO上形成一層厚度大于5000A的第一氧化層(圖中未示)；
在第一氧化層表面涂一層光致抗蝕劑，并對該第一氧化層進(jìn)行光刻構(gòu)圖， 以曝露形成N型埋層區(qū)域1;
腐蝕曝露N型埋層區(qū)域1表面的二氧化硅，并去除光致抗蝕劑，然后再長 一層厚度約為卯A的第一預(yù)注入氧化層(圖中未示)；
在對N型埋層區(qū)域1進(jìn)行磷注入后，在氮氣和氧氣的氣氛下以及推進(jìn)溫度 約為1225。C的情況下對該N型埋層區(qū)域1進(jìn)行推進(jìn)，并在推進(jìn)過程中生長出厚 度約為5500A的第二氧化層(圖中未示)。
步驟三，P型下隔離區(qū)域形成步驟，它包括
在步驟二中的第二氧化層表面涂一層光致抗蝕劑，并對該第二氧化層進(jìn)行 光刻構(gòu)圖，以曝露形成P型下隔離區(qū)域2;
濕法腐蝕曝露的P型下隔離區(qū)域2表面的氧化層，并去除光致抗蝕劑，然 后生長一層厚度約為500A的笫二預(yù)注入氧化層(圖中未示)；
對曝露的P型下隔離區(qū)域2進(jìn)行硼注入后，在氮氣和氧氣的氣氛下以及推進(jìn)溫度約為1000。C的情況下對該P型下隔離區(qū)域2進(jìn)行推進(jìn)，并在推進(jìn)過程中 生長厚度約為5000A的第三氧化層(圖中未示)。 步驟四，外延生長步驟，它包括
漂光步驟三中的第三氧化層，生長N型外延層3，且該N型外延層3的外 延厚度為20Mm，其電阻率為10-14 ohm*cm。 步驟五，P型上隔離區(qū)域形成步驟，它包括
在步驟四中的N型外延層3表面生長一層厚度約為5500A的第四氧化層 (圖中未示)；
在笫四氧化層表面涂一層光致抗蝕劑，并對該第四氧化層進(jìn)行光刻構(gòu)圖， 曝光顯影形成P型上隔離區(qū)域4;
腐蝕曝露的P型上隔離區(qū)域4表面的氧化層，并去除光致抗蝕劑，然后生 長一層厚度約為500A的第三預(yù)注入氧化層(圖中未示)；
對曝露的P型上隔離區(qū)域4進(jìn)行硼注入后，在純氮氣氣氛下以及推進(jìn)溫度 約為1225。C的情況下對該P型上隔離區(qū)域4進(jìn)行推進(jìn)，并在推進(jìn)過程中生長第 五氧化層(圖中未示)。
步驟六，P-區(qū)域形成步驟，它包括
漂光步驟五中的第五氧化層，生長一層厚度約為5000A的第六氧化層(圖
中未示)；
在第六氧化層表面涂一層光致抗蝕劑，并對該第六氧化層進(jìn)行光刻構(gòu)圖，
曝光顯影形成P-區(qū)域5;
腐蝕曝露的P-區(qū)域5表面的氧化層，并去除光致抗蝕劑，然后生長一層厚 度約為500A的第四預(yù)注入氧化層(圖中未示)；
對啄露的P-區(qū)域5進(jìn)行硼注入后，在氮氣和氧氣氣氛下以及推進(jìn)溫度約為 IIO(TC的情況下對該P-區(qū)域5進(jìn)行推進(jìn)，并在推進(jìn)后形成厚度大于10000A的 第七氧化層(圖中未示)，然后腐蝕該第七氧化層表面的厚度約為3000A的 二氧化硅(圖中未示)，剩余氧化層作為器件隔離場氧。
步驟七，第一層多晶硅形成步驟，它包括
在步驟六中的器件隔離場氧表面淀積一層厚度約為5000A的多晶硅(圖中 未示)，然后對該多晶硅進(jìn)行硼注入，并在卯0。C的溫度下對該多晶硅進(jìn)行熱處理，形成半絕緣多晶硅浮空場板6;
在多晶硅表面涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，曝光顯影 形成第一層多晶硅區(qū)域(圖中未示)；
干法刻蝕曝露的第一層多晶硅區(qū)域，并去除光致抗蝕劑，形成第一層多晶 硅(圖中未示)。
步驟八，有源區(qū)形成步驟，它包括
在步驟七中的第一層多晶硅表面淀積一層厚度約為3200A的正硅乙酸乙酯 (TEOS)(圖中未示)，并在900。C的溫度下以及氧氣氣氛中對該正硅乙酸乙 酯進(jìn)行增密；
在該正硅乙酸乙酯表面涂一層光致抗蝕劑，并對其進(jìn)行光刻構(gòu)圖，曝光顯 影形成有源區(qū)(圖中未示)；
腐蝕曝露的有源區(qū)表面的氧化層，并去除光致抗蝕劑，形成場氧化隔離層7。
步驟九，第二層多晶硅形成步驟，它包括
在場氧化隔離層7表面淀積一層厚度約為5000A多晶硅(圖中未示)，并 對該多晶硅進(jìn)行磷摻雜；
在多晶硅涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，然后刻蝕該多 晶硅，并去除光致抗蝕劑，形成第二層多晶硅8。
最后，進(jìn)行N+區(qū)、P+區(qū)及接觸孔區(qū)的構(gòu)圖；然后在第二層多晶硅8表面 淀積PSG (磷硅玻璃)做為第二層多晶硅8和金屬之間的介質(zhì)層；再進(jìn)行金屬 布線及開壓點的步驟即可完成。
以上結(jié)合附圖實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域中普通技術(shù)人員可 根據(jù)上述說明對本發(fā)明做出種種變化例。因而，實施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成 對本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書界定的范圍作為本發(fā)明的保護(hù)范 圍。
權(quán)利要求
1.一種用于集成電路的高低壓隔離工藝，包括以下步驟步驟一，襯底材料選擇步驟；步驟二，N型埋層區(qū)域形成步驟，在襯底上生長第一氧化層，該第一氧化層經(jīng)過光刻、腐蝕、注入和推進(jìn)后形成N型埋層區(qū)域，并生長第二氧化層；步驟三，P型下隔離區(qū)域形成步驟，所述第二氧化層經(jīng)過光刻、腐蝕、注入和推進(jìn)后形成P型下隔離區(qū)，并生長第三氧化層；步驟四，外延生長步驟，漂光所述的第三氧化層，生長N型外延層；步驟五，P型上隔離區(qū)域形成步驟，在所述的N型外延層表面生長第四氧化層，該第四氧化層經(jīng)過光刻、腐蝕、注入和推進(jìn)后形成P型上隔離區(qū)域；步驟六，P-區(qū)域形成步驟，在所述P型上隔離區(qū)域表面生長第六氧化層，該第六氧化層經(jīng)光刻構(gòu)圖、注入和推進(jìn)后形成P-區(qū)域，并在該P-區(qū)域表面生長器件隔離場氧；步驟七，第一層多晶硅形成步驟，在所述的器件隔離場氧表面淀積多晶硅并硼注入，經(jīng)光刻和刻蝕后形成第一層多晶硅；步驟八，有源區(qū)形成步驟，在所述的第一層多晶硅表面淀積一層正硅乙酸乙酯，經(jīng)光刻和腐蝕后形成有源區(qū)，并在所述有源區(qū)表面形成場氧化隔離層；步驟九，第二層多晶硅形成步驟，在所述場氧化隔離層表面淀積多晶硅，進(jìn)行多晶摻雜，經(jīng)光刻和刻蝕后形成第二層多晶硅。
2. 如權(quán)利要求1所述的用于集成電路的高低壓隔離工藝，其特征在于 所述的步驟二包括在襯底材料上形成一層厚度大于5000A的第一氧化層；在所述的第一氧化層表面涂一層光致抗蝕劑，并對該第一氧化層進(jìn)行光刻 構(gòu)圖，以曝露形成N型埋層區(qū)域；腐蝕曝露N型埋層區(qū)域表面的二氧化硅，并去除光致抗蝕劑，然后再長一 層第一預(yù)注入氧化層；在對所述的N型埋層區(qū)域進(jìn)行磷注入后，在氮氣和氧氣的氣氛下對該N型 埋層區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長出第二氧化層。
3. 如權(quán)利要求l或2所述的用于集成電路的高低壓隔離工藝，其特征在于 所述的步驟三包括在所述的第二氧化層表面涂一層光致抗蝕劑，并對該第二氧化層進(jìn)行光刻 構(gòu)圖，以曝露形成P型下隔離區(qū)域；濕法腐蝕曝露的所述P型下隔離區(qū)域表面的氧化層，并去除光致抗蝕劑， 然后生長一層第二預(yù)注入氧化層；對曝露的所述P型下隔離區(qū)域進(jìn)行硼注入后，在氮氣和氧氣的氣氛下對該 P型下隔離區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長第三氧化層。
4. 如權(quán)利要求3所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟四中的N型外延層的外延厚度為20jum,其電阻率為10 ~ 14ohm*cm。
5. 如權(quán)利要求4所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟五包括在所述的N型外延層表面生長一層第四氧化層；在所述的第四氧化層表面涂一層光致抗蝕劑，并對該第四氧化層進(jìn)行光刻 構(gòu)圖，曝光顯影形成P型上隔離區(qū)域；腐蝕曝露的所述P型上隔離區(qū)域表面的氧化層，并去除光致抗蝕劑，然后 生長一層第三預(yù)注入氧化層；對曝露的所述P型上隔離區(qū)域進(jìn)行硼注入后，在純氮氣氣氛下對該P型上 隔離區(qū)域進(jìn)行推進(jìn)，并在推進(jìn)過程中生長第五氧化層。
6. 如權(quán)利要求5所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟六包括漂光所述的第五氧化層，生長一層第六氧化層；在所述的第六氧化層表面涂一層光致抗蝕劑，并對該第六氧化層進(jìn)行光刻 構(gòu)圖，曝光顯影形成P-區(qū)域；腐蝕曝露的所述P-區(qū)域表面的氧化層，并去除光致抗蝕劑，然后生長一層 第四預(yù)注入氧化層；對曝露的所述P-區(qū)域進(jìn)行硼注入后，在氮氣和氧氣氣氛下對該P-區(qū)域進(jìn)行 推進(jìn)，并在推進(jìn)后形成厚度大于10000A的第七氧化層，然后腐蝕該第七氧化 層表面的二氧化硅，剩余氧化層作為器件隔離場氧。
7. 如權(quán)利要求6所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟七包括在所述的器件隔離場氧表面淀積一層多晶硅，然后對該多晶硅進(jìn)行硼注入， 并在卯0。C的溫度下對該多晶硅進(jìn)行熱處理，形成半絕緣多晶硅浮空場板；在所述的多晶硅表面涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，曝 光顯影形成第一層多晶硅區(qū)域；干法刻蝕曝露的所述第一層多晶硅區(qū)域，并去除光致抗蝕劑，形成第一層 多晶石圭。
8. 如權(quán)利要求7所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟八包括在所述的第一層多晶硅表面淀積一層正^f圭乙酸乙酯，并在900。C的溫度下 以及氧氣氣氛中對所述的正硅乙酸乙酯進(jìn)行增密；在該正硅乙酸乙酯表面涂一層光致抗蝕劑，并對其進(jìn)行光刻構(gòu)圖，曝光顯 影形成有源區(qū)；腐蝕曝露的所述有源區(qū)表面的氧化層，并去除光致抗蝕劑，形成場氧化隔 離層。
9. 如權(quán)利要求8所述的用于集成電路的高低壓隔離工藝，其特征在于所 述的步驟九包括在所述的場氧化隔離層表面淀積一層多晶硅，并對該多晶硅進(jìn)行磷摻雜； 在所述的多晶硅涂一層光致抗蝕劑，并對該多晶硅進(jìn)行光刻構(gòu)圖，然后刻 蝕該多晶硅，并去除光致抗蝕劑，形成第二層多晶硅。
全文摘要
本發(fā)明涉及一種用于集成電路的高低壓隔離工藝，包括以下步驟襯底材料選擇步驟；N型埋層區(qū)域形成步驟；P型下隔離區(qū)域形成步驟；外延生長步驟；P型上隔離區(qū)域形成步驟；P-區(qū)域形成步驟；第一層多晶硅形成步驟；有源區(qū)形成步驟；第二層多晶硅形成步驟。本發(fā)明可以在同一襯底上實現(xiàn)高壓電源和低壓電源的隔離。
文檔編號H01L21/761GK101673700SQ20091019621
公開日2010年3月17日 申請日期2009年9月23日 優(yōu)先權(quán)日2009年9月23日
發(fā)明者朱林佩, 陳康民 申請人:上海貝嶺股份有限公司