專利名稱：一種增加pmos有效溝道長(zhǎng)度的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于一種半導(dǎo)體工藝，尤其涉及一種增加PMOS有效溝道長(zhǎng)度的方法。
背景技術(shù)：
在90nm工藝以下節(jié)點(diǎn)，由于柵極特征尺寸的縮小(譬如65nm)造成了嚴(yán)重的短溝 道效應(yīng)，使得器件的漏電流急劇升高。短溝道效應(yīng)就是MOSFET的闡值電壓隨著溝道長(zhǎng)度的 縮小而減小。如果在漏極加一個(gè)工作電壓，那么短溝道效應(yīng)會(huì)被加劇。短溝道效應(yīng)的結(jié)果 就是增大器件的漏電流。在CMOS VLSI工藝中，溝道長(zhǎng)度會(huì)因?yàn)楣に嚨脑蛴幸欢ǖ淖兓?因此，在器件設(shè)計(jì)中短溝道效應(yīng)是一個(gè)非常重要的考慮因素。我們必須確保在一個(gè)芯片當(dāng) 中最小溝道尺寸的閾值電壓不能太低。 當(dāng)源/漏(Source/Drain)所加電壓很小，而柵(Gate)電壓小于閾值電壓時(shí)，晶 體管處于耗盡或弱反型(D印letion/weak-Inversion)，也稱為亞閾值區(qū)，這時(shí)的Source與 Drain之間的漏電流為亞閾值電流。亞閾值電流主要是Drain端與弱反型襯底的PN結(jié)的擴(kuò) 散漏電流，也可以稱之為弱反偏電流，該電流與氧化層厚度、兩邊的材料的功函數(shù)所決定的 閾值電壓有關(guān)。 在短溝道器件中，由于溝道很小，溝道表面附近源耗盡區(qū)與漏耗盡區(qū)之間相互影 響，溝道Source/Drain兩端的耗盡區(qū)深入到Gate的下方，使得Gate控制的有效溝道長(zhǎng)度 (LEFF)變小，這樣就可能產(chǎn)生所謂的短溝道效應(yīng)(ShortChannel Effect)。例如圖1中所示 的LEFF較小，便容易產(chǎn)生短溝道效應(yīng)，尤其對(duì)于P溝道晶體管來(lái)說(shuō)更是如此。溝道Source/ Drain兩端的耗盡區(qū)深入到Gate的下方，降低了 PN結(jié)勢(shì)壘的高度，源區(qū)的載流子乘機(jī)進(jìn)漏 區(qū)而不受柵壓的控制，再加上當(dāng)短溝道器件Drain加上高電平，Drain電場(chǎng)增強(qiáng)，使Drain發(fā) 出的電力線有一部分可以直接穿透到Source區(qū)域，引起Source區(qū)電子發(fā)射，即造成源_襯 底勢(shì)壘降低，這兩種現(xiàn)象稱為漏感應(yīng)勢(shì)壘降低(Drain-induced Barrier Lowering,DIBL)。
同時(shí)，因?yàn)镻MOS器件中輕摻雜用的是B或BF2， NM0S器件輕摻雜用的是As或P， 前者B或BF2比后者As或P更容易擴(kuò)散，導(dǎo)致PMOS的有效溝道長(zhǎng)度比NM0S要小。所以， 對(duì)于器件等比例縮小的工藝(shrink)中，PMOS的漏電會(huì)變得更大。 為了解決這個(gè)問(wèn)題，美國(guó)專利(專利號(hào)US5291052)中采用了增大PMOS有效溝道 長(zhǎng)度(LEFF)的方法，該方法利用增厚柵極兩側(cè)的側(cè)墻，使得原先的短溝道變長(zhǎng)，如圖2所 示，即圖2中標(biāo)記出的LEFF的長(zhǎng)度大于圖1中標(biāo)記的LEFF的長(zhǎng)度。對(duì)于長(zhǎng)溝道器件，源極 和漏極之間的電壓對(duì)有效溝道長(zhǎng)度的影響相對(duì)很小，亞閾值電流的大小與電壓的大小基本 無(wú)關(guān)，可以完全避免產(chǎn)生短溝道效應(yīng)。但是，這種制作方法，由于P溝道晶體管和N溝道晶 體管尺寸上出現(xiàn)了差異，就需要多使用一個(gè)掩膜，不利于控制成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種方法，解決PMOS中產(chǎn)生短溝道效應(yīng)的問(wèn)題。
為了實(shí)現(xiàn)上述目的，本發(fā)明提出一種增加PMOS有效溝道長(zhǎng)度的方法，所述方法包
3括以下步驟在襯底內(nèi)制作n阱和p阱，所述n阱和所述p阱之間用一淺溝槽隔離，在所述 n阱上制作第一多晶硅柵，在所述P阱上制作第二多晶硅柵；在上述結(jié)構(gòu)表面生長(zhǎng)第一氧化 層，形成第一、第二多晶硅的第一層?xùn)艂?cè)墻；所述P阱區(qū)域以光刻膠掩蔽，在所述n阱區(qū)域， 以所述第一多晶硅柵為掩膜進(jìn)行輕摻雜源/漏注入；在所述n阱和所述p阱表面生長(zhǎng)第二 氧化層，形成多晶硅柵的第二層側(cè)墻；所述n阱區(qū)域以光刻膠掩蔽，在所述p阱區(qū)域，以所述 第二多晶硅柵為掩膜進(jìn)行輕摻雜源/漏注入；在n阱和p阱區(qū)域生長(zhǎng)氮化硅層和第三氧化 層，形成多晶硅柵的第三、第四層側(cè)墻，再利用蝕刻工藝，蝕刻所述第一氧化層、所述第二氧 化層、所述氮化硅層和所述第三氧化層，在所述n阱區(qū)域和所述p阱區(qū)域的多晶硅柵周圍形 成多晶硅柵的最終側(cè)墻；在所述n阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為掩膜進(jìn)行重?fù)诫s 源/漏注入后去除所述P阱區(qū)域的光刻膠，在所述P阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為 掩膜進(jìn)行重?fù)诫s源/漏注入后去除所述n阱區(qū)域的光刻膠。 可選的，在所述n阱區(qū)域進(jìn)行輕摻雜源/漏注入的摻雜材料為砷、磷或砷和磷的混 合物。 可選的，在所述p阱區(qū)域進(jìn)行輕摻雜源/漏注入的摻雜材料為B&、硼或BF2和硼 的混合物。 可選的，所述輕摻雜源/漏注入的摻雜材料的密度的范圍為1016至1017個(gè)離子每 立方厘米之間。 可選的，在所述n阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料為砷、磷或砷和磷的混 合物。 可選的，在所述p阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料為B&、硼或BF2和硼 的混合物。 可選的，所述重?fù)诫s源/漏注入的摻雜材料的密度的范圍為102°至1021個(gè)離子每 立方厘米之間。 可選的，所述第一氧化層厚度為10埃至60埃、所述第二氧化層厚度為100埃至 200埃、所述氮化硅層厚度為200埃至400埃、所述第三氧化層厚度為500埃至1500埃。
本發(fā)明一種增加PMOS有效溝道長(zhǎng)度的方法的有益技術(shù)效果為本發(fā)明一種增加 PMOS有效溝道長(zhǎng)度的方法將p阱區(qū)域進(jìn)行輕摻雜源/漏注入的步驟移到了生長(zhǎng)第二氧化層 和氮化硅層之間，利用了第二氧化層增加了 PMOS有效溝通長(zhǎng)度；另外，本發(fā)明中無(wú)需增加 額外的掩膜，有利于成本的控制。


圖1是現(xiàn)有的CMOS的結(jié)構(gòu)示意圖；
圖2是現(xiàn)有的CMOS改進(jìn)后的結(jié)構(gòu)示意圖； 圖3是本發(fā)明一種增加PMOS有效溝道長(zhǎng)度的方法的流程示意圖； 圖4至圖6是本發(fā)明一種增加PM0S有效溝道長(zhǎng)度的方法的部分制作過(guò)程示意圖。
具體實(shí)施例方式
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。 請(qǐng)參考圖3，圖3是本發(fā)明一種增加PMOS有效溝道長(zhǎng)度的方法的流程示意圖，包括以下步驟 步驟11 :在襯底內(nèi)制作n阱和p阱，所述n阱和所述p阱之間用一淺溝槽隔離，在 所述n阱上制作第一多晶硅柵，在所述P阱上制作第二多晶硅柵淺溝槽隔離主要分為三個(gè) 步驟，分別是槽刻蝕、氧化物填充和氧化物平坦化，晶體管中柵結(jié)構(gòu)的制作是流程中最關(guān)鍵 的一步，因?yàn)樗俗畋〉臇叛趸瘜拥臒嵘L(zhǎng)以及多晶硅柵的刻印和刻蝕，多晶硅柵結(jié) 構(gòu)基本工藝包括柵氧化層的生長(zhǎng)、多晶硅淀積以及多晶硅柵刻蝕；步驟12 :在上述結(jié)構(gòu)表 面生長(zhǎng)第一氧化層，形成第一、第二多晶硅的第一層?xùn)艂?cè)墻，所述氧化層為二氧化硅層，生 長(zhǎng)第一氧化層的目的是為了在后續(xù)離子注入過(guò)程中保護(hù)襯底免受傷害，這層側(cè)墻一般是用 爐管或者高溫快速熱退火的方法生成的一層二氧化硅，厚度一般在10埃至60埃；步驟13 :
所述P阱區(qū)域以光刻膠掩蔽，在所述n阱區(qū)域，以所述第一多晶硅柵為掩膜進(jìn)行輕摻雜源/ 漏注入，摻雜材料為砷、磷或砷和磷的混合物，所述輕摻雜漏注入的摻雜材料的密度范圍為 10"至10"個(gè)離子每立方厘米之間，能量、劑量和結(jié)深都明顯低于形成n阱時(shí)所采用的相應(yīng) 參數(shù)；步驟14 :在所述n阱和所述p阱表面生長(zhǎng)第二氧化層，形成多晶硅柵的第二層側(cè)墻， 生長(zhǎng)第二氧化層的目的一是為了起保護(hù)作用，二是可以增加第二多晶硅柵周圍的側(cè)墻的厚 度，阻止雜質(zhì)侵入溝道，從而增加了 PMOS有效溝道長(zhǎng)度，這層氧化層厚度為100埃至200 埃；步驟15 :所述n阱區(qū)域以光刻膠掩蔽，在所述p阱區(qū)域，以所述第二多晶硅柵為掩膜進(jìn) 行輕摻雜源/漏注入，在所述P阱區(qū)域進(jìn)行輕摻雜漏注入的摻雜材料為B&、硼或BF2和硼 的混合物，所述輕摻雜漏注入的摻雜材料的密度范圍為1016至1017個(gè)離子每立方厘米之間； 步驟16 :在n阱和p阱區(qū)域生長(zhǎng)氮化硅層和第三氧化層，形成多晶硅柵的第三、第四層側(cè) 墻，再利用蝕刻工藝，蝕刻所述第一氧化層、所述第二氧化層、所述氮化硅層和所述第三氧 化層，在所述n阱區(qū)域和所述p阱區(qū)域的多晶硅柵周圍形成多晶硅柵的最終側(cè)墻，所述氮化 硅層厚度為200埃至400埃、所述第三氧化層厚度為500埃至1500埃；步驟17 :在所述n 阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為掩膜進(jìn)行重?fù)诫s源/漏注入后去除所述P阱區(qū)域的 光刻膠，在所述P阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為掩膜進(jìn)行重?fù)诫s源/漏注入后去除 所述n阱區(qū)域的光刻膠，在所述n阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料還是為砷、磷或 砷和磷的混合物，所述重?fù)诫s源/漏注入的摻雜材料的密度范圍為102°至1021個(gè)離子每立 方厘米之間，在所述P阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料為B&、硼或BF2和硼的混 合物，所述重?fù)诫s源/漏注入的摻雜材料的密度的范圍為102°至1021個(gè)離子每立方厘米之 間。 接著，請(qǐng)參考圖4至圖6，圖4至圖6是本發(fā)明一種增加PMOS有效溝道長(zhǎng)度的方 法的部分制作過(guò)程示意圖，圖4中，p阱區(qū)域28以光刻膠24掩蔽，第一多晶硅柵21位于n 阱區(qū)域27，第二多晶硅柵22位于p阱區(qū)域28，n阱區(qū)域27和p阱區(qū)域28之間用一淺溝槽 隔離25，在n阱區(qū)域27，即未被光刻膠24掩蔽的區(qū)域，以第一多晶硅柵21為掩膜進(jìn)行輕摻 雜漏注入，圖中所示的箭頭即為離子注入的方向，關(guān)于離子的類型以及注入的劑量，上一段 已經(jīng)做了詳細(xì)的闡述，在此不再贅言。此外，圖中還可以看到n阱區(qū)域27和p阱區(qū)域28上 已經(jīng)生長(zhǎng)好的第一氧化層23。圖5是在圖4的基礎(chǔ)上，先去除p阱區(qū)域28的光刻膠，再在 第一氧化層23上生長(zhǎng)第二氧化層26。圖6是在圖5的基礎(chǔ)上，n阱區(qū)域27以光刻膠24掩 蔽，p阱區(qū)域28以第二多晶硅柵22為掩膜進(jìn)行輕摻雜源/漏注入，之后在n阱27和p阱 28區(qū)域生長(zhǎng)氮化硅層和第三氧化層(圖中未示)，再利用蝕刻工藝，蝕刻所述第一氧化層、
5所述第二氧化層、所述氮化硅層和所述第三氧化層，在所述n阱區(qū)域和所述p阱區(qū)域的多晶 硅柵周圍形成多晶硅柵的最終側(cè)墻。在所述n阱區(qū)域27進(jìn)行重?fù)诫s源/漏注入后去除所 述P阱區(qū)域28的光刻膠，在所述p阱區(qū)域28進(jìn)行重?fù)诫s源/漏注入后去除所述n阱區(qū)域 27的光刻膠。 本發(fā)明中的p阱區(qū)域進(jìn)行輕摻雜源/漏注入的步驟移到了生長(zhǎng)第二氧化層和氮化 硅層之間，利用了第二氧化層增加了 PMOS有效溝通長(zhǎng)度。 雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所述技 術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因 此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于所述方法包括以下步驟在襯底內(nèi)制作n阱和p阱，所述n阱和所述p阱之間用一淺溝槽隔離，在所述n阱上制作第一多晶硅柵，在所述p阱上制作第二多晶硅柵；在上述結(jié)構(gòu)表面生長(zhǎng)第一氧化層，形成第一、第二多晶硅的第一層?xùn)艂?cè)墻；所述p阱區(qū)域以光刻膠掩蔽，在所述n阱區(qū)域，以所述第一多晶硅柵為掩膜進(jìn)行輕摻雜源/漏注入；在所述n阱和所述p阱表面生長(zhǎng)第二氧化層，形成多晶硅柵的第二層側(cè)墻；所述n阱區(qū)域以光刻膠掩蔽，在所述p阱區(qū)域，以所述第二多晶硅柵為掩膜進(jìn)行輕摻雜源/漏注入；在n阱和p阱區(qū)域生長(zhǎng)氮化硅層和第三氧化層，形成多晶硅柵的第三、第四層側(cè)墻，再利用蝕刻工藝，蝕刻所述第一氧化層、所述第二氧化層、所述氮化硅層和所述第三氧化層，在所述n阱區(qū)域和所述p阱區(qū)域的多晶硅柵周圍形成多晶硅柵的最終側(cè)墻。在所述n阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為掩膜進(jìn)行重?fù)诫s源/漏注入后去除所述P阱區(qū)域的光刻膠，在所述p阱區(qū)域，以所述多晶硅柵的最終側(cè)墻為掩膜進(jìn)行重?fù)诫s源/漏注入后去除所述n阱區(qū)域的光刻膠。
2. 根據(jù)權(quán)利要求1所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于在所述n阱區(qū)域進(jìn)行輕摻雜源/漏注入的摻雜材料為砷、磷或砷和磷的混合物。
3. 根據(jù)權(quán)利要求1所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于在所述p阱區(qū)域進(jìn)行輕摻雜源/漏注入的摻雜材料為B&、硼或BF2和硼的混合物。
4. 根據(jù)權(quán)利要求2或3所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于所述輕摻雜源/漏注入的摻雜材料的密度的范圍為1016至1017個(gè)離子每立方厘米之間。
5. 根據(jù)權(quán)利要求1所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于在所述n阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料為砷、磷或砷和磷的混合物。
6. 根據(jù)權(quán)利要求1所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于在所述p阱區(qū)域進(jìn)行重?fù)诫s源/漏注入的摻雜材料為B&、硼或BF2和硼的混合物。
7. 根據(jù)權(quán)利要求5或6所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于所述重?fù)诫s源/漏注入的摻雜材料的密度的范圍為102°至1021個(gè)離子每立方厘米之間。
8. 根據(jù)權(quán)利要求1所述的一種增加PMOS有效溝道長(zhǎng)度的方法，其特征在于所述第一氧化層厚度為10埃至60埃、所述第二氧化層厚度為100埃至200埃、所述氮化硅層厚度為200埃至400埃、所述第三氧化層厚度為500埃至1500埃。
全文摘要
本發(fā)明提供一種增加PMOS有效溝道長(zhǎng)度的方法，包括以下步驟在襯底內(nèi)制作n阱和p阱；在n阱上制作第一多晶硅柵，在p阱上制作第二多晶硅柵；生長(zhǎng)第一氧化層；在n阱區(qū)域進(jìn)行輕摻雜源/漏注入；在n阱和p阱表面生長(zhǎng)第二氧化層；在p阱區(qū)域進(jìn)行輕摻雜源/漏注入；在n阱和p阱區(qū)域生長(zhǎng)氮化硅層和第三氧化層；蝕刻第一氧化層，第二氧化層，氮化硅層和第三氧化層，在n阱和p阱的多晶硅柵周圍形成側(cè)墻；在n阱區(qū)域進(jìn)行重?fù)诫s源/漏注入；在所述p阱區(qū)域進(jìn)行重?fù)诫s源/漏注入。本發(fā)明將p阱區(qū)域進(jìn)行輕摻雜源/漏注入的步驟移到了生長(zhǎng)第二氧化層和氮化硅層之間，利用了第二氧化層增加了PMOS有效溝通長(zhǎng)度。
文檔編號(hào)H01L21/265GK101697346SQ20091019780
公開(kāi)日2010年4月21日 申請(qǐng)日期2009年10月28日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者孔蔚然, 肖海波 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司;