專利名稱：雙向晶閘管以及靜電保護電路的制作方法
技術領域：
本發(fā)明涉及集成電路靜電保護電路設計領域，尤其涉及一種用于靜電保護電路的 超低壓雙向晶閘管。
背景技術：
可控硅整流器件(Silicon-Controlled Rectifier, SCR)又被稱為晶閘管，其特點 在于，晶閘管的陰極與陽極之間在正常情況下并不能導通，而需要在控制極上加入正向觸 發(fā)脈沖，一旦晶間管導通形成穩(wěn)定電流后，即使撤除控制極上的外置電壓也能夠持續(xù)導通， 直至陰極與陽極之間的電流小于維持導通的最小電流(稱為維持電流)，晶閘管才會自行 關斷。在集成電路CMOS技術中，晶閘管被經(jīng)常使用于靜電保護電路(ESD)，為了滿足靜 電釋放的需求，所述晶閘管的觸發(fā)電壓應當盡可能的小，因此超低壓雙向晶閘管(UBSCR) 應運而生，該器件可以在極低的觸發(fā)電壓下工作，并且具有高抗靜電壓的能力。如圖1所示，為一種典型的ESD靜電保護電路的電路原理圖，待保護器件4通過靜 電釋放端3釋放自身靜電電荷，第一晶閘管1以及第二晶閘管2可以采用相同規(guī)格的雙向 晶閘管，其中第一晶閘管1的陽極與高位電源線Vdd連接，陰極與靜電釋放端3連接；第二 晶閘管2的陽極與靜電釋放端3連接，而陰極與低位電源線Vss連接。因此無論靜電釋放 端3上的電勢位如何，均可以經(jīng)由兩個晶閘管向高位電源線Vdd或者低位電源線Vss釋放 靜電電荷。所述第一晶閘管1以及第二晶閘管2中，陽極、陰極僅僅表示晶閘管的輸入輸出電 極，而并不限定晶閘管中的電流流向。此外在電路正常工作時一般將低位電源線Vss接地， 以便固定電勢位。再如圖1所示，根據(jù)靜電釋放時，不同電勢位的靜電釋放端3向高位電源線Vdd以 及低位電源線Vss的電流流向不同，所述雙向晶閘管可以定義出四種工作模式，其中第一 晶閘管1工作于ND或者PD模式，而第二晶閘管2工作于PS或者NS模式。圖2提供了一種現(xiàn)有的晶閘管的剖面結構，包括P型襯底100 ；位于P型襯底100內(nèi)且相鄰的N阱101以及P阱102 ；位于N阱101 表面的第一 N+型注入?yún)^(qū)201、第一 P+型注入?yún)^(qū)202 ；位于P阱102表面的第二 N+型注入?yún)^(qū) 204、第二 P+型注入?yún)^(qū)205 ；橫跨于N阱101以及P阱102表面的N+型連接區(qū)203 ；上述各 注入?yún)^(qū)以及連接區(qū)之間通過淺溝槽隔離(STI)700絕緣隔離。其中第一 N+型注入?yún)^(qū)201與 第一 P+型注入?yún)^(qū)202相連接作為晶閘管的陽極；第二 N+型注入?yún)^(qū)204作為晶閘管的陰極； 而第二 P+型注入?yún)^(qū)205接地。當應用于圖1所示ESD保護電路時，可以將第二 P型注入?yún)^(qū) 205與低位電壓源Vss連接。圖3為上述晶閘管的等效電路圖，結合圖3以及圖2所示，N阱101、P阱102以及 第二 N+型注入?yún)^(qū)204構成NPN型三極管T2，其中根據(jù)注入濃度的差異可知，P阱102與第 二 N+型注入?yún)^(qū)204構成的PN結為發(fā)射極；同理第一 P+型注入?yún)^(qū)202、N阱101以及P阱102構成PNP型三極管Tl，其中根據(jù)注入濃度差異可推斷，第一 P+型注入?yún)^(qū)202與N阱101 構成的PN界面為發(fā)射極。由于相鄰的同摻雜類型的區(qū)域之間可以視為電連接，因此所述晶 閘管的等效電路連接如下NPN型三極管T2的發(fā)射極連接晶閘管的陰極，基極連接PNP型 三極管Tl的集電極；而集電極經(jīng)由N阱101的等效電阻Rnwell連接晶閘管的陽極；同時PNP 型三極管Tl的基極連接NPN型三極管T2的集電極，發(fā)射極連接晶閘管的陽極，集電極經(jīng)由 P阱102的等效電阻Rpwell連接地。NPN型三極管T2與PNP型三極管Tl構成了典型的晶閘 管結構。在陽極與陰極之間外加正向偏置電壓并超過觸發(fā)值，所述偏置電壓需在N阱以及 P阱間形成反向擊穿電流，從而才能夠在晶閘管中形成穩(wěn)定電流，而無需另行設置控制極。將圖3所示晶閘管應用至圖1所示ESD靜電保護電路中，即第一晶閘管1以及第 二晶閘管2均采用圖3所示晶閘管電路，下面分別描述不同靜電測試情況下，晶閘管四種工 作模式的原理。由于Vss為接地，因此圖3中PNP型三極管Tl的集電極可以等效于通過電 阻Rpwell連接至低位電源線Vss。對于靜電測試而言，只有正負兩端，而這兩端也是ESD測試模式下整個電路的最 高和最低電勢位，對應于晶閘管可以陽極高也可以陰極高。在PD模式下，將靜電釋放端3的電勢位接正向靜電脈沖，而高位電源線Vdd接零 電位，對于第一晶閘管1，由于陽極和陰極反向偏置，晶閘管不工作，而僅通過第二 N+型注 入?yún)^(qū)204、P阱102和N+型連接區(qū)203形成的寄生NPN型三極管導通放電，放電電流極小。在ND模式下，將靜電釋放端3的電勢位接負向靜電脈沖，而高位電源線Vdd接零 電位，對于第一晶間管1，陽極和陰極正向偏置，構成晶間管導通放電機制，具有極大的放電 電流。在PS模式下，將靜電釋放端3的電勢位接正向靜電脈沖，而低位電源線Vss接零 電位，對于第二晶閘管2，陽極和陰極正向偏置，構成晶閘管導通放電，具有極大的放電電流。在NS模式下，將靜電釋放端3的電勢位接負向靜電脈沖，而低位電源線Vss接零 電位，對于第二晶閘管2，由于陽極和陰極反向偏置，晶閘管不工作，但陰極與低位電源線 Vss相連接故等電勢，從而可以通過P阱102和N阱101所形成寄生的二極管正向?qū)ǚ?電，具有相對較大的放電電流。從上述工作原理可知，現(xiàn)有的晶閘管在不同靜電測試模式下，電流導通路徑存在 明顯的差異，使得ESD靜電保護電路中，不能總是使用效率最高的晶閘管導通機制進行放 電，因此利用率低下。另一方面，現(xiàn)有的晶閘管觸發(fā)電壓較高，對于弱電勢差反應不靈敏，使 得ESD靜電保護電路無法滿足精密電路釋放靜電的需求。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種雙向晶閘管，具有觸發(fā)電壓低，以及雙向?qū)ㄡ尫?靜電荷的能力，應用至ESD靜電保護電路中，滿足精密電路釋放靜電的需求。本發(fā)明提供的一種雙向晶閘管，包括P型半導體襯底；形成于半導體襯底內(nèi)的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以 及第二 N阱相鄰；
形成于第一 N阱內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)、第一 P+型注入?yún)^(qū)，形成于第二 N阱內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)、第二 P+型注入?yún)^(qū)；所述第一 N+型注入?yún)^(qū)與第一 P+型注入?yún)^(qū)連接陽極，第二 N+型注入?yún)^(qū)與第二 P+ 型注入?yún)^(qū)連接陰極；形成于P阱內(nèi)的第一 P+型連接區(qū)、第二 P+型連接區(qū)，所述第一 P+型連接區(qū)延伸 至第一 N阱內(nèi)，第二 P+型連接區(qū)延伸至第二 N阱內(nèi)。作為可選方案，所述半導體襯底接地。作為可選方案，所述雙向晶閘管還包括形成于半導體襯底內(nèi)的P型連接阱，所述P 型連接阱內(nèi)形成有第三P+型注入?yún)^(qū)。將第三P+型注入?yún)^(qū)接地。作為可選方案，所述第一 P+型連接區(qū)與第二 P+型連接區(qū)之間形成有淺溝槽隔 罔；作為可選方案，所述第一 P+型連接區(qū)延伸至第一 N阱內(nèi)的一側以及第二 P+型連 接區(qū)延伸至第二 N阱內(nèi)的一側均形成有LDD輕摻雜區(qū)以及位于LDD輕摻雜區(qū)外側的HALO 注入?yún)^(qū)。作為可選方案，所述LDD輕摻雜區(qū)的摻雜類型為P型輕摻雜，HALO注入?yún)^(qū)的摻雜 類型為N型輕摻雜。本發(fā)明還提供了一種靜電保護電路，包括高位電源線、低位電源線以及靜電釋放 端；所述靜電釋放端分別通過晶閘管與高位電源線以及低位電源線連接，所述晶閘管為權 利要求1所述雙向晶閘管。與現(xiàn)有技術相比，本發(fā)明提供的晶閘管具有以下優(yōu)點具有雙向?qū)щ姷哪芰Γ矣| 發(fā)電壓較低，應用至靜電保護電路時，無論靜電釋放端處于何種電勢，均能夠向高位電源線 以及低位電源線釋放電荷，具有較強的靜電保護能力，滿足精密電路釋放靜電的需求。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術相同的部件使用了相同的附圖標記。附圖 并未按比例繪制，重點在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺 寸。圖1為現(xiàn)有的ESD靜電保護電路的電路原理圖；圖2為現(xiàn)有的一種晶閘管的剖面結構示意圖；圖3為現(xiàn)有的晶閘管的等效電路圖；圖4為本發(fā)明提供的一種雙向晶閘管剖面結構示意圖；圖5為圖4中箭頭A所指示區(qū)域的放大示意圖；圖6為本發(fā)明雙向晶閘管陽極與陰極正向偏置時的等效電路圖；圖7為本發(fā)明雙向晶閘管陽極與陰極反向偏置時的等效電路圖。
具體實施例方式現(xiàn)有的晶閘管由于不具備雙向?qū)ù箅娏鞯哪芰?，因此在靜電保護電路中，需要 釋放靜電的靜電保護端在不同的電勢位時，釋放靜電的能力也會有所不同，晶閘管只能形5成單向的通路。本發(fā)明提供具有雙向?qū)芰Φ木чl管，并進一步降低其觸發(fā)電壓，從而能夠顯著提高ESD靜電保護電路的釋放靜電的能力。 結合說明書附圖對本發(fā)明的一個具體實施例做進一步介紹。
如圖4所示，本發(fā)明提供的一種雙向晶閘管具體實施例，包括P型半導體襯底400 ；形成于半導體襯底內(nèi)的第一 N阱401、P阱403以及第二 N阱 402 ；所述P阱403分別與第一 N阱401以及第二 N阱402相鄰；本實施例中，第一 N阱401以及第二 N阱402關于P阱403對稱設置，使得P阱 403與第一 N阱401以及第二 N阱402分別構成PN結界面。形成于第一 N阱401內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)501、第一 P+型注入?yún)^(qū)502， 形成于第二 N阱402內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)601、第二 P+型注入?yún)^(qū)602 ；第一 N+ 型注入?yún)^(qū)501與第一 P+型注入?yún)^(qū)502連接陽極，第二 N+型注入?yún)^(qū)601與第二 P+型注入?yún)^(qū) 602連接陰極。本實施例中，第一 N+型注入?yún)^(qū)501、第一 P+型注入?yún)^(qū)502形成于第一 N阱401的 表面區(qū)域，兩者之間通過淺溝槽隔離700相隔離；第二 N+型注入?yún)^(qū)601、第二 P+型注入?yún)^(qū) 602形成于第二 N阱402的表面區(qū)域，兩者之間也通過淺溝槽隔離700相隔離。其中在同一 阱區(qū)內(nèi)各注入?yún)^(qū)的具體位置關系，并無特定要求。圖示僅為可選的一種排列方式，例如圖4 中，第一 N+型注入?yún)^(qū)501與第一 P+型注入?yún)^(qū)502的位置關系即可以調(diào)換，而并不會影響整 個晶閘管的工作機制，同樣第二 N+型注入?yún)^(qū)601與第二 P+型注入?yún)^(qū)602也可以調(diào)換位置。本發(fā)明提供的雙向晶閘管還包括形成于P阱內(nèi)的第一P+型連接區(qū)301、第二P+型 連接區(qū)302，所述第一 P+型連接區(qū)301延伸至第一 N阱401內(nèi)，第二 P+型連接區(qū)302延伸 至第二 N阱402內(nèi)。為固定襯底電勢位，可將所述半導體襯底400接地。在本實施例中，所述雙向晶閘管還包括形成于半導體襯底400內(nèi)的P型連接阱 404，所述P型連接阱404的表面區(qū)域形成有第三P+型注入?yún)^(qū)701，將第三P+型注入?yún)^(qū)701 接地即可。所述第一 P+型連接區(qū)301與第二 P+型連接區(qū)302可以直接相連接。但為了降低 漏電流，也可以如本實施例中，使得第一 P+型連接區(qū)301與第二 P+型連接區(qū)302形成于P 阱403的表面區(qū)域，然后在兩者之間形成淺溝槽隔離700以絕緣隔離，使得電流不直接形成 于表面區(qū)域而通過P阱403導通。所述第一 P+型連接區(qū)301延伸至第一 N阱401內(nèi)的一側以及第二 P+型連接區(qū) 302延伸至第二 N阱內(nèi)402的一側均形成有LDD輕摻雜區(qū)304以及位于LDD輕摻雜區(qū)外側 的HALO注入?yún)^(qū)305 (如圖4中A所指示區(qū)域，圖5為該區(qū)域的放大示意圖)。所述LDD輕摻 雜區(qū)304的摻雜類型為P型輕摻雜，HALO注入?yún)^(qū)305的摻雜類型為N型輕摻雜。此外第一 P+型連接區(qū)301在第一 N阱401內(nèi)的延伸部分應當與第一 N+型注入?yún)^(qū) 501、第一 P+型注入?yún)^(qū)502相隔離，同樣第二 P+型連接區(qū)302在第二 N阱402內(nèi)的延伸部 分也應當與第二 N+型注入?yún)^(qū)601、第二 P+型注入?yún)^(qū)602相隔離。因此根據(jù)圖4中的注入?yún)^(qū) 排列位置關系，本實施例中在第一 P+型注入?yún)^(qū)502與第一 P+型連接區(qū)301之間以及第二 P+型注入?yún)^(qū)602與第二 P+型連接區(qū)302之間均形成有淺溝槽隔離700。本發(fā)明提供的雙向晶閘管，陽極以及陰極在不同方向的偏置電壓下，工作時的等效電路并不相同，下面結合上述雙向晶閘管的結構，對其不同偏壓下的工作機制作進一步 介紹。1、假設陽極接正，陰極接負，且陽極與襯底之間的電勢差逐漸施加至超出晶閘管 的觸發(fā)電壓。如圖4所示，同摻雜類型的區(qū)域在相鄰時，可視為電連接。故當晶閘管未導通時， 陽極以及襯底上的電勢差，將被轉移至第一 N阱401與第一 P+型連接區(qū)301之間。進一步 如圖5所示，在第一 P+型連接區(qū)301上的P-型LDD輕摻雜區(qū)304以及N-型HALO注入?yún)^(qū) 305之間構成了 PN結，N-型HALO注入?yún)^(qū)305相當于與第一 N阱401電連接。相對于其它 的PN結界面，P-型LDD輕摻雜區(qū)304以及N-型HALO注入?yún)^(qū)305所構成的PN結，由于注 入濃度最低，勢壘也最低，最易于被反向擊穿，因此對于本發(fā)明晶閘管而言，陽極陰極正向 偏置時，觸發(fā)電壓即第一 P+型連接區(qū)上的P-型LDD輕摻雜區(qū)304以及N-型HALO注入?yún)^(qū) 305所構成PN結的反向擊穿電壓。圖6為本發(fā)明雙向晶閘管，陽極與陰極正向偏置時的等效電路圖。結合圖4以及 圖6所示，定義第一 N阱401的內(nèi)阻為R1，第二 N阱402的內(nèi)阻為&，半導體襯底100的內(nèi) 阻為Rsub，而各注入?yún)^(qū)的內(nèi)阻忽略不計。當晶閘管導通后，第一 N阱401、P阱403與第二 N 阱402構成NPN三極管T2，其中P阱403與第二 N阱402所構成的PN界面為發(fā)射極，經(jīng)由 第二 N+型注入?yún)^(qū)601連接至陰極；第一 P+型注入?yún)^(qū)502、第一 N阱401以及第一 P+型連接 區(qū)301構成PNP三極管Tl，其中第一 P+型注入?yún)^(qū)502與第一 N阱401構成的PN界面為發(fā) 射極，并連接至陽極。其中，P阱既作為NPN三極管Tl的基極，同時也作為PNP三極管T2的 集電極，并經(jīng)由P型襯底100、P型連接阱404、第三P+型注入?yún)^(qū)701接地，而第一 N阱401 即作為NPN三極管Tl的集電極，同時也作為PNP三極管T2的基極，并經(jīng)由第一 N+型注入 區(qū)501連接至陽極。再如圖6，上述具體的等效電路如下NPN型三極管T2的發(fā)射極經(jīng)由第二 N阱402 的內(nèi)阻&連接晶閘管的陰極，基極連接PNP型三極管Tl的集電極，而集電極經(jīng)由第一 N阱 401的內(nèi)阻R1連接晶閘管的陽極；同時PNP型三極管Tl的基極連接NPN型三極管T2的集 電極，發(fā)射極連接晶閘管的陽極，集電極經(jīng)由襯底的內(nèi)阻Rsub連接地。根據(jù)上述等效電路，NPN型三極管T2與PNP型三極管Tl的連接，構成了典型的晶 閘管結構，與現(xiàn)有的晶閘管類似，不再詳述其工作機制，本發(fā)明所述雙向晶閘管在陽極與陰 極正向偏置時能夠正常導通。2、假設陽極接負，陰極接正，反向偏置，且陰極與襯底兩者之間的電勢差逐漸施加 至超出晶閘管的觸發(fā)電壓。再如圖4所示，當晶閘管未導通時，陰極以及襯底上的電勢差，將被轉移至第二 P+ 型連接區(qū)302與第二 N阱402之間。進一步如圖5所示，在第二 P+型連接區(qū)302上的P-型 LDD輕摻雜區(qū)304以及N-型HALO注入?yún)^(qū)305之間也構成了 PN結，N-型HALO注入?yún)^(qū)305 相當于與第二 N阱402電連接。相對于其它的PN界面，P-型LDD輕摻雜區(qū)304以及N-型 HALO注入?yún)^(qū)305所構成的PN結，由于注入濃度最低，勢壘也最低，最易于被反向擊穿，因 此對于本發(fā)明晶閘管來說，陽極陰極反向偏置時的觸發(fā)電壓是第二 P+型連接區(qū)302上的 P-型LDD輕摻雜區(qū)304以及N-型HALO注入?yún)^(qū)305所構成PN結的反向擊穿電壓。圖7為本發(fā)明雙向晶閘管，陽極與陰極反向偏置時的等效電路圖。結合圖4以及圖7所示，同樣定義第一 N阱401的內(nèi)阻為R1，第二 N阱402的內(nèi)阻為民，半導體襯底100 的內(nèi)阻為Rsub，而各注入?yún)^(qū)的內(nèi)阻忽略不計。當晶閘管導通后，第二 N阱402、P阱403與第 一 N阱401構成NPN三極管T4，其中P阱403與第一 N阱401構成的PN界面為發(fā)射極，經(jīng) 由第一 N+型注入?yún)^(qū)501連接至陽極；第二 P+型注入?yún)^(qū)602、第二 N阱402以及第二 P+型 連接區(qū)302構成PNP三極管T3，其中第二 P+型注入?yún)^(qū)602與第二 N阱402構成的PN界面 為發(fā)射極，并連接至陰極。其中，P阱既作為NPN三極管T4的基極，同時也作為PNP三極管 T3的集電極，并經(jīng)由P型襯底100、P型連接阱404、第三P+型注入?yún)^(qū)701接地，而第二 N阱 402即作為NPN三極管T4的集電極，同時也作為PNP三極管T3的基極，并經(jīng)由第二 N+型注 入?yún)^(qū)601連接至陰極。再如圖7，上述具體的等效電路如下NPN型三極管T4的發(fā)射極經(jīng)由第一 N阱401 的內(nèi)阻R1連接晶閘管的陽極，基極連接PNP型三極管T3的集電極，而集電極經(jīng)由第二 N阱 402的內(nèi)阻&連接晶閘管的陰極；同時PNP型三極管T3的基極連接NPN型三極管T4的集 電極，發(fā)射極連接晶閘管的陰極，集電極經(jīng)由襯底的內(nèi)阻Rsub連接地。根據(jù)上述等效電路，NPN型三極管T4與PNP型三極管T3的連接，也構成了典型的 晶閘管結構，本發(fā)明所述雙向晶閘管在陽極與陰極反向偏置時依然能夠正常導通。綜上兩種偏置電壓方向，本發(fā)明所述的雙向晶閘管等效電路并不相同，但均能夠 構成典型的晶閘管電路，從而實現(xiàn)雙向?qū)?；進一步的，分別通過第一P+型連接區(qū)301以及 第二 P+型連接區(qū)302上LDD輕摻雜區(qū)與其外側的HALO注入?yún)^(qū)所構成的小尺寸PN結作為 正向偏置或反向偏置時，晶閘管的觸發(fā)PN結，能夠降低晶閘管導通觸發(fā)電壓。將上述晶閘管應用至圖1所示ESD靜電保護電路中，即圖1中第一晶閘管1以及 第二晶閘管2均采用圖4所示雙向晶閘管，下面分別描述不同靜電測試情況下，晶閘管四種 測試模式的工作原理。由于Vss為接地，因此可將圖4中第三P+型注入?yún)^(qū)701連接至Vss。 所述四種測試模式的定義與背景技術中提及的現(xiàn)有測試模式相同。在PD模式下，靜電釋放端3的電勢位接正向靜電脈沖，而高位電源線Vdd接零電 位，對于第一晶間管1，由于陽極和陰極反向偏置，等效電路如圖7所示，構成晶間管導通機 制，通過很大電流釋放靜電電荷。在ND模式下，靜電釋放端3的電勢位接負向靜電脈沖，而高位電源線Vdd接零電 位，對于第一晶閘管1，陽極和陰極正向偏置，等效電路均如圖6所示，構成晶閘管導通機 制，通過很大電流釋放靜電電荷。在PS模式下，靜電釋放端3的電勢位接正向靜電脈沖，而低位電源線Vss接零電 位，對于第二晶閘管2，陽極和陰極正向偏置，等效電路均如圖6所示，構成晶閘管導通機 制，通過很大電流釋放靜電電荷。在NS模式下，靜電釋放端3的電勢位接負向靜電脈沖，而低位電源線Vss接零電 位，對于第二晶閘管2，由于陽極和陰極反向偏置，等效電路如圖7所示(其中陰極與Vss相 連)。陰極與低位電源線Vss相連接故等電勢，當靜電脈沖電壓較低電流較小時，可以通過 P襯底400和N阱401所形成寄生的二極管正向?qū)ǚ烹姡划旍o電脈沖電壓較高電流較大 時，可以觸發(fā)晶閘管導通機制，通過很大電流釋放靜電電荷。從上述三種放電測試情況可知，與現(xiàn)有的ESD靜電保護電路相比較，應用了本發(fā) 明雙向晶閘管的靜電保護電路，其第一晶閘管1以及第二晶閘管2總是處于大電流釋放電荷的工作狀態(tài)，因此具有更強的釋放靜電電荷的能力，另一方面由于觸發(fā)電壓較低，對于弱 電也更為敏感，因而可以滿足精密電路的靜電保護需求。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權利要求，任何本領域 技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的 保護范圍應當以本發(fā)明權利要求所界定的范圍為準。
權利要求
1.一種雙向晶閘管，其特征在于，包括P型半導體襯底；形成于半導體襯底內(nèi)的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以及第 二 N阱相鄰；形成于第一 N阱內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)、第一 P+型注入?yún)^(qū)，形成于第二 N阱 內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)、第二 P+型注入?yún)^(qū)；所述第一 N+型注入?yún)^(qū)與第一 P+型注入?yún)^(qū)連接陽極，第二 N+型注入?yún)^(qū)與第二 P+型注 入?yún)^(qū)連接陰極；形成于P阱內(nèi)的第一 P+型連接區(qū)、第二 P+型連接區(qū)，所述第一 P+型連接區(qū)延伸至第 一 N阱內(nèi)，第二 P+型連接區(qū)延伸至第二 N阱內(nèi)。
2.如權利要求1所述的雙向晶閘管，其特征在于，所述半導體襯底接地。
3.如權利要求1所述的雙向晶閘管，其特征在于，還包括形成于半導體襯底內(nèi)的P型連 接阱，所述P型連接阱內(nèi)形成有第三P+型注入?yún)^(qū)。
4.如權利要求3所述的雙向晶閘管，其特征在于，將第三P+型注入?yún)^(qū)接地。
5.如權利要求1所述的雙向晶閘管，其特征在于，所述第一P+型連接區(qū)與第二P+型連 接區(qū)之間形成有淺溝槽隔離。
6.如權利要求5所述的雙向晶閘管，其特征在于，所述第一P+型連接區(qū)延伸至第一 N 阱內(nèi)的一側以及第二 P+型連接區(qū)延伸至第二 N阱內(nèi)的一側均形成有LDD輕摻雜區(qū)以及位 于LDD輕摻雜區(qū)外側的HALO注入?yún)^(qū)。
7.如權利要求6所述的雙向晶閘管，其特征在于，所述LDD輕摻雜區(qū)的摻雜類型為P型 輕摻雜。
8.如權利要求7所述的雙向晶閘管，其特征在于，所述HALO注入?yún)^(qū)的摻雜類型為N型 輕摻雜。
9.一種靜電保護電路，其特征在于，包括高位電源線、低位電源線以及靜電釋放端；所 述靜電釋放端分別通過晶閘管與高位電源線以及低位電源線連接，其中晶閘管為權利要求 1所述雙向晶閘管。
全文摘要
本發(fā)明提供了雙向晶閘管以及靜電保護電路，其中雙向晶閘管包括P型半導體襯底；形成于半導體襯底內(nèi)的第一N阱、P阱以及第二N阱；所述P阱分別與第一N阱以及第二N阱相鄰；形成于第一N阱內(nèi)且相互隔離的第一N+型注入?yún)^(qū)、第一P+型注入?yún)^(qū)，形成于第二N阱內(nèi)且相互隔離的第二N+型注入?yún)^(qū)、第二P+型注入?yún)^(qū)；所述第一N+型注入?yún)^(qū)與第一P+型注入?yún)^(qū)連接陽極，第二N+型注入?yún)^(qū)與第二P+型注入?yún)^(qū)連接陰極；形成于P阱內(nèi)的第一P+型連接區(qū)、第二P+型連接區(qū)，所述第一P+型連接區(qū)延伸至第一N阱內(nèi)，第二P+型連接區(qū)延伸至第二N阱內(nèi)。本發(fā)明晶閘管具有雙向?qū)щ姷哪芰?，且觸發(fā)電壓較低，使得靜電保護電路具有較強的靜電保護能力。
文檔編號H01L23/60GK102054861SQ200910198359
公開日2011年5月11日 申請日期2009年11月5日 優(yōu)先權日2009年11月5日
發(fā)明者何軍, 單毅 申請人:上海宏力半導體制造有限公司