專利名稱：半導體封裝構(gòu)造及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝構(gòu)造及其制造方法，更具體地說，涉及一種半導體封 裝構(gòu)造，其中導電金屬層設置于封膠體的表面，并電連接于電性接點。
背景技術(shù)：
參考圖1，凹槽向下(cavity down)型的封裝構(gòu)造(如wBGA (窗型閘球陣列封裝) 封裝構(gòu)造10)已被大量應用于高速內(nèi)存組件的封裝上。WBGA封裝構(gòu)造10包括基板20。芯 片30設置于基板20的表面。多個焊線12用以將芯片30電連接于基板20。封膠體14用 以包封焊線12。基于成本的考慮，wBGA封裝構(gòu)造10的基板20都是采用單層板。阻抗匹配 (Impedance matching)是微波電子學中的一部分技術(shù)內(nèi)容，主要應用于傳輸線內(nèi)，來達成 所有高速的信號都能傳至負載點的目的，不會有信號反射回來源點，從而提升能源效益。在 高速信號傳輸?shù)脑O計中，阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。然而，當wBGA封裝構(gòu)造 10被焊接在印刷電路板(PCB) 50后，wBGA封裝構(gòu)造10的焊線12內(nèi)所傳遞的信號與印刷電 路板50表面的接地參考面52之間具有較遠的距離D1，因此難以對在wBGA封裝構(gòu)造10的 焊線12內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配。

發(fā)明內(nèi)容
有鑒于此，便有需要提出一種半導體封裝構(gòu)造，以解決上述問題。本發(fā)明提供一種半導體封裝構(gòu)造，該半導體封裝構(gòu)造包括基板、芯片、多個焊線、 封膠體和導電金屬層?；寰哂械谝槐砻婧偷诙砻妫摰诙砻媾c所述第一表面相對設 置，所述基板包括多個電性接點，該多個電性接點位于所述第一表面。所述芯片設置于所述 基板的第二表面。多個焊線用以將所述芯片電連接于所述基板。所述封膠體用以包封所述 焊線，覆蓋所述基板的第一表面，并裸露所述電性接點。所述導電金屬層設置于所述封膠體 的表面，并電連接于所述電性接點。本發(fā)明還提供一種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述 基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊和第二接墊，所述貫穿開 口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接墊設置于所述基板的第一 表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊；通過第一封 膠體包封所述焊線；將多個焊球形成于所述第二接墊的表面，從而使所述焊球和第二接墊 組合成電性接點；通過第二封膠體覆蓋所述基板的第一表面、所述第一封膠體和所述電性 接點；將所述電性接點和所述第二封膠體減少厚度，從而使所述第二封膠體裸露所述電性 接點，且所述電性接點與所述第二封膠體齊平；以及將導電金屬層形成于所述第二封膠體 的表面，并使所述導電金屬層電連接于所述電性接點。本發(fā)明還提供一種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述 基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊和第二接墊，所述貫穿開口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接墊設置于所述基板的第一 表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊；將多個焊球 形成于所述第二接墊的表面，從而使所述焊球和第二接墊組合成電性接點；通過封膠體包 封所述焊線，并覆蓋所述基板的第一表面和所述電性接點；將所述電性接點和所述封膠體 減少厚度，從而使所述封膠體裸露所述電性接點，且所述電性接點與所述封膠體齊平；以及 將導電金屬層形成于所述封膠體的表面，并使所述導電金屬層電連接于所述電性接點。本發(fā)明還提供一種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述 基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊和第二接墊，所述貫穿開 口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接墊設置于所述基板的第一 表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊；通過封膠體 包封所述焊線，并覆蓋所述基板的第一表面；將所述封膠體形成有多個開孔，該多個開孔對 應于所述基板的第二接墊，并裸露所述基板的第二接墊；將多個焊球形成于所述第二接墊 的表面，并位于所述封膠體的開口內(nèi)，從而使所述焊球和第二接墊組合成電性接點，該電性 接點突出于所述封膠體之外；以及將導電金屬層形成于所述封膠體的表面，并使所述導電 金屬層電連接于所述電性接點。與現(xiàn)有技術(shù)相比，本發(fā)明的半導體封裝構(gòu)造的焊線內(nèi)所傳遞的信號與封膠體表面 的導電金屬層的接地參考面或電源參考面之間確實具有較近的距離，因此可以有效地對在 半導體封裝構(gòu)造的焊線內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配，信號并達成所 有高速的信號都能傳至負載點的目的，不會有信號反射回來源點，從而提升能源效益。更為 重要的是，本發(fā)明的半導體封裝構(gòu)造的焊線內(nèi)所傳遞的信號，信號無需通過印刷電路板上 的接地參考面或電源參考面而對在半導體封裝構(gòu)造的焊線內(nèi)所傳遞的高速信號布線進行 阻抗匹配。


為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點更為明顯，下文特舉本發(fā)明的實施 方式，并配合所附圖示，作詳細說明如下。圖1為現(xiàn)有的凹槽向下(cavity down)型的封裝構(gòu)造的剖面示意圖，其顯示封裝 構(gòu)造被焊在印刷電路板；圖2為本發(fā)明一種實施方式的半導體封裝構(gòu)造的剖面示意圖；圖3為本發(fā)明另一種實施方式的半導體封裝構(gòu)造的剖面示意圖；圖4為圖2的半導體封裝構(gòu)造的仰視平面示意圖；圖5為本發(fā)明一種實施方式的半導體封裝構(gòu)造的剖面示意圖，其顯示封裝構(gòu)造被 焊在印刷電路板；圖6為本發(fā)明另一種實施方式的半導體封裝構(gòu)造的剖面示意圖，其顯示封裝構(gòu)造 被焊在印刷電路板；圖7至12顯示本發(fā)明第一實施方式的半導體封裝構(gòu)造制造方法的剖面示意圖；圖13至17顯示本發(fā)明第二實施方式的半導體封裝構(gòu)造制造方法的剖面示意圖18至22顯示本發(fā)明第」Ξ實施戈
主要組件符號說明
10半導體封裝構(gòu)造12
14封膠體20
30-H-* LL 心片50
52接地參考面
100半導體封裝構(gòu)造100
112焊線113
114封膠體114，
116上層封膠體120
121表面122
123貫穿開口124
130-H-* LL 心片132
140電性接點140，
141第二接墊142
143信號接點150
151焊球160
160'導電金屬層161
162非連接區(qū)域163
163a第一接地參考面163b
200半導體封裝構(gòu)造212
213背面214a
214b封膠體
216上層封膠體220
221第一表面222
223貫穿開口224
230-H-* LL 心片232
240電性接點241
242焊球260
300半導體封裝構(gòu)造312
313背面314
316上層封膠體320
321第一表面322
323貫穿開口324
330-H-* LL 心片332
340電性接點341
342焊球360
400半導體封裝構(gòu)造412
413背面414
勺半導體封裝構(gòu)造制造方法的剖面示意圖。
焊線 基板
印刷電路板
半導體封裝構(gòu)造 背面 封膠體 基板 表面
第一接墊 主動表面 電性接點 焊球
印刷電路板 導電金屬層 連接區(qū)域 接地參考面 第二接地參考面 焊線 封膠體
基板
第二表面 第一接墊 主動表面 第二接墊 導電金屬層 焊線 封膠體 基板
第二表面 第一接墊 主動表面 第二接墊 導電金屬層 焊線 封膠體
6
416上層封膠體421第一表面423貫穿開口430芯片
420 基板
422 第二表面 424 接墊
432 主動表面 441 第二接墊 360 導電金屬層440 電性接點342 焊球
具體實施例方式參考圖2，其顯示根據(jù)本發(fā)明一種實施方式的半導體封裝構(gòu)造100。半導體封裝構(gòu) 造100可以為凹槽向下(cavity down)型的封裝構(gòu)造(如wBGA封裝構(gòu)造)。半導體封裝構(gòu) 造100包括基板120，該基板120具有第一表面121和第二表面122，該第二表面122與第 一表面121相對設置。基板120包括多個電性接點140，電性接點140位于第一表面121。 電性接點140包括接墊141以及焊球142，該焊球142位于接墊141的表面。焊球142可以 為錫球?；?20還包括貫穿開口 123和多個接墊124，貫穿開口 123由第一表面121延伸 至第二表面122，接墊124設置于基板120的第一表面121。芯片130通過黏膠131而設置于基板120的第二表面122，并具有主動表面132， 該主動表面132位于基板120的第二表面122。視需要而定，上層封膠體116可以覆蓋芯片 130的背面133和基板120的第二表面122，用以保護芯片130。多個焊線122用以將芯片 130電連接于基板120。焊線112由芯片130的主動表面132，經(jīng)過貫穿開口 123，延伸至基 板120的接墊124。封膠體114用以包封焊線112，覆蓋基板120的第一表面121，并裸露電 性接點140。在本實施方式中，電性接點140與封膠體114齊平，如圖2所示。導電金屬層 160設置于封膠體114的表面，并電連接于電性接點140。導電金屬層160可以為銅金屬制 成。在另一實施方式中的半導體封裝構(gòu)造100’，電性接點140’可以突出于封膠體114’之 外，如圖3所示。導電金屬層160’設置于封膠體114’的表面，并電連接于電性接點140’。參考圖4，其顯示圖2的半導體封裝構(gòu)造100的下視平面示意圖。封膠體114的表 面限定有連接區(qū)域161和非連接區(qū)域162，且導電金屬層160和電性接點140都位于連接區(qū) 域。基板120還包括多個信號接點143，信號接點143位于非連接區(qū)域143。在本實施方式中，導電金屬層160包括接地參考面163，且基板120的電性接點 140為接地接點，該接地接點電連接于接地參考面163。或者，視需要而定，導電金屬層160 可以包括第一接地參考面163a和第二接地參考面163b，該第一接地參考面163a和第二接 地參考面163b彼此互相電絕緣?；?20的電性接點140為輸入回路接地(Vss)接點和 輸出回路接地(VssQ)接點，該輸入回路接地接點電連接于第一接地參考面163a，且該輸出 回路接地接點電連接于第二接地參考面163b。當本發(fā)明的半導體封裝構(gòu)造100再通過焊球151而焊接在印刷電路板150 (如圖5 所示)或本發(fā)明的半導體封裝構(gòu)造100’直接被焊接在印刷電路板150(如圖6所示)后， 半導體封裝構(gòu)造100、100’的焊線112內(nèi)所傳遞的信號與封膠體114、114’表面的導電金屬 層160、160’的接地參考面之間具有較近的距離D2，因此可以有效地對在半導體封裝構(gòu)造 IOOUOO'的焊線112內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配。在又一實施方式中，視設計而定，半導體封裝構(gòu)造100通過電源參考面而對在半導體封裝構(gòu)造100的焊線112內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配，則導電金 屬層160包括電源參考面，且基板的電性接點為電源接點，該電源接點電連接于所述電源 參考面?；蛘撸曅枰?，導電金屬層包括第一電源參考面和第二電源參考面，該第一電 源參考面和第二電源參考面彼此互相電絕緣。基板的電性接點為輸入回路電源(Vdd)接點 和輸出回路電源(VddQ)接點，該輸入回路電源接點電連接于第一電源參考面，且該輸出回 路電源接點電連接于第二電源參考面。再參考圖5和圖6，當本發(fā)明的半導體封裝構(gòu)造100再通過焊球151而焊接在印刷 電路板150或本發(fā)明的半導體封裝構(gòu)造100’直接被焊接在印刷電路板150后，半導體封裝 構(gòu)造100、100’的焊線112內(nèi)所傳遞的信號與封膠體114、114’表面的導電金屬層160、160’ 的電源參考面之間具有較近的距離D2，因此可以有效地對在半導體封裝構(gòu)造100、100’的 焊線112內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配。與現(xiàn)有技術(shù)相比，本發(fā)明的半導體封裝構(gòu)造的焊線內(nèi)所傳遞的信號與封膠體表面 的導電金屬層的接地參考面或電源參考面之間確實具有較近的距離，因此可以有效地對在 半導體封裝構(gòu)造的焊線內(nèi)所傳遞的高速信號布線(layout)進行阻抗匹配，信號并實現(xiàn)所 有高速的信號都能傳至負載點的目的，不會有信號反射回來源點，從而提升能源效益。更為 重要的是，本發(fā)明的半導體封裝構(gòu)造的焊線內(nèi)所傳遞的信號，無需通過印刷電路板上的接 地參考面或電源參考面而對在半導體封裝構(gòu)造的焊線內(nèi)所傳遞的高速信號布線(layout) 進行阻抗匹配。參考圖7至圖12，其顯示根據(jù)本發(fā)明第一實施方式的半導體封裝構(gòu)造200的制造 方法。參考圖6，提供基板220，其中基板220具有第一表面221和第二表面222，并包含貫 穿開口 223和多個第一接墊224和第二接墊241，貫穿開口 223由第一表面221延伸至第二 表面222，第一接墊224和第二接墊241設置于基板220的第一表面221。將芯片230設置 于基板220的第二表面222，其中芯片230具有主動表面232，該主動表面232位于基板220 的第二表面222。視需要而定，提供上層封膠體216，可以覆蓋芯片230的背面233和基板 220的第二表面222，用以保護芯片230。然后，通過多個焊線214，將芯片230電連接于基 板220的第一接墊224。參考圖8，通過第一封膠體214a包封焊線212。參考圖9，將多個焊球242形成于 第二接墊241的表面，從而使焊球242和第二接墊241組合成電性接點240。參考圖10，通 過第二封膠體214b，覆蓋基板220的第一表面221、第一封膠體214a和電性接點240。參考 圖11，將電性接點240和第二封膠體214b減少厚度，從而使第二封膠體214b裸露電性接 點240，且電性接點240與第二封膠體214b齊平。參考圖12，將導電金屬層260形成于第 二封膠體214b的表面，并使導電金屬層260電連接于電性接點240，如此以完成本發(fā)明的半 導體封裝構(gòu)造200。該導電金屬層260的形成包括下列步驟通過屏蔽(如膠帶)貼附于第二封膠體 的表面，將第二封膠體的表面限定有連接區(qū)域和非連接區(qū)域，其中電性接點位于連接區(qū)域。 然后，通過濺鍍工藝，將種子金屬層形成于連接區(qū)域。然后，通過電鍍工藝，將基礎(chǔ)金屬層形 成于種子金屬層的表面，從而使種子金屬層和基礎(chǔ)金屬層組合成導電金屬層260。最后，將 屏蔽(如膠帶)移除。參考圖13至圖17，其顯示根據(jù)本發(fā)明第二實施方式的半導體封裝構(gòu)造300的制造方法。參考圖13，提供基板320，其中基板320具有第一表面321和第二表面322，并包括貫 穿開口 323和多個第一接墊324和第二接墊341，貫穿開口 323由第一表面321延伸至第二 表面322，第一接墊324和第二接墊341設置于基板320的第一表面321。將芯片330設置 于基板320的第二表面322，其中芯片330具有主動表面332，該主動表面332位于基板320 的第二表面322。視需要而定，提供上層封膠體316，可以覆蓋芯片330的背面333和基板 320的第二表面322，用以保護芯片330。然后，通過多個焊線314，將芯片330電連接于基 板320的第一接墊324。參考圖14，將多個焊球342形成于第二接墊341的表面，從而使焊球342和第二 接墊341組合成電性接點340。參考圖15，通過封膠體314包封焊線312，并覆蓋基板320 的第一表面321和電性接點340。參考圖16，將電性接點340和封膠體312減少厚度，從而 使封膠體314裸露電性接點340，且電性接點與所述封膠體齊平。參考圖17，將導電金屬層 360形成于封膠體314的表面，并使導電金屬層360電連接于電性接點340，如此以完成本 發(fā)明的半導體封裝構(gòu)造300。參考圖18至圖22，其顯示根據(jù)本發(fā)明第三實施方式的半導體封裝構(gòu)造400的制造 方法。參考圖18，提供基板420，其中基板420具有第一表面421和第二表面422，并包含貫 穿開口 423和多個第一接墊424和第二接墊441，貫穿開口 423由第一表面421延伸至第二 表面422，第一接墊424和第二接墊441設置于基板420的第一表面421。將芯片430設置 于基板420的第二表面422，其中芯片430具有主動表面432，該主動表面432位于基板420 的第二表面422。視需要而定，提供上層封膠體416，可以覆蓋芯片430的背面433和基板 420的第二表面422，用以保護芯片430。然后，通過多個焊線414，將芯片430電連接于基 板420的第一接墊424。參考圖19，通過封膠體414包封焊線412，并覆蓋基板420的第一表面424。參考 圖20，將所述封膠體414形成有多個開孔417，該多個開孔417對應于基板420的第二接墊 441，并裸露基板420的第二接墊441。參考圖21，將多個焊球412形成于第二接墊441的表 面，并位于封膠體414的開口 417內(nèi)，從而使焊球442和第二接墊441組合成電性接點440， 該電性接點440突出于封膠體414之外。參考圖22，將導電金屬層460形成于封膠體414 的表面，并使導電金屬層460電連接于電性接點440，如此以完成本發(fā)明的半導體封裝構(gòu)造 400。雖然本發(fā)明已通過上述優(yōu)選實施方式而公開，然而，所述實施方式并非用以限定 本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，應當可以作各種更動與修 改。因此本發(fā)明的保護范圍應當以所附權(quán)利要求書所界定的范圍為準。
權(quán)利要求
一種半導體封裝構(gòu)造，該半導體封裝構(gòu)造包括基板，具有第一表面和第二表面，該第二表面與所述第一表面相對設置，所述基板包括多個電性接點，該多個電性接點位于所述第一表面；芯片，設置于所述基板的第二表面；多個焊線，用以將所述芯片電連接于所述基板；封膠體，用以包封所述焊線，覆蓋所述基板的第一表面，并裸露所述電性接點；以及導電金屬層，設置于所述封膠體的表面，并電連接于所述電性接點。
2.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中所述基板還包括貫穿開口和多個第一接墊，所述貫穿開口由所述第一表面延伸至所述 第二表面，所述第一接墊設置于所述基板的第一表面；所述芯片具有主動表面，該主動表面位于所述基板的第二表面；以及所述焊線由所述芯片的主動表面，經(jīng)過所述貫穿開口，延伸至所述基板的第一接墊。
3.根據(jù)權(quán)利要求2所述的半導體封裝構(gòu)造，其中，所述電性接點包括第二接墊和焊球， 該焊球位于所述第二接墊的表面。
4.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述封膠體的表面限定有連接區(qū)域 和非連接區(qū)域，且所述導電金屬層和電性接點都位于所述連接區(qū)域。
5.根據(jù)權(quán)利要求4所述的半導體封裝構(gòu)造，其中，所述基板還包括多個信號接點，該多 個信號接點位于所述非連接區(qū)域。
6.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述導電金屬層包括接地參考面，且 所述基板的電性接點為接地接點，該接地接點電連接于所述接地參考面。
7.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述導電金屬層包括第一接地參考 面和第二接地參考面，該第一接地參考面和第二接地參考面彼此互相電絕緣。
8.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述導電金屬層包括電源參考面，且 所述基板的電性接點為電源接點，該電源接點電連接于所述電源參考面。
9.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述導電金屬層包括第一電源參考 面和第二電源參考面，該第一電源參考面和第二電源參考面彼此互相電絕緣。
10.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述電性接點與所述封膠體齊平。
11.根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其中，所述電性接點突出于所述封膠體之外。
12.—種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊 和第二接墊，所述貫穿開口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接 墊設置于所述基板的第一表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊； 通過第一封膠體包封所述焊線；將多個焊球形成于所述第二接墊的表面，從而使所述焊球和第二接墊組合成電性接占.通過第二封膠體覆蓋所述基板的第一表面、所述第一封膠體和所述電性接點； 將所述電性接點和所述第二封膠體減少厚度，從而使所述第二封膠體裸露所述電性接 點，且所述電性接點與所述第二封膠體齊平；以及將導電金屬層形成于所述第二封膠體的表面，并使所述導電金屬層電連接于所述電性 接點。
13.一種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊 和第二接墊，所述貫穿開口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接 墊設置于所述基板的第一表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊；將多個焊球形成于所述第二接墊的表面，從而使所述焊球和第二接墊組合成電性接點通過封膠體包封所述焊線，并覆蓋所述基板的第一表面和所述電性接點； 將所述電性接點和所述封膠體減少厚度，從而使所述封膠體裸露所述電性接點，且所 述電性接點與所述封膠體齊平；以及將導電金屬層形成于所述封膠體的表面，并使所述導電金屬層電連接于所述電性接點ο
14.一種半導體封裝構(gòu)造制造方法，包括下列步驟提供基板，其中所述基板具有第一表面和第二表面，并包含貫穿開口和多個第一接墊 和第二接墊，所述貫穿開口由所述第一表面延伸至所述第二表面，所述第一接墊和第二接 墊設置于所述基板的第一表面；將芯片設置于所述基板的第二表面，其中所述芯片具有主動表面，該主動表面位于所 述基板的第二表面；通過多個焊線將所述芯片電連接于所述基板的第一接墊； 通過封膠體包封所述焊線，并覆蓋所述基板的第一表面；將所述封膠體形成有多個開孔，該多個開孔對應于所述基板的第二接墊，并裸露所述 基板的第二接墊；將多個焊球形成于所述第二接墊的表面，并位于所述封膠體的開口內(nèi)，從而使所述焊 球和第二接墊組合成電性接點，該電性接點突出于所述封膠體之外；以及將導電金屬層形成于所述封膠體的表面，并使所述導電金屬層電連接于所述電性接點ο
全文摘要
一種半導體封裝構(gòu)造及其制造方法，該半導體封裝構(gòu)造包括基板、芯片、多個焊線、封膠體和導電金屬層?；寰哂械谝槐砻婧偷诙砻?，該第二表面與第一表面相對設置，基板包括多個電性接點，該多個電性接點位于第一表面。芯片設置于基板的第二表面。多個焊線用以將芯片電連接于基板。封膠體用以包封焊線，覆蓋基板的第一表面，并裸露電性接點。導電金屬層設置于封膠體的表面，并電連接于電性接點。本發(fā)明的半導體封裝構(gòu)造的焊線內(nèi)所傳遞的信號與封膠體表面的導電金屬層的接地參考面或電源參考面之間具有較近的距離，因此可以有效地對在半導體封裝構(gòu)造的焊線內(nèi)所傳遞的高速信號布線進行阻抗匹配，以提升能源效益。
文檔編號H01L23/12GK101894813SQ200910202940
公開日2010年11月24日 申請日期2009年5月22日 優(yōu)先權(quán)日2009年5月22日
發(fā)明者鄭宏祥, 黃志億 申請人:日月光半導體制造股份有限公司