專利名稱：低溫減壓化學(xué)氣相淀積選擇性外延高Ge組分SiGe材料的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體材料技術(shù)領(lǐng)域，特別是涉及一種采用低溫減壓化學(xué)氣相淀積 (RPCVD)工藝結(jié)合選擇性外延工藝制備高鍺(Ge)組分鍺硅(SiGe)材料的方法。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，硅作為占據(jù)統(tǒng)治地位的半導(dǎo)體材料已經(jīng)發(fā)展了幾十年，表現(xiàn)出 了良好的性能。然而，隨著器件特征尺寸的不斷縮小使單個(gè)晶體管尺寸逐漸達(dá)到物理和技 術(shù)的雙重極限，以硅作為溝道材料的CMOS器件的遷移率越來越低，已經(jīng)無法滿足器件性能 不斷提升的要求，因此就需要引入應(yīng)變工程來提高硅材料的遷移率，或者是直接采用其它 的遷移率比較高的材料來代替硅(Si)作為器件的溝道材料，其中的鍺(Ge)材料由于比較 高空穴載流子遷移率而備受關(guān)注，純Ge材料或高Ge組分的鍺硅SiGe在研究中都呈現(xiàn)出了 遠(yuǎn)遠(yuǎn)高于現(xiàn)有Si材料的空穴遷移率，非常適合于應(yīng)用于未來CMOS工藝中制備PM0S器件。 由于現(xiàn)有硅(Si)工藝及設(shè)備非常成熟，考慮成本與兼容性的要求，就需要以硅圓片做為載 體采用各種工藝方法僅在表面處制備出純鍺(Ge)或高Ge組分SiGe材料做為器件的溝道 材料層，在其中實(shí)現(xiàn)載流子的高遷移率輸運(yùn)，提高器件性能。由于鍺(Ge)材料的晶格常數(shù)與硅不同，存在4. 2%晶格失配，直接在Si襯底上外 延純Ge或高Ge組分SiGe等新材料會(huì)產(chǎn)生大量的位錯(cuò)穿通到表面形成缺陷，極大的惡化制 備出的M0S器件的性能，無法應(yīng)用于半導(dǎo)體M0S器件的制造。因此就要開發(fā)新的工藝與技 術(shù)，在硅襯底上制備出一層低表面穿通位錯(cuò)密度的可應(yīng)用于器件制備的高Ge組分的溝道 材料層。一種方法是在原始的Si圓片上整片全局直接外延高Ge組分材料，主要采用以下 幾種工藝和方法來降低表面穿通位錯(cuò)密度，從而減小表面缺陷密度采用外延Ge組分漸變 的SiGe層得到高Ge組分材料的工藝；熱氧化濃縮低Ge組分SiGe層提高Ge組分工藝；快 速熱退火二次生長方法等。這些方法的優(yōu)點(diǎn)是整片全局外延，便于后續(xù)工藝M0S器件的制 備，與傳統(tǒng)工藝流程兼容，缺點(diǎn)是在表面粗糙度，外延層厚度，工藝復(fù)雜性與表面缺陷密度 等參數(shù)方面都有各自的缺點(diǎn)，且由于全局異質(zhì)外延工藝本身的局限性，制備出的材料表面 穿通位錯(cuò)密度仍舊比較高，不適于未來納米尺寸的CMOS器件的制備。另一種方法是采用選擇性外延工藝，在Si圓片上淀積一層絕緣介質(zhì)，利用光刻和 刻蝕工藝在絕緣層上形成高深寬比的刻蝕孔，孔底部露出Si材料，然后通過超高真空外延 (UHVCVD)等工藝手段外延高Ge組分的晶體材料，利用刻蝕孔中垂直的側(cè)墻阻擋住位錯(cuò)的 繼續(xù)延伸，使其不能延伸到表面，通過一定高度的側(cè)墻阻擋就能濾去大部分的位錯(cuò)缺陷，得 到低表面缺陷密度的高Ge組分材料，在這些生長有高質(zhì)量Ge材料的區(qū)域制備M0S器件，而 在其它的被絕緣介質(zhì)覆蓋的區(qū)域，由于高Ge材料晶體成核困難，同時(shí)通過引入HC1等氣體 對(duì)Ge材料等的刻蝕作用阻擋成核，可以保證晶體生長主要發(fā)生在孔中裸露出Si襯底的區(qū) 域，在設(shè)定的區(qū)域得到所需要的材料。
發(fā)明內(nèi)容
本發(fā)明把選擇性外延工藝和低溫減壓化學(xué)氣相淀積(RPCVD)工藝結(jié)合起來，可以 制備出表面粗糙度低、外延層厚度薄、缺陷密度低的高Ge組分SiGe或純Ge材料層，可應(yīng)用 于半導(dǎo)體器件的制備。步驟(1)選擇原始硅片作為襯底或選擇已外延了低Ge組分SiGe層的硅片做為襯 底，并清洗，在所述的低Ge組分SiGe材料中，Ge的組分不大于30%，用質(zhì)量百分比表示。步驟(2)根據(jù)所需要的高Ge組分SiGe材料區(qū)域孔的尺寸大小及深寬比用低壓化 學(xué)氣相淀積(LPCVD)或等離子增強(qiáng)化學(xué)氣相淀積(PECVD)在所述襯底上制備一層所需厚度 的Si02介質(zhì)層，在所述的高Ge組分SiGe材料中，Ge的組分為50% _100%，用質(zhì)量百分比 表示，所述Si02介質(zhì)層的厚度在幾十納米(nm)-幾個(gè)微米(um)之間選取。步驟(3)利用光刻和干法刻蝕工藝在所述的Si02介質(zhì)層上沿不同的晶向定義并 刻蝕出設(shè)定尺寸的深孔，所述孔的深寬比至少大于1，并對(duì)所述孔中裸露出的單晶襯底進(jìn)行 清洗。步驟(4)采用低溫減壓化學(xué)氣相淀積(RPCVD)工藝在450°C _550°C外延溫度下在 所述孔中裸露出的單晶襯底上外延出所述的高Ge組分SiGe襯底。通過以上步驟，本發(fā)明可以制備出位錯(cuò)缺陷密度低于104cm_2，表面粗糙度lnm以 下，且外延層厚度比較薄的高質(zhì)量純Ge或高Ge組分SiGe晶體材料，可應(yīng)用于未來CMOS工 藝中的M0S器件的制備。
圖1是本發(fā)明低溫減壓化學(xué)氣相淀積選擇性外延高Ge組分SiGe材料的主要工藝 流程圖。圖2是采用低溫RPCVD工藝500°C下外延出的高Ge組分SiGe層Si/SiGe界面處 的透射電子顯微鏡(TEM)圖像。圖3是采用低溫RPCVD工藝500°C下外延出的高Ge組分SiGe層表面的原子力顯 微鏡(AFM)圖像，外延層厚度400nm，表面粗糙度RMS = 0. 389nm。圖4是實(shí)例一說明圖。圖5是實(shí)例二說明圖。圖6是實(shí)例三說明圖。圖7是實(shí)例四說明圖。圖8是實(shí)例五說明圖。實(shí)施實(shí)例下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施 例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。本發(fā)明低溫減壓化學(xué)氣相淀積選擇性外延高Ge組分SiGe材料的流程如附圖1所 示，該方法包括以下步驟1.準(zhǔn)備襯底。在本方法中可以采用原始硅片做為襯底，也可以先外延一層低Ge組 分SiGe層后作為襯底，對(duì)襯底進(jìn)行清洗2.在襯底上制備符合要求厚度的介質(zhì)層。根據(jù)所需要的用來選擇性外延SiGe或
4Ge的孔的尺寸大小來確定5102介質(zhì)層的厚度，一般要求孔的深寬比至少在1以上。根據(jù)不 同的要求厚度可能從幾十nm—幾個(gè)um，根據(jù)不同的Si02介質(zhì)厚度要求，可以選擇不同的 制備方法，如熱氧化，化學(xué)氣相淀積(LPCVD或PECVD)以及濺射等。3.在介質(zhì)層上制作出所需要尺寸的外延孔。利用光刻，干法刻蝕工藝在Si02介質(zhì) 層上沿不同的晶向定義出所需尺寸的高深寬比的外延孔，在孔中裸露出襯底，并進(jìn)行清洗。4.在孔中選擇性外延所需的材料層。采用低溫減壓化學(xué)氣相淀積(RPCVD)外延溫 度450°C -550°C在外延孔中進(jìn)行選擇性外延，在孔中裸露出的襯底上外延出高質(zhì)量的高Ge 組分SiGe層或純Ge層。本發(fā)明通過以上步驟，可以得到位錯(cuò)缺陷密度低于104cm_2，表面粗糙度lnm以下， 且外延層厚度比較薄的高質(zhì)量純Ge或高Ge組分SiGe晶體材料，可應(yīng)用于未來CMOS工藝 中的M0S器件的制備。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾 也應(yīng)視為本發(fā)明的保護(hù)范圍。我們通過對(duì)對(duì)低溫減壓化學(xué)氣相淀積(RPCVD)制備高Ge組分SiGe單晶薄膜的 研究，發(fā)現(xiàn)當(dāng)外延溫度在450°C -550°C之間時(shí)，以GeH4和SiH4氣體外延生長的氣體源外延 SiGe薄膜，由失配引起的位錯(cuò)絕大部分都產(chǎn)生在Si/SiGe界面處很薄的區(qū)域內(nèi)，且呈60度 在SiGe中斜向上往表面處延伸，觀察到的垂直向上延伸的位錯(cuò)數(shù)量非常少(如附圖2所 示)，結(jié)合選擇性外延工藝?yán)脗?cè)墻阻擋住晶格失配產(chǎn)生的斜位錯(cuò)繼續(xù)向上延伸到表面的 特點(diǎn)，因此采用低溫RPCVD工藝結(jié)合選擇性外延工藝可以過濾掉大部分向上延伸的位錯(cuò)表 面穿通位錯(cuò)，較小厚度的側(cè)墻即可阻擋住大部分的缺陷向上延伸，進(jìn)一步減小了所需側(cè)墻 及外延層的厚度，且由于垂直向上延伸的位錯(cuò)數(shù)量很少，因此相對(duì)于其他外延工藝可進(jìn)一 步降低位錯(cuò)密度。并且，采用低溫RPCVD外延可有效的降低外延出的SiGe層的表面粗糙度 (如附圖3所示)，這對(duì)于后邊器件的制備以及防止位錯(cuò)的無序延伸有很大的好處，有利于 制備出的材料直接應(yīng)用于器件制備，省略掉化學(xué)機(jī)械拋光(CMP)工藝步驟。因此，采用低溫 RPCVD外延工藝結(jié)合選擇性外延技術(shù)可以制備出位錯(cuò)密度更低，外延層厚度更小且表面粗 糙度很低的高質(zhì)量純Ge或高Ge組分SiGe晶體材料，應(yīng)用于未來高性能M0S器件的制備。發(fā)明的實(shí)施實(shí)例如下實(shí)施實(shí)例一首先準(zhǔn)備好Si (100)晶面的襯底，然后根據(jù)所需要的純Ge或高Ge組分SiGe材 料區(qū)域的大小通過低壓化學(xué)氣相淀積(LPCVD)工藝在襯底上制備一層所需厚度(lum)的 Si02介質(zhì)層，通過光刻以及刻蝕工藝在Si02介質(zhì)層上沿<100>晶向定義出所需尺寸(邊長 500nm)的孔，這樣得到的孔的深寬比為2，以保證刻蝕孔的側(cè)墻能夠?yàn)V掉大部分的位錯(cuò)線。 然后利用RPCVD設(shè)備在500°C下外延純Ge或高Ge組分SiGe材料，以GeH4 (流量400sCCm) 和SiH4 (流量0. 05slm)作為氣源，同時(shí)通流量為0. lOslm的氯化氫(HC1)氣體以降低在Si02 介質(zhì)上的成核幾率及生長速度，使Ge或SiGe外延都發(fā)生在孔內(nèi)與襯底的界面上，保證其二 維生長，得到所需的低位錯(cuò)密度，低表面粗糙度的純Ge層或高Ge組分SiGe層，Ge組分含 量87%，其位錯(cuò)密度低于104cm_2，表面粗糙度在lnm以下，適用于CMOS工藝中的M0S器件 制備。其結(jié)構(gòu)如附圖4所示。
實(shí)施實(shí)例二首先準(zhǔn)備好Si (100)晶面的襯底，然后根據(jù)所需要的純Ge或高Ge組分SiGe材料區(qū)域的大小通過低壓化學(xué)氣相淀積(LPCVD)工藝在襯底上制備一層所需厚度(Ium)的 SiO2介質(zhì)層，通過光刻以及刻蝕工藝在SiO2介質(zhì)層上沿<100>晶向定義出所需尺寸(邊長 500nm)的孔，這樣得到的孔的深寬比為2，以保證刻蝕孔的側(cè)墻能夠?yàn)V掉大部分的位錯(cuò)線。 然后利用RPCVD設(shè)備在550°C下外延純Ge或高Ge組分SiGe材料，以GeH4 (流量200sCCm) 和SiH4(流量0. 05slm)作為氣源，同時(shí)流量為0. IOslm的氯化氫(HCl)氣體以降低在SiO2 介質(zhì)上的成核幾率及生長速度，使Ge或SiGe外延都發(fā)生在孔內(nèi)與襯底的界面上，保證其二 維生長，得到所需的低位錯(cuò)密度，低表面粗糙度的純Ge層或高Ge組分SiGe層，Ge組分含 量53%，其位錯(cuò)密度低于104cnT2，表面粗糙度在Inm以下，適用于CMOS工藝中的MOS器件 制備。其結(jié)構(gòu)如附圖5所示。實(shí)施實(shí)例三首先準(zhǔn)備好Si (100)晶面的襯底，然后根據(jù)所需要的純Ge或高Ge組分SiGe材 料區(qū)域的大小通過低壓化學(xué)氣相淀積(LPCVD)工藝在襯底上制備一層所需厚度(Ium)的 SiO2介質(zhì)層，通過光刻以及刻蝕工藝在SiO2介質(zhì)層上沿<110>晶向定義出所需尺寸(邊長 500nm)的孔，這樣得到的孔的深寬比為2，以保證刻蝕孔的側(cè)墻能夠?yàn)V掉大部分的位錯(cuò)線。 然后利用RPCVD設(shè)備在450°C下外延純Ge或高Ge組分SiGe材料，以SiH4 (流量450sCCm) 和GeH4(流量0. 05slm)作為氣源，同時(shí)流量為0. IOslm的氯化氫(HCl)氣體以降低在SiO2 介質(zhì)上的成核幾率及生長速度，使Ge或SiGe外延都發(fā)生在孔內(nèi)與襯底的界面上，保證其二 維生長，得到所需的低位錯(cuò)密度，低表面粗糙度的純Ge層或高Ge組分SiGe層，Ge組分含 量92%，其位錯(cuò)密度低于104cm_2，表面粗糙度在Inm以下，適用于CMOS工藝中的MOS器件 制備。其結(jié)構(gòu)如附圖6所示。實(shí)施實(shí)例四首先在Si (100)晶面的圓片上外延一層低Ge組分的SiGe層作為襯底，然后根據(jù) 所需要的純Ge或高Ge組分SiGe材料區(qū)域的大小通過低壓化學(xué)氣相淀積(LPCVD)工藝在 襯底上制備一層所需厚度(Ium)的SiO2介質(zhì)層，通過光刻以及刻蝕工藝在SiO2介質(zhì)層上沿 <100>晶向定義出所需尺寸(邊長500nm)的孔，這樣得到的孔的深寬比為2，以保證刻蝕孔 的側(cè)墻能夠?yàn)V掉大部分的位錯(cuò)線。然后利用RPCVD設(shè)備在500°C下外延純Ge或高Ge組分 SiGe材料，以SiH4 (流量400sccm)和GeH4 (流量0. 05slm)做為氣源，同時(shí)流量為0. IOslm 的氯化氫(HCl)氣體以降低在SiO2介質(zhì)上的成核幾率及生長速度，使Ge或SiGe外延都發(fā) 生在孔內(nèi)與襯底的界面上，保證其二維生長，得到所需的低位錯(cuò)密度，低表面粗糙度的純Ge 層或高Ge組分SiGe層，Ge組分含量87%，其位錯(cuò)密度低于104cm_2，表面粗糙度在Inm以 下，適用于CMOS工藝中的MOS器件制備。其結(jié)構(gòu)如附圖7所示。實(shí)施實(shí)例五首先在Si (100)晶面的圓片上外延一層低Ge組分的SiGe層作為襯底，然后根據(jù) 所需要的純Ge或高Ge組分SiGe材料區(qū)域的大小通過低壓化學(xué)氣相淀積(LPCVD)工藝在 襯底上制備一層所需厚度(Ium)的SiO2介質(zhì)層，通過光刻以及刻蝕工藝在SiO2介質(zhì)層上沿 <110>晶向定義出所需尺寸(邊長500nm)的孔，這樣得到的孔的深寬比為2，以保證刻蝕孔 的側(cè)墻能夠?yàn)V掉大部分的位錯(cuò)線。然后利用RPCVD設(shè)備在450°C下外延純Ge或高Ge組分SiGe材料，以SiH4(流量450sccm)和GeH4(流量0. 05slm)作為氣源，同時(shí)流量為0. lOslm 的氯化氫(HC1)氣體以降低在Si02介質(zhì)上的成核幾率及生長速度，使Ge或SiGe外延都發(fā) 生在孔內(nèi)與襯底的界面上，保證其二維生長，得到所需的低位錯(cuò)密度，低表面粗糙度的純Ge 層或高Ge組分SiGe層，Ge組分含量92%，其位錯(cuò)密度低于104cm_2，表面粗糙度在lnm以 下，適用于CMOS工藝中的M0S器件制備。其結(jié)構(gòu)如附圖8所示。
權(quán)利要求
低溫減壓化學(xué)氣相淀積選擇性外延高Ge組分SiGe材料，其特征在于，依次包括以下步驟步驟(1)選擇原始硅片作為襯底或選擇已外延了低Ge組分SiGe層的硅片做為襯底，并清洗，在所述的低Ge組分SiGe材料中，Ge的組分不大于30％，用質(zhì)量百分比表示。步驟(2)根據(jù)所需要的高Ge組分SiGe材料區(qū)域孔的尺寸大小及深寬比用低壓化學(xué)氣相淀積(LPCVD)或等離子增強(qiáng)化學(xué)氣相淀積(PECVD)在所述襯底上制備一層所需厚度的SiO2介質(zhì)層，在所述的高Ge組分SiGe材料中，Ge的組分為50％-100％，用質(zhì)量百分比表示，所述SiO2介質(zhì)層的厚度在幾十納米(nm)-幾個(gè)微米(um)之間選取。步驟(3)利用光刻和干法刻蝕工藝在所述的SiO2介質(zhì)層上沿不同的晶向定義并刻蝕出設(shè)定尺寸的深孔，所述孔的深寬比至少大于1，并對(duì)所述孔中裸露出的單晶襯底進(jìn)行清洗。步驟(4)采用低溫減壓化學(xué)氣相淀積(RPCVD)工藝在450℃-550℃外延溫度下在所述孔中裸露出的單晶襯底上外延出所述的高Ge組分SiGe襯底。
2.根據(jù)權(quán)利要求1所述的選擇性外延高Ge組分SiGe材料的方法，其特征在于，在步驟 (4)中，以硅烷(SiH4)和鍺烷(GeH4)作為氣源，通以氯化氫(HCl)氣體以降低在所述Si02 介質(zhì)上的成核及生長速率。
全文摘要
低溫減壓化學(xué)氣相淀積(RPCVD)選擇性外延高Ge組分SiGe材料的方法屬于高鍺(Ge)組分半導(dǎo)體材料制備方法領(lǐng)域，其特征在于，含有準(zhǔn)備硅(Si)襯底或低鍺(Ge)組分SiGe襯底、在襯底上制備所需要的SiO2介質(zhì)層上光刻并刻蝕出所需深寬比大小的外延深孔并進(jìn)行清洗、采用450℃-550℃下的低溫化學(xué)氣相淀積(RPCVD)在外延深孔中選擇性外延高Ge組分鍺硅(SiGe)材料，用于MOS器件制備。本發(fā)明制備出的高鍺(Ge)組分鍺硅(SiGe)材料具有表面粗糙度低、外延厚度較薄、位錯(cuò)缺陷密度低等優(yōu)點(diǎn)。
文檔編號(hào)H01L21/311GK101866834SQ200910242318
公開日2010年10月20日 申請(qǐng)日期2009年12月11日 優(yōu)先權(quán)日2009年12月11日
發(fā)明者王敬, 許軍, 郭磊 申請(qǐng)人:清華大學(xué)