專利名稱：半導(dǎo)體集成電路器件及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件及包括該半導(dǎo)體集成電路器件的顯示裝置。
背景技術(shù)：
常規(guī)半導(dǎo)體集成電路器件包括多個用于輸入/輸出外部信號的凸塊(bump)。每個 凸塊都連接到外部輸入/輸出端子以交換電信號。此外，焊墊(pad)形成在每個凸塊之下 并連接到半導(dǎo)體集成電路器件的內(nèi)部電路。 隨著半導(dǎo)體集成電路器件變得越來越小，半導(dǎo)體芯片被凸塊占據(jù)的面積增大。因 此，更有效地利用半導(dǎo)體集成電路器件(其變得更集成并且更小)中的空間的方法是有益 的。 此外，常規(guī)半導(dǎo)體集成電路器件的運行取決于每個凸塊是否正常地接觸外部輸入 /輸出端子。因而，應(yīng)該確保每個凸塊和外部輸入/輸出端子的接觸穩(wěn)定性。

發(fā)明內(nèi)容
示例性實施例提供了具有增大的集成密度的半導(dǎo)體集成電路器件。示例性實施例 還提供了包括具有增大的集成密度的半導(dǎo)體集成電路器件的顯示裝置。 但是，示例性實施例不應(yīng)受限或限制于這里闡述的那些。通過參照下面提供的詳
細(xì)描述，上述和其它的示例性實施例對于本領(lǐng)域技術(shù)人員將變得更加明顯。 根據(jù)至少一個示例性實施例，半導(dǎo)體集成電路器件包括形成于襯底中的靜電放
電(ESD)摻雜區(qū)；形成在襯底上的凸塊；以及第一布線層和第二布線層，形成在凸塊之下相
同或基本相同的水平面。第一布線層和第二布線層彼此分隔開，每個第一布線層和第二布
線層的至少一部分與凸塊重疊。第一布線層電連接到ESD摻雜區(qū)和凸塊，第二布線層與凸
塊絕緣。 根據(jù)至少一些示例性實施例，第一布線層布置為比第二布線層更靠近EDS摻雜 區(qū)。凸塊具有長軸和短軸，第一布線層和第二布線層在凸塊的長軸方向上彼此分隔開。每 個第一布線層和第二布線層的每個邊延伸超過凸塊，除了第一布線層和第二布線層的彼此 相鄰的邊之外。第一布線層與第二布線層分隔開小于或等于約4ym的間隙。
根據(jù)至少一些示例性實施例，半導(dǎo)體集成電路器件還包括第三布線層，該第三布 線層從ESD摻雜區(qū)延伸并將ESD摻雜區(qū)電連接到第一布線層。多個第二布線層被形成并彼 此分隔開。多個凸塊在第一方向上延伸，第二布線層在第一方向上延伸使得第二布線層的 至少一部分與凸塊重疊。 根據(jù)至少一些示例性實施例，半導(dǎo)體集成電路器件還包括第二凸塊和第三凸塊， 它們與第一凸塊分隔開。第一凸塊、第二凸塊和第三凸塊在第二方向上依次布置，第三凸塊 鄰近ESD摻雜區(qū)形成。此外，半導(dǎo)體集成電路還包括分別形成在第二凸塊和第三凸塊之下 的第三布線層和第四布線層。第三布線層和第四布線層分別與第二凸塊和第三凸塊重疊。 第三布線層電連接到ESD摻雜區(qū)和第二凸塊，第四布線層電連接到ESD摻雜區(qū)和第三凸塊。第三布線層和第四布線層中每個的每個邊都延伸超過第二凸塊和第三凸塊之一。 根據(jù)至少一些示例性實施例的半導(dǎo)體集成電路器件還包括多個凸塊組。多個凸
塊組的每個都包括在第一方向上彼此分隔開的多個第一凸塊、多個第二凸塊或多個第三凸塊。 至少一個其它的示例性實施例提供了一種半導(dǎo)體集成電路器件，該半導(dǎo)體集成電 路器件包括在襯底內(nèi)沿第一方向延伸的ESD摻雜區(qū)；第一凸塊組，包括沿第一方向布置在 襯底上的多個第一凸塊；多個第一焊墊，分別形成在多個第一凸塊下；以及第一布線層，形 成在與多個第一焊墊相同或基本相同的水平面。多個第一焊墊中的每個的至少一部分與多 個第一凸塊中的相應(yīng)一個重疊，多個第一焊墊中的每個電連接到ESD摻雜區(qū)和多個第一凸 塊中的相應(yīng)一個。第一布線層在第二方向上與多個第一焊墊分隔開，并在第一方向上延伸 使得部分第一布線層與多個第一凸塊重疊。 根據(jù)至少一些示例性實施例，襯底具有長軸和短軸。第一方向是襯底的長軸的方 向，第二方向是襯底的短軸的方向。電路器件還包括至少一個第二凸塊組。至少一個第二 凸塊組中的每個包括沿第一方向布置在襯底上的多個第二凸塊。至少一個第二凸塊組和第 一凸塊組依次布置在第二方向上且彼此分隔開。 根據(jù)至少一些示例性實施例，襯底可以分為第一區(qū)域和第二區(qū)域，第一區(qū)域包括 襯底的長邊，第二區(qū)域包括襯底的另一個長邊。ESD摻雜區(qū)、第一凸塊組、至少一個第二凸塊 組、第一焊墊和第一布線層形成在第一區(qū)域中，形成在第一區(qū)域中的ESD摻雜區(qū)、第一凸塊 組、至少一個第二凸塊組、第一焊墊和第一布線層的對稱形式(symmetric versions)形成 在第二區(qū)域中。至少一個第二凸塊包括多個第二凸塊，電路器件還包括分別形成在多個第 二凸塊之下的多個第二焊墊。多個第二焊墊中的每個與多個第二凸塊中的相應(yīng)一個重疊， 并電連接到ESD摻雜區(qū)和多個第二凸塊中的相應(yīng)一個。 多個第二焊墊中的每個第二焊墊的每條邊延伸超過多個第二凸塊中的相應(yīng)一個。 第一焊墊和第一布線層中每個的三條邊延伸超過多個第一凸塊中的相應(yīng)一個，除了多個第
一焊墊中每個第一焊墊和第一布線層的彼此相鄰的邊之外。多個第一焊墊與第一布線層分 隔開小于或等于約4ym的間隙。多個第一焊墊比第一布線層更靠近ESD摻雜區(qū)，電路器件 還包括多個第二布線層，該多個第二布線層在第二方向上延伸并將多個第一焊墊中的每個 電連接到ESD摻雜區(qū)。 至少一個其它示例性實施例提供了一種半導(dǎo)體集成電路器件，該半導(dǎo)體集成電路 器件包括形成在襯底上的凸塊；以及第一布線層和第二布線層，形成在凸塊之下相同或 基本相同的水平面。第一布線層和第二布線層彼此分隔開小于或等于約4ym的間隙。每 個第一布線層和第二布線層的至少一部分與凸塊重疊。 根據(jù)至少一個其它示例性實施例，液晶顯示器包括半導(dǎo)體集成電路器件。根據(jù)至
少本示例性實施例，該半導(dǎo)體集成電路器件包括形成在襯底中的靜電放電(ESD)摻雜區(qū)；
形成在襯底上的凸塊；以及第一布線層和第二布線層，形成在凸塊之下相同或基本相同的
水平面。第一布線層和第二布線層彼此分隔開，每個第一布線層和第二布線層的至少一部
分與凸塊重疊。第一布線層電連接到ESD摻雜區(qū)和凸塊，第二布線層與凸塊絕緣。 根據(jù)至少一個其它的示例性實施例，液晶顯示器包括半導(dǎo)體集成電路器件。根據(jù)
至少本示例性實施例，該半導(dǎo)體集成電路器件包括在襯底內(nèi)第一方向上延伸的ESD摻雜區(qū)；第一凸塊組，包括沿第一方向布置在襯底上的多個第一凸塊；多個第一焊墊，分別形成 在多個第一凸塊之下；以及第一布線層，形成在與多個第一焊墊相同或基本相同的水平面。 多個第一焊墊中的每個的至少一部分與多個第一凸塊中的相應(yīng)一個重疊，多個第一焊墊中 的每個電連接到ESD摻雜區(qū)和多個第一凸塊的相應(yīng)一個。第一布線層在第二方向上與多個 第一焊墊分隔開，并在第一方向上延伸使得部分第一布線層與多個第一凸塊重疊。
根據(jù)至少另一示例性實施例，液晶顯示器包括半導(dǎo)體集成電路器件。根據(jù)至少本 示例性實施例，該半導(dǎo)體集成電路器件包括形成在襯底上的凸塊；以及第一布線層和第 二布線層，形成在凸塊之下相同或基本相同的水平面。第一布線層和第二布線層彼此間隔 開小于或等于約4 m的間隙，每個第一布線層和第二布線層的至少一部分與凸塊重疊。


通過詳細(xì)描述附圖，示例性實施例將變得更加明顯，附圖中 圖1A至圖2B是示出根據(jù)一個示例性實施例的半導(dǎo)體集成電路器件的靜電放電元 件的示意圖； 圖3是根據(jù)一個示例性實施例的半導(dǎo)體集成電路器件的布局圖；
圖4是半導(dǎo)體集成電路器件沿圖1的A-A'和B-B'線的截面圖；
圖5A至圖5C是圖3中示出的C、D和E區(qū)的放大圖；
圖6是圖4中示出的F區(qū)的放大圖； 圖7是示出根據(jù)另一示例性實施例的半導(dǎo)體集成電路器件的示意圖； 圖8是包括在根據(jù)一個示例性實施例的液晶顯示器中的液晶面板組件的局部透
視圖； 圖9是包括在根據(jù)圖8中示出的示例性實施例的液晶顯示器中的液晶面板組件的 局部俯視圖；以及 圖10是示出示例凹陷(dimple)尺寸關(guān)于布線層之間的間隙的曲線圖。
具體實施例方式
通過參照下面詳細(xì)的描述和附圖，示例性實施例將更容易理解。但是示例性實施 例可以多種不同的形式實施，而不應(yīng)被解釋為限于此處所述的那些。相反，提供這些示例性 實施例使得本公開透徹并完整。本發(fā)明應(yīng)當(dāng)由權(quán)利要求書限定。在至少一些示例性實施例 中，為了避免模糊的解釋，將不再具體描述公知的器件結(jié)構(gòu)和公知的技術(shù)。
應(yīng)當(dāng)理解，當(dāng)稱一個元件"連接到"或"耦接到"另一元件時，它可以直接在另一元 件上、連接到或耦接到另一元件，或者還可以存在插入的元件。相反，當(dāng)稱一個元件"直接連 接到"或"直接耦接到"另一元件時，不存在插入元件或?qū)?。相同的附圖標(biāo)記始終指代相同 的元件。如此處所用的，術(shù)語"和/或"包括一個或多個所列相關(guān)項目的任何及所有組合。
應(yīng)當(dāng)理解，雖然這里可使用術(shù)語第一、第二、第三等描述各種元件、組件和/或部 件，但這些元件、組件和/或區(qū)不應(yīng)受限于這些術(shù)語。這些術(shù)語僅用于將一個元件、組件或 部件與另一元件、組件或部件區(qū)別開。因此，以下討論的第一元件、組件或部件可以在不背 離本發(fā)明精神的前提下稱為第二元件、組件或部件。 這里所用的術(shù)語僅僅是為了描述特定實施例，并非要限制本發(fā)明。如此處所用的，
6除非上下文另有明確表述，否則單數(shù)形式"一 (a)"、"一 (an)"和"該(the)"均同時旨在包 括復(fù)數(shù)形式。還應(yīng)當(dāng)理解，術(shù)語"包括(comprise)"和/或"包括(comprising)"，當(dāng)在本說 明書中使用時，指定了所述組件、步驟、操作和/或元件的存在，但并不排除一個或多個其 他組件、步驟、操作、元件和/或其組合的存在或增加。 除非另行定義，此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有本發(fā)明 所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。進(jìn)一步應(yīng)當(dāng)理解的是，諸如通用詞 典中所定義的術(shù)語，除非此處加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的 語境中的含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義。
為便于描述此處可以使用諸如"在…之下"、"在…下面"、"下(lower)"、"在…之 上"、"上(u卯er)"等空間相對性術(shù)語以描述如附圖所示的一個元件或特征與另一個(些) 元件或特征之間的關(guān)系。應(yīng)當(dāng)理解，空間相對性術(shù)語是用來概括除附圖所示取向之外的使 用或操作中的器件的不同取向的。例如，如果附圖中的器件翻轉(zhuǎn)過來，被描述為"在"其他 元件或特征"之下"或"下面"的元件將會在其他元件或特征的"上方"。這樣，示例性術(shù)語 "在…下面"就能夠涵蓋之上和之下兩種取向。器件可以采取其他取向(旋轉(zhuǎn)90度或在其 他取向)，此處所用的空間相對性描述符做相應(yīng)解釋。 根據(jù)至少一個示例性實施例的半導(dǎo)體集成電路器件包括靜電放電(ESD)元件?，F(xiàn)
在將參照圖1A至圖2B描述包括在半導(dǎo)體集成電路器件中的ESD元件。 圖1A至圖2B是示出根據(jù)示例性實施例的半導(dǎo)體集成電路器件的ESD元件(或電
路)的示意圖。更具體地，圖1A是根據(jù)示例性實施例的半導(dǎo)體集成電路器件的晶體管ESD
元件110a的電路圖。圖1B是圖lA中示出的晶體管ESD元件110a的截面圖。 圖2A是根據(jù)示例性實施例的半導(dǎo)體集成電路器件的二極管ESD元件110b的電路
圖。圖2B是圖2A中示出的二極管ESD元件110b的截面圖。 根據(jù)至少一個示例性實施例，半導(dǎo)體集成電路器件可以包括一個或多個ESD保護(hù) 元件110a和110b。 ESD保護(hù)元件110a或110b是保護(hù)半導(dǎo)體集成電路器件內(nèi)部電路不受 靜電電荷影響的元件。例如，ESD保護(hù)元件110a或110b吸收(例如，快速地吸收)且釋放 由外部電源瞬間提供的較大量的電荷，而不影響內(nèi)部電路?？梢曰诙O管結(jié)構(gòu)或晶體管 結(jié)構(gòu)來設(shè)計ESD保護(hù)元件110a或110b。 如圖1A和圖1B所示，ESD保護(hù)元件110a電連接到半導(dǎo)體元件中的輸入/輸出焊 墊1/0 PAD，以與外部器件交換電信號。包括在半導(dǎo)體集成電路器件中的ESD保護(hù)元件110a 具有晶體管結(jié)構(gòu)。 當(dāng)以正常模式運行時，晶體管ESD保護(hù)元件110a響應(yīng)預(yù)驅(qū)動信號Pre. Drv而向輸 入/輸出焊墊1/0 PAD施加電源電壓或接地電壓。當(dāng)靜電放電發(fā)生時，ESD保護(hù)元件110a 允許較大量的電流流過，從而保護(hù)半導(dǎo)體集成電路免受由靜電放電引起的應(yīng)力。例如，晶體 管ESD保護(hù)元件110a將施加到輸入/輸出焊墊1/0 PAD的負(fù)ESD電壓釋放到接地電壓焊 墊Vss PAD,并將施加到輸入/輸出焊墊1/0 PAD的正ESD電壓釋放到電源電壓焊墊VDDPAD。
仍參照圖1A和圖IB，晶體管ESD保護(hù)元件110a包括至少兩個晶體管。該至少 兩個晶體管包括n溝道金屬氧化物半導(dǎo)體(NM0S)晶體管TRl和p溝道金屬氧化物半導(dǎo)體 (PM0S)晶體管TR2。 NM0S晶體管TR1的源極連接到接地電壓焊墊Vss PAD,而NM0S晶體管TR1的漏極連接到輸入/輸出焊墊I/O PAD。 NMOS晶體管TR1的柵極由預(yù)驅(qū)動信號Pre. Drv控制。在 本示例中，NMOS晶體管TR1的源極和漏極是一對在P阱中彼此分隔開的N+型摻雜區(qū)。在 示例運行中，NMOS晶體管TR1將施加到輸入/輸出焊墊I/O PAD的負(fù)ESD電壓釋放到接地 電壓焊墊VSSPAD，從而保護(hù)半導(dǎo)體集成電路。 仍參照圖1A， PMOS晶體管TR2的源極連接到電源電壓焊墊VDD PAD,而PMOS晶體 管TR2的漏極連接到輸入/輸出焊墊I/O PAD。 PMOS晶體管TR2的柵極由預(yù)驅(qū)動信號Pre. Drv控制。在本示例中，PMOS晶體管TR2的源極和漏極是一對在N阱中彼此分隔開的P+型 摻雜區(qū)。在示例運行中，PMOS晶體管TR2將施加到輸入/輸出焊墊I/O PAD的正ESD電壓 釋放到電源電壓焊墊VDDPAD，從而保護(hù)半導(dǎo)體集成電路。 參照圖2A和圖2B，包括在半導(dǎo)體集成電路器件中的ESD保護(hù)元件110b具有二極 管結(jié)構(gòu)。 二極管ESD保護(hù)器件110b包括第一二極管D01和第二二極管D02，第一二極管D01 連接在輸入/輸出焊墊1/0 PAD與接地電壓焊墊Vss PAD之間，第二二極管D02連接在輸入 /輸出焊墊I/O PAD與電源電壓焊墊VDD PAD之間。 第一二極管D01包括N+型摻雜區(qū)和P+型摻雜區(qū)。該N+型摻雜區(qū)連接到輸入/輸 出焊墊I/0 PAD。該P(yáng)+型摻雜區(qū)與該N+型摻雜區(qū)分隔開并連接到接地電壓焊墊V^ PAD。
第二二極管D02包括P+型摻雜區(qū)和N+型摻雜區(qū)。該P(yáng)+型摻雜區(qū)連接到輸入/輸 出焊墊I/0 PAD。該N+型摻雜區(qū)與該P(yáng)+型摻雜區(qū)分隔開并連接到電源電壓焊墊VDD PAD。
當(dāng)處于穩(wěn)態(tài)時，二極管ESD保護(hù)元件110b的第一二極管D01和第二二極管D02保 持關(guān)斷。當(dāng)靜電發(fā)生時，第一二極管D01和第二二極管D02導(dǎo)通以釋放靜電。在該情況下， 第一二極管D01和第二二極管D02將施加(例如，瞬時施加)到輸入/輸出焊墊I/O PAD 的較高的電壓或較大量的電荷釋放到電源電壓焊墊V。D PAD或接地電壓焊墊Va PAD，而對 內(nèi)部電路只有很小的影響或沒有影響。 圖1A至圖2B中示出的ESD保護(hù)元件110a和110b僅是示例，根據(jù)示例性實施例 的半導(dǎo)體集成電路器件還可以包括除圖1A至圖2B中示出的ESD保護(hù)元件110a和110b之 外的ESD保護(hù)元件。例如，根據(jù)示例性實施例的半導(dǎo)體集成電路器件可以包括在半導(dǎo)體技 術(shù)領(lǐng)域中通常使用的所有或基本上所有類型的ESD保護(hù)元件。 圖3是根據(jù)示例性實施例的半導(dǎo)體集成電路器件的布局圖。圖4是半導(dǎo)體集成電 路器件沿圖1的A-A'和B-B'線剖得的截面圖。圖5A至圖5C是圖3中示出的C、D和E區(qū) 的放大圖。圖6是圖4中示出的F區(qū)的放大圖。 參照圖3至圖6，半導(dǎo)體集成電路器件10包括襯底101、形成在襯底101中的一對 ESD保護(hù)元件110、第一凸塊310a至第三凸塊310c以及布線結(jié)構(gòu)200a和200c。
襯底101可以由從Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、 InAs、 InP及其組合或類 似物中選出的至少一種材料制成。襯底101可以是P型襯底或N型襯底。此外，襯底101 可以包括摻有P型雜質(zhì)的P阱或摻有N型雜質(zhì)的N阱。根據(jù)至少本示例性實施例的半導(dǎo)體 集成電路器件10的襯底101可以具有長軸和短軸。參照圖3，襯底101的長軸方向在這里 定義為X方向，襯底101的短軸方向在這里定義為Y方向。 ESD保護(hù)元件110形成在襯底101中，且在與襯底101的長軸方向(X方向)平行 的方向上延伸。ESD保護(hù)元件110設(shè)置為鄰近襯底101的彼此面對的各個長邊。在本示例中，ESD保護(hù)元件110可以沿襯底101的各個長邊設(shè)置為彼此對稱。圖4中示出的ESD保 護(hù)元件110是晶體管型。然而，示例性實施例不限于晶體管型，可以使用在半導(dǎo)體領(lǐng)域中用 于半導(dǎo)體集成電路器件的所有常規(guī)類型的ESD保護(hù)元件。 仍參照圖3，每個ESD保護(hù)元件110通過布線結(jié)構(gòu)200a和200c電連接到第一凸塊 310a至第三凸塊310c。在本示例中，布線結(jié)構(gòu)200a和200c連接到每個ESD保護(hù)元件110 的摻雜區(qū)(在下文，稱為"ESD摻雜區(qū)")。在圖4中，布線結(jié)構(gòu)200a和200c連接到N+型摻 雜區(qū)。然而，示例性實施例不限于此。例如，連接到布線結(jié)構(gòu)200a和200c的ESD摻雜區(qū)可 以是連接到圖1B和2B中示出的輸入/輸出焊墊I/O PAD的N+型摻雜區(qū)或P+型摻雜區(qū)。
除了ESD保護(hù)元件110之外，根據(jù)要實現(xiàn)的電路的設(shè)計，多個集成電路和周邊組件 形成在襯底101上。層間絕緣膜130形成在具有集成電路的襯底101上，并由此覆蓋該集 成電路。 在層間絕緣膜130上形成第一凸塊310a至第三凸塊310c。第一凸塊310a至第三 凸塊310c是通過形成在每個第一凸塊310a至第三凸塊310c之下的第一焊墊210a至第三 焊墊210c連接到半導(dǎo)體集成電路輸入/輸出元件的輸入/輸出節(jié)點。如此處所述，該焊墊 還可以被稱為布線層。第一凸塊310a至第三凸塊310c還連接到外部焊墊以與外部器件交 換電信號。此外，第一凸塊310a至第三凸塊310c電連接到每個ESD保護(hù)元件llO(更具體 地，電連接到ESD摻雜區(qū))。 第一凸塊310a至第三凸塊310c形成在層間絕緣膜130上。在本示例中，包括第 一凸塊310a的第一凸塊組BGl設(shè)置在第一方向(X方向)上；包括第二凸塊310b的第二凸 塊組BG2設(shè)置在第一方向上，但在第二方向(Y方向)上與第一凸塊組分隔開。包括第三凸 塊310c的第三凸塊組BG3也布置在第一方向上，但在第二方向上與第一凸塊組和第二凸塊 組分隔開。此外，第三凸塊組BG3中的每個第三凸塊310c在第一方向上從相應(yīng)的第一凸塊 310a和第二凸塊310b偏移。 參照圖3，根據(jù)至少本示例性實施例的半導(dǎo)體集成電路器件10包括鄰近半導(dǎo)體集 成電路器件10的一個長邊形成的至少三排凸塊組。半導(dǎo)體集成電路10還包括至少另外三 排凸塊組，該至少另外三排凸塊組與上述至少三排凸塊組對稱并形成為鄰近半導(dǎo)體集成電 路器件10的另一長邊。盡管在圖3中僅示出六排凸塊組，但是示例性實施例不限于六排。 顯然，可以形成多于或少于六排凸塊組。 第一焊墊210a至第三焊墊210c分別形成在第一凸塊310a至第三凸塊310c之下 并分別電連接到第一凸塊310a至第三凸塊310c。第一焊墊210a至第三焊墊210c將輸入 /輸出信號傳送到每個ESD保護(hù)元件110中。第一凸塊310a至第三凸塊310c分別通過接 觸320a至320c電連接到第一焊墊210a至第三焊墊210c。第一焊墊210a至第三焊墊210c 可以具有分別與接觸320a至320c重疊或與接觸320a至320c的側(cè)壁對準(zhǔn)的至少一個邊。 第一焊墊210a至第三焊墊210c設(shè)置在第一凸塊310a至第三凸塊310c中相應(yīng)一個之下， 第一焊墊210a至第三焊墊210c中每個的至少一部分與第一凸塊310a至第三凸塊310c中 的相應(yīng)一個重疊。換句話說，第一焊墊210a至第三焊墊210c與第一凸塊310a至第三凸塊 310c中的相應(yīng)一個部分地或完全地重疊。 更具體地，參照圖3至圖5A和圖5C，形成在每個第一凸塊310a之下的第一焊墊 210a可以比每個第一凸塊310a大。這樣，第一焊墊210a的四個邊延伸超過相應(yīng)的一個第一凸塊310a的四個邊，以通過使每個第一凸塊310a的上表面盡可能平坦來加強(qiáng)每個第一 凸塊310a與外部焊墊之間的接觸。在本示例中，可以調(diào)整每個第一凸塊310a的四個邊與 第一焊墊210a的四個邊分隔開的距離al至a4(在圖5A中示出)而不影響每個第一凸塊 310a的上表面的平坦性。在本示例中，距離al至a4可以小于或等于約10 y m。
可選地，可以減小第一焊墊210a的尺寸使得第一焊墊210a的四個邊在每個第一 凸塊310a的四個邊之內(nèi)。這樣，在每個第一凸塊310a之下的區(qū)域可以分為形成第一焊墊 210a的區(qū)域和不形成第一焊墊210a的區(qū)域。從而，在形成第一焊墊210a的區(qū)域與不形成 第一焊墊210a的區(qū)域之間會產(chǎn)生臺階高度(st印height)。該臺階高度會影響(例如，減 小)每個第一凸塊310a的上表面的平坦性。 每個第一凸塊310a連接到外部輸入/輸出端子，并由此傳送輸入/輸出信號。半 導(dǎo)體集成電路器件10的運行取決于(例如，極大地取決于)每個第一凸塊310a是否正常 接觸外部輸入/輸出端子。因此，每個第一凸塊310a以相對穩(wěn)定的方式接觸外部輸入/輸 出端子。為此，每個第一凸塊310a的上表面可以盡可能平坦，使得該表面可以以相對穩(wěn)定 的方式接觸并附著到外部輸入/輸出端子。 在根據(jù)至少本示例性實施例的半導(dǎo)體集成電路器件10中，形成在每個第一凸塊 310a下的第一焊墊210a的四個邊延伸超過每個第一凸塊310a的四個邊。因此，可以改善 每個第一凸塊310a的上表面的平坦性，從而可以增強(qiáng)半導(dǎo)體集成電路器件10的穩(wěn)定性。
第一焊墊210a連接到每個ESD保護(hù)元件110和/或輸入/輸出元件。例如，如圖 4所示，第一焊墊210a通過布線結(jié)構(gòu)200a連接到每個ESD保護(hù)元件110 (更具體地，ESD摻 雜區(qū))。布線結(jié)構(gòu)200a通過將多個布線層和多個通孔(via)交替堆疊在層間絕緣膜130內(nèi) 而形成。 上面所述也可以應(yīng)用到第二凸塊310b和第二焊墊210b。例如，第二焊墊210b的 四個邊延伸超過每個第二凸塊310b的四個邊。此外，第二焊墊210b連接到每個ESD保護(hù) 元件110和/或輸入/輸出端子。在本示例中，第二焊墊210b通過布線結(jié)構(gòu)(未示出)連 接到每個ESD保護(hù)元件110 (更具體地，ESD摻雜區(qū))，該布線結(jié)構(gòu)通過將多個布線層和多個 通孔交替堆疊在層間絕緣膜130內(nèi)而形成。 參照圖3、圖4、圖5B、圖5C和圖6，形成在每個第三凸塊310c之下的第三焊墊210c 與每個第三凸塊310c的一部分重疊，以在每個第三凸塊310c之下形成上布線220 (其將在 后面描述)。通常，形成在單個集成電路器件中的多個凸塊具有相同或相似的尺寸。形成在 每個第三凸塊310c之下的第三焊墊210c與每個第三凸塊310c的一部分重疊的情況表明， 第三焊墊210c小于第一焊墊210a和第二焊墊210b，盡管不總是這樣。
因為第三焊墊210c電連接到每個ESD保護(hù)元件110，所以第三焊墊210c可以形成 在每個第三凸塊310c之下且在較靠近每個ESD保護(hù)元件110的位置。此外，第三焊墊210c 的上表面的三個邊(除了與每個第三凸塊310c的一部分重疊的一個邊之外)延伸超過每 個第三凸塊310c。在本示例中，第三焊墊210c的三個邊與每個第三凸塊310c分隔開的距 離bl至b3可以等于或近似于第一焊墊210a的各邊與每個第一凸塊310a分隔開的距離al 至a4。例如，距離bl至b3可以小于或等于約10iim。 第三焊墊210c電連接到每個ESD保護(hù)元件110和/或輸入/輸出端子。例如，如 圖4所示，第三焊墊210c通過布線結(jié)構(gòu)200c連接到每個ESD保護(hù)元件110 (更具體地，ESD摻雜區(qū))。布線結(jié)構(gòu)200c通過將多個布線層和多個通孔交替堆疊在層間絕緣膜130內(nèi)而形 成。 參照圖3、圖4和圖6，第三焊墊210c在水平方向上(更具體地，在襯底101的短 軸方向(Y方向)上)與每個ESD保護(hù)元件110分隔開。為了電連接第三焊墊210c和每個 ESD保護(hù)元件IIO，第三焊墊210c連接到第一通孔232 (見圖6)，連接到第一通孔232的中 間布線層230向每個ESD保護(hù)元件110延伸。中間布線層230連接到形成在每個ESD保護(hù) 元件110上的布線結(jié)構(gòu)200c，從而將每個ESD保護(hù)元件110電連接到第三凸塊310c。例 如，中間布線層230可以沿襯底101的短軸方向(Y方向)從每個ESD保護(hù)元件110延伸到 在第三焊墊210c之下。中間布線層230可以形成在與形成有第三焊墊210c的層不同的層 上。例如，中間布線層230可以形成在比形成有第三焊墊210c的層低的層上。同時，布線 結(jié)構(gòu)200a或200c設(shè)置在第一凸塊310a至第三凸塊310c之一的下方。此外，ESD摻雜區(qū) 設(shè)置在第一凸塊310a至第三凸塊310c之一的下方。 例如，上布線220可以在襯底101的長軸方向(X方向)上延伸，并可以與ESD保護(hù) 元件110延伸的方向和/或第三凸塊310c布置的方向相同或基本相同。從而，上布線220 形成在第三凸塊310c之下，上布線220的一部分與每個第三凸塊310c重疊。此外，上布線 220與第三焊墊210c分隔開且在與第三焊墊210c相同或基本相同的水平面上，并在一個方 向上延伸。層間絕緣膜130插設(shè)在第三凸塊310c與上布線220之間以使第三凸塊310c與 上布線220絕緣。 上布線220與第三焊墊210c分隔開指定的、所需的或預(yù)定的距離，并形成在與第 三焊墊210c相同或基本相同的水平面上。第三凸塊310c可以具有短軸和長軸，布置第三 凸塊310c的方向可以與第三凸塊310c的短軸方向相同或基本相同。第三焊墊210c和上 布線220可以在第三凸塊310c的長軸方向上彼此分隔開。這樣，第三焊墊210c與上布線 220之間的距離"c"(在圖5B和6中示出)可以小于或等于約4iim。 如上所述，上布線220在第三凸塊310c之下延伸。此外，上布線220的一部分與 每個第三凸塊310c重疊。在本示例中，上布線220的一個邊不與每個第三凸塊310c重疊， 而是延伸超過每個第三凸塊310c。參照圖5B中示出的示例性實施例，上布線220的一個邊 與每個第三凸塊310c分隔開距離"d"。 現(xiàn)在將參照圖5B和圖6更詳細(xì)地描述根據(jù)至少本示例性實施例的半導(dǎo)體集成電 路器件10的第三凸塊310c、第三焊墊210c和上布線220之間的關(guān)系。
參照圖5B和圖6，第三焊墊210c和上布線220形成在每個第三凸塊310c之下， 以與每個第三凸塊310c重疊。第三焊墊210c電連接到每個第三凸塊310c，從而連接到每 個ESD保護(hù)元件110和/或輸入/輸出元件。第三焊墊210c對應(yīng)于形成在每個第一凸塊 310a下的第一焊墊210a和形成在每個第二凸塊310b下的第二焊墊210b。上布線220與 第三凸塊310c絕緣，并可以用于路徑選擇(routing)。 例如，形成在第三凸塊310c之下且在與第三焊墊210c相同或基本相同的水平面 上的上布線220可以用作路徑選擇的額外布線。此外，由于上布線220形成在與第三焊墊 210c相同或基本相同的水平面上并且部分上布線220與每個第三凸塊310c重疊，所以可以 更有效地利用半導(dǎo)體集成電路器件10中的空間。所以，可以增大半導(dǎo)體集成電路器件10 的集成密度。
11
隨著半導(dǎo)體集成電路器件越來越小，半導(dǎo)體芯片的尺寸減小，半導(dǎo)體芯片被凸塊 占用的面積增加。例如，當(dāng)在顯示器驅(qū)動集成電路(DDI)芯片中有數(shù)百或數(shù)千的輸入/輸 出端子時，凸塊占用半導(dǎo)體芯片的較大的面積。因此，如果通過在根據(jù)至少本示例性實施例 的半導(dǎo)體集成電路器件IO中形成布線而有效地利用第三凸塊310c之下的區(qū)域，可以增大 半導(dǎo)體集成電路器件10的集成密度。 例如，當(dāng)DDI芯片中的短軸比長軸短(例如，短很多)時，可以更有效地利用短軸 的區(qū)域，從而提高集成密度。如圖3所示當(dāng)半導(dǎo)體集成電路器件10在長軸方向(X方向) 上的長度比半導(dǎo)體集成電路器件10在短軸方向(Y方向)上的長度短(例如，短得多)時， 可以增大半導(dǎo)體集成電路器件10在短軸方向(Y方向)上的集成密度，以進(jìn)一步減小半導(dǎo) 體集成電路器件10在短軸方向(Y方向)上的長度。 為了更好地附著到外部焊墊，每個凸塊的上表面可以形成得盡可能平坦。然而， 當(dāng)在凸塊之下形成兩個或多個圖案時，凸塊上表面的平坦性會被形成在凸塊之下的圖案破 壞。這是因為凸塊上表面的平坦性會受到圖案均勻性的影響。凸塊上表面的平坦性根據(jù)形 成在凸塊之下的兩個圖案之間的間隙而變化。因此，必須調(diào)整兩個圖案之間的間隙使得凸 塊的上表面盡可能平坦。例如，兩個圖案可以分隔開一間隙，該間隙改善了凸塊上表面的平 坦性并使兩個圖案彼此絕緣。 在根據(jù)至少本示例性實施例的半導(dǎo)體集成電路器件10中，在形成于每個第三凸 塊310c下的兩個圖案(例如，第三焊墊210c和上布線220)之間的距離"c"被調(diào)整為小于 或等于約4ym，使得每個第三凸塊310c的上表面保持指定的、所需的或預(yù)定的平坦度。根 據(jù)后面具體描述的實驗結(jié)果，當(dāng)形成于每個第三凸塊310c下的兩個圖案之間的距離"c"小 于或等于約4 ii m時，每個第三凸塊310c的平坦性得到改善。 在根據(jù)至少本示例性實施例的半導(dǎo)體集成電路器件10中，形成在每個第三凸塊 310c之下的第三焊墊210c的邊和形成在第三凸塊310c之下的上布線220的邊可以延伸超 過每個第三凸塊310c，除了第三焊墊210c和上布線220的彼此相鄰的邊之外。例如，第三 焊墊210c的三個邊可以與每個第三凸塊310c分隔開距離bl至b3，上布線220的一個邊可 以與第三凸塊310c分隔開距離"d"。因此，除了距離"c"之夕卜，在第三凸塊310c之下的區(qū) 域中產(chǎn)生很小的臺階高度或者沒有臺階高度。因此，改善了每個第三凸塊310c的上表面的 平坦性。此外，因為距離"c"被保持為小于或等于約4踐以減小(例如，最小化)對每個 第三凸塊310c的上表面的平坦性的影響，所以可以改善每個第三凸塊310c的上表面的平 坦性。因此，每個第三凸塊310c可以以更穩(wěn)定的方式接觸外部端子。 圖7是示出根據(jù)另一示例性實施例的半導(dǎo)體集成電路器件的示意圖。根據(jù)至少本
示例性實施例的半導(dǎo)體集成電路器件與根據(jù)上述示例性實施例的半導(dǎo)體集成電路器件IO
的不同之處在于第一上布線222和第二上布線224形成在第三凸塊310c之下。 參照圖7，第三焊墊212c、第一上布線222和第二上布線224形成在每個第三凸塊
310c之下。第三焊墊212c通過第三接觸322c連接到每個第三凸塊310c。第一上布線222
形成在與第三焊墊212c相同或基本相同的水平面上，并與第三焊墊212c分隔開距離"cl"。
第二上布線224形成在與第一上布線222相同或基本相同的水平面上，并與第一上布線222
分隔開距離"c2"。在本示例中，距離"cl"和距離"c2"可以小于或等于約4ym。 在根據(jù)至少本示例性實施例的半導(dǎo)體集成電路器件中，兩個路徑選擇布線層(例如，第一上布線222和第二上布線224)形成在第三凸塊310c之下。從而，可以增大根據(jù)至 少本示例性實施例的半導(dǎo)體集成電路器件的集成密度。 圖8是包括在根據(jù)示例性實施例的液晶顯示器(LCD)中的液晶面板組件500的局 部透視圖。圖9是包括在根據(jù)圖8中示出的示例性實施例的LCD中的液晶面板組件500的 局部俯視圖。 參照圖8和圖9，根據(jù)至少本示例性實施例的LCD包括液晶面板組件500。液晶面 板組件500包括液晶面板510、第一柔性膜550、第二柔性膜560、第一印刷電路板(PCB) 520 和第二PCB 525。 液晶面板510包括下顯示面板512和上顯示面板514，上顯示面板514小于下顯示 面板512并面對下顯示面板512。下顯示面板512包括柵極線(gateline)532、數(shù)據(jù)線534、 薄膜晶體管、像素電極等。上顯示面板514包括黑矩陣、濾色器、公共電極等。液晶層(未 示出)插設(shè)在上顯示面板514與下顯示面板512之間。 第一柔性膜550和第二柔性膜560中的每個可以是柵極芯片膜封裝或數(shù)字芯片膜 封裝。柵極芯片膜封裝或數(shù)字膜封裝可以是但不限于載帶式封裝(t即e carrier package, TCP)或膜上芯片(chip on film，COF)封裝。 第一柔性膜550接觸下顯示面板512。每個第一柔性膜550包括柵極線和柵極驅(qū) 動IC芯片lOa，柵極線形成在基膜(base film)上并延伸到下顯示面板512，柵極驅(qū)動IC 芯片10a形成在基膜上。柵極驅(qū)動IC芯片lOa是一種半導(dǎo)體芯片，可以使用在根據(jù)至少一 些示例性實施例的半導(dǎo)體集成電路器件中。柵極驅(qū)動IC芯片10a和柵極線532可以采用 例如載帶自動接合(tapeautomated bonding, TAB)方法安裝在每個第一柔性膜550上。
第二柔性膜560接觸下顯示面板512。每個第二柔性膜560包括數(shù)據(jù)線534和數(shù) 據(jù)驅(qū)動芯片10b，數(shù)據(jù)線534形成在基膜上并延伸到下顯示面板512，數(shù)據(jù)驅(qū)動芯片10b形 成在基膜上。數(shù)據(jù)驅(qū)動IC芯片lOb是一種半導(dǎo)體芯片，可以使用在根據(jù)至少一些示例性實 施例的半導(dǎo)體集成電路器件中。數(shù)據(jù)驅(qū)動IC芯片10b和數(shù)據(jù)線534可以采用TAB方法安 裝在每個第二柔性膜560上。 圖10是示出示例凹陷尺寸關(guān)于布線層之間的間隙的曲線圖。 圖10中示出的結(jié)果是通過在凸塊之下形成兩個或多個布線層并測量凸塊上表面 中的凹陷的尺寸相對于布線層之間的間隙的變化而獲得。在本示例中，凹陷的尺寸是通過 改變布線層之間的間隙使用接觸式輪廓儀(contactprofiler)測量，所用凸塊的高度為約 1600 ym。凸塊上表面的區(qū)域中的最高點與最低點之間的距離(其對應(yīng)于布線層之間的間 隙)測量作為凹陷的尺寸。 參照圖10，隨著布線層之間的間隙增大，凹陷的尺寸也增大。例如，當(dāng)布線層之間 的間隙大于或等于約5 m時，凹陷的尺寸大于或等于約1. 1 P m。 因此，當(dāng)形成在凸塊之下的布線層之間的間隙被調(diào)整為小于或等于約4 m時， 形成在高度為約1600ym的凸塊的上表面中的凹陷的尺寸可以被調(diào)整為小于或等于約 1. 1 li m。 盡管已經(jīng)具體示出并描述了一些示例性實施例，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解， 可以在形式和細(xì)節(jié)上做出各種變化而不脫離由權(quán)利要求書限定的精神和范圍。示例性實施 例應(yīng)被認(rèn)為僅是描述性的而不是為了限制的目的。
本申請要求于2008年11月17日提交到韓國知識產(chǎn)權(quán)局的韓國專利申請 No. 10-2008-0114153的權(quán)益，其公開在此整體引入以作參考。
權(quán)利要求
一種半導(dǎo)體集成電路器件，包括形成在襯底中的靜電放電摻雜區(qū)；形成在所述襯底上的凸塊；以及至少第一布線層和第二布線層，形成在所述凸塊之下相同水平面上，所述第一布線層和所述第二布線層彼此分隔開，并且每個所述第一布線層和所述第二布線層的至少一部分與所述凸塊重疊；其中所述第一布線層電連接到所述靜電放電摻雜區(qū)和所述凸塊，以及所述第二布線層與所述凸塊絕緣。
2. 如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述第一布線層比所述第二布線層 更靠近所述靜電放電摻雜區(qū)。
3. 如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述第一布線層與所述第二布線層 分隔開小于或等于約4ii m的間隙。
4. 如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中多個第二布線層被形成并彼此分隔開。
5. 如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中多個凸塊布置在第一方向上，并且 所述第二布線層在所述第一方向上延伸，使得所述第二布線層的至少一部分與所述凸塊重
6. 如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述凸塊是第一凸塊，并且所述器 件還包括第二凸塊和第三凸塊，與所述第一凸塊分隔開，其中所述第一凸塊、所述第二凸塊和所述第三凸塊在第二方向上依次布置，以及 所述第三凸塊形成為鄰近所述靜電放電摻雜區(qū)。
7. —種半導(dǎo)體集成電路器件，包括 形成在襯底中的靜電放電摻雜區(qū)；第一凸塊組，包括沿第一方向布置在所述襯底上的多個第一凸塊； 多個第一焊墊，分別形成在所述第一凸塊下，所述多個第一焊墊中的每個的至少一部分與所述第一凸塊中的相應(yīng)一個重疊，所述多個第一焊墊中的每個電連接到所述靜電放電摻雜區(qū)和所述第一凸塊中的相應(yīng)一個；以及第一布線層，形成在與所述第一焊墊相同的水平面上，所述第一布線層在第二方向上與所述第一焊墊分隔開，所述第一布線層在所述第一方向上延伸，使得部分所述第一布線層與所述第一凸塊重疊。
8. 如權(quán)利要求7所述的半導(dǎo)體集成電路器件，還包括至少一個第二凸塊組，所述至少一個第二凸塊組中的每個包括沿第一方向布置在所述 襯底上的多個第二凸塊；其中所述至少一個第二凸塊組和所述第一凸塊組依次布置在所述第二方向上并彼此 分隔開，以及其中所述襯底具有長軸和短軸，并且其中所述第一方向是所述襯底的長軸的方向，所 述第二方向是所述襯底的短軸的方向。
9. 如權(quán)利要求8所述的半導(dǎo)體集成電路器件，其中所述襯底分為包括所述襯底的一個長邊的第一區(qū)域以及包括所述襯底的另一長邊的第二區(qū)域，以及其中所述靜電放電摻雜區(qū)、所述第一凸塊組、所述至少一個第二凸塊組、所述第一焊墊和所述第一布線層形成在所述第一區(qū)域中，形成在所述第一區(qū)域中的所述靜電放電摻雜區(qū)、所述第一凸塊組、所述至少一個第二凸塊組、所述第一焊墊和所述第一布線層的對稱形式形成在所述第二區(qū)域中。
10.如權(quán)利要求7所述的半導(dǎo)體集成電路器件，其中所述多個第一焊墊與所述第一布線層分隔開小于或等于約4ii m的間隙。
全文摘要
本發(fā)明提供了半導(dǎo)體集成電路器件及顯示裝置。一種半導(dǎo)體集成電路器件包括形成在襯底中的靜電放電(ESD)摻雜區(qū)；形成在襯底上的凸塊；以及第一布線層和第二布線層，形成在凸塊之下相同的水平面上。第一布線層和第二布線層彼此分隔開，每個第一布線層和第二布線層的至少一部分與凸塊重疊。第一布線層電連接到ESD摻雜區(qū)和凸塊，第二布線層與凸塊絕緣。
文檔編號H01L23/528GK101752337SQ200910253079
公開日2010年6月23日 申請日期2009年11月17日 優(yōu)先權(quán)日2008年11月17日
發(fā)明者嚴(yán)炅恩, 房基仁, 樸明圭, 李泰政 申請人:三星電子株式會社