專利名稱：基于電流熔斷的多晶熔絲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及基于電流熔斷的多晶熔絲電路，
用于對半導(dǎo)體集成電路的修調(diào)。
背景技術(shù)：
隨著現(xiàn)代通訊技術(shù)和信號處理技術(shù)的發(fā)展，對高速高精度半導(dǎo)體集成電路的需求 越來越大。半導(dǎo)體芯片生產(chǎn)過程中存在種種不理想的因素，生產(chǎn)出的半導(dǎo)體芯片性能往往 很難在保證高速信號處理的同時滿足高精度的信號處理要求。出于對成本的考慮，使用更 先進(jìn)的生產(chǎn)技術(shù)減少生產(chǎn)過程中的不理想因素并非是上上之選。而基于現(xiàn)有技術(shù)對集成電 路芯片進(jìn)行修調(diào)往往能同時滿足性能和成本的要求。 通過熔絲對集成電路修調(diào)是常用的修調(diào)技術(shù)。這種技術(shù)主要用于需要永久修調(diào)的 半導(dǎo)體集成電路，可對一處或多處進(jìn)行修調(diào)?，F(xiàn)有的熔絲電路按熔斷方式主要有激光熔斷 和電流熔斷兩種。其中，激光熔斷多晶熔絲電路需要使用激光熔斷多晶熔絲；電流熔斷多晶 熔絲電路在芯片測試過程中通過探針提供電流熔斷多晶熔絲。電流熔斷多晶熔絲電路需要 在熔絲兩端放置供探針接觸和提供電流通路的壓焊點(diǎn)(PAD)。因而需要較大的面積，造成芯 片成本較高，特別是在使用較多熔絲時問題尤其嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述已有電流熔斷多晶熔絲電路的不足，提供一種基于電 流熔斷的多晶熔絲電路，以有效減小電流熔斷多晶熔絲電路面積，降低芯片制造成本，有效 實(shí)現(xiàn)熔絲電路熔斷。 實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案是設(shè)置多晶熔絲熔斷的控制控制電路和輸出變換 器，將多晶熔絲的一端與電源連接，另一端與熔斷控制電路和輸出變換器連接，該熔斷控制 電路主要由NM0S晶體管緩沖器M1和NM0S晶體管電平穩(wěn)定器M2并聯(lián)組成，用于產(chǎn)生熔斷 熔絲所需的大電流并保證輸出電平穩(wěn)定；該輸出變換器主要由反相器構(gòu)成，用于保證多晶 熔絲電路輸出電平是標(biāo)準(zhǔn)數(shù)字邏輯電平。 所述的NM0S晶體管緩沖器M1的漏極與多晶熔絲連接，柵極與熔絲熔斷控制信號 CONTROL連接，源極和襯底與地電平連接，該熔絲熔斷控制信號控制NM0S晶體管緩沖器Ml 的開啟，以產(chǎn)生熔斷熔絲所需的大電流，并提供熔斷熔絲的大電流到地電平之間的通路，使 熔絲熔斷。 所述的NM0S晶體管電平穩(wěn)定器M2的漏極與多晶熔絲及NM0S晶體管緩沖器M1的 漏極連接，柵極與偏置電壓Vbias連接，源極和襯底與地電平連接，多晶熔絲電路開始工作 后，該偏置電壓控制NM0S晶體管電平穩(wěn)定器M2 —直開啟，以保證熔斷的多晶熔絲電路或未 熔斷的多晶熔絲電路輸出均穩(wěn)定。 所述的反相器的輸入端與NM0S晶體管緩沖器Ml的漏極、NM0S晶體管電平穩(wěn)定器 M2的漏極及多晶熔絲連接，輸出端作為多晶熔絲電路的輸出。
所述反相器由PM0S晶體管M3與NMOS晶體管M4串聯(lián)組成，該兩管的寬長比相匹 配。 根據(jù)上述方案，芯片修調(diào)熔斷熔絲只需將熔絲熔斷控制信號CONTROL置為高電 平，開啟NM0S晶體管緩沖器M1，產(chǎn)生熔斷熔絲的200 500毫安電流。在該電流作用下，多晶 熔絲熔斷。 本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn) 本發(fā)明由于設(shè)置了多晶熔絲熔斷的控制電路，避免了現(xiàn)有技術(shù)中熔斷熔絲需使用 壓焊點(diǎn)的缺陷，減小多晶熔絲電路面積，節(jié)省芯片面積，降低芯片成本。同時由于本發(fā)明設(shè) 置了多晶熔絲熔斷電路輸出變換器，通過該電路輸出標(biāo)準(zhǔn)數(shù)字邏輯電平，控制開關(guān)、寄存器 可以實(shí)現(xiàn)半導(dǎo)體集成電路的修調(diào)和編程。


圖1為本發(fā)明的電路原理圖；
圖2為本發(fā)明的反相器電路原理圖。
具體實(shí)施例方式
為了使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和
附圖，對本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)地說明。在此，本發(fā)明的示意性實(shí)施例及說明用于解釋
本發(fā)明，但并不作為對本發(fā)明的限定。 首先，對本發(fā)明所涉及的專業(yè)術(shù)語進(jìn)行說明 腦S :N-cha騰l metal oxide semiconductor FET， N溝道金屬氧化物半導(dǎo)體場 效應(yīng)晶體管。 PMOS :P-cha騰l metal oxide semiconductor FET， P溝道金屬氧化物半導(dǎo)體場 效應(yīng)晶體管。 參見圖1，本發(fā)明主要由多晶熔絲、熔斷控制電路和輸出變換器組成，其中，多晶熔 絲IO，串聯(lián)在外部半導(dǎo)體集成電路電源與熔斷控制結(jié)構(gòu)之間，是多晶熔絲電路的主要結(jié)構(gòu)； 熔斷控制電路20，由NMOS晶體管緩沖器Ml和NMOS晶體管電平穩(wěn)定器M2組成，NMOS晶體 管緩沖器M1的漏極與多晶熔絲連接，柵極與熔絲熔斷控制信號CONTROL連接，源極和襯底 與地電平連接；NMOS晶體管電平穩(wěn)定器M2的漏極與多晶熔絲及NMOS晶體管Ml的漏極連 接，柵極與偏置電壓Vbias連接，源極和襯底與地電平連接，熔斷控制電路20串聯(lián)在多晶熔 絲IO與地之間，用于產(chǎn)生熔斷熔絲所需的大電流并保證輸出電平穩(wěn)定；輸出變換器30，由 PMOS晶體管M3與NMOS晶體管M4串聯(lián)組成的反相器構(gòu)成，如圖2所示。PMOS晶體管M3的 柵極與NMOS晶體管M4的柵極相連構(gòu)成反相器輸入端，PMOS晶體管M3的漏極與NMOS晶體 管M4的漏極相連構(gòu)成反相器輸出端，其中，PMOS晶體管M3的漏極與反相器輸出端連接，柵 極與反相器輸入端連接，源極和襯底與電源電平連接，NMOS晶體管M4的漏極與反相器輸出 端連接，柵極與反相器輸入端連接，源極和襯底與地電平連接，反相器的輸入端與NMOS晶 體管緩沖器M1的漏極、NM0S晶體管電平穩(wěn)定器M2的漏極及多晶熔絲IO連接，輸出端作為 多晶熔絲電路的輸出，用于保證多晶熔絲電路輸出電平是標(biāo)準(zhǔn)數(shù)字邏輯電平。PMOS晶體管 M3的寬長比與所述NMOS晶體管M4的寬長比設(shè)置是匹配的，該反相器的閾值電壓是電源電壓的一半，因此輸出變換器30可以輸出標(biāo)準(zhǔn)數(shù)字邏輯電平。 由上述結(jié)構(gòu)可知，要熔斷多晶熔絲10，僅需將C0NRTR0L信號變?yōu)楦唠娖剑藭r NM0S晶體管緩沖器M1導(dǎo)通，NM0S晶體管電平穩(wěn)定器M2導(dǎo)通。NM0S晶體管緩沖器M1寬長 比為300 600，產(chǎn)生熔斷熔絲所需的大電流。NM0S晶體管電平穩(wěn)定器M2寬長比為廣10，流 過電流為2 3微安，與NM0S晶體管緩沖器Ml產(chǎn)生電流相比可以忽略。在NM0S晶體管緩沖 器M1產(chǎn)生的電流作用下，熔絲被熔斷，這一過程僅在半導(dǎo)體集成電路中測時持續(xù)3 5微秒。
本發(fā)明的工作原理介紹如下 在正常工作中，被熔斷的熔絲多晶熔絲電路，NM0S晶體管緩沖器M1截止，NM0S晶 體管電平穩(wěn)定器M2工作在線性區(qū)，熔絲被熔斷，所在支路開路。此時，NM0S晶體管緩沖器 Ml和NM0S晶體管電平穩(wěn)定器M2漏極電位沒有上拉通路，低于輸出變換器閾值電壓，輸出變 換器30輸出高電平，即多晶熔絲電路輸出高電平。 在正常工作中，未熔斷的多晶熔絲電路，C0NRTR0L信號一直為低電平，NMOS晶體 管緩沖器M1截止，NMOS晶體管電平穩(wěn)定器M2由偏置電壓Vbias偏置，工作在飽和區(qū)。此 時，NMOS晶體管緩沖器Ml和NMOS晶體管電平穩(wěn)定器M2漏極電位由熔絲電阻與NM0S晶體 管電平穩(wěn)定器M2導(dǎo)通電阻分壓決定，其電位高于輸出變換器30閾值電壓，由于該漏極電位 不是標(biāo)準(zhǔn)數(shù)字邏輯電平，必須要經(jīng)過輸出變換器30變換，使多晶熔絲電路輸出地電平。
在半導(dǎo)體集成電路芯片上電或是受到干擾時，無論多晶熔絲IO熔斷與否，NMOS 晶體管緩沖器M1和NMOS晶體管電平穩(wěn)定器M2的漏極電位都會發(fā)生改變。當(dāng)該電位上升 時，在偏置電壓Vbias控制下，NMOS晶體管電平穩(wěn)定器M2 —直開啟，NMOS晶體管緩沖器M1 和NMOS晶體管電平穩(wěn)定器M2的漏極電位被迅速拉低；反之，當(dāng)該電位下降時，在偏置電壓 Vbias控制下，NMOS晶體管電平穩(wěn)定器M2 —直開啟，NMOS晶體管緩沖器Ml和NMOS晶體管 電平穩(wěn)定器M2的漏極電位被迅速抬高。這樣，NMOS晶體管電平穩(wěn)定器M2保證了 NMOS晶 體管緩沖器M1和NMOS晶體管電平穩(wěn)定器M2的漏極電位的穩(wěn)定，進(jìn)而保證了多晶熔絲電路 輸出穩(wěn)定。 以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種基于電流熔斷的多晶熔絲電路，包括多晶熔絲，其特征在于多晶熔絲的一端與電源連接，另一端連接有熔斷控制電路和輸出變換器，該熔斷控制電路主要由NMOS晶體管緩沖器(M1)和NMOS晶體管電平穩(wěn)定器(M2)并聯(lián)組成，用于產(chǎn)生熔斷熔絲所需的大電流并保證輸出電平穩(wěn)定；該輸出變換器主要由反相器構(gòu)成，用于保證多晶熔絲電路輸出電平是標(biāo)準(zhǔn)數(shù)字邏輯電平。
2. 根據(jù)權(quán)利要求l所述的多晶熔絲電路，其特征在于NMOS晶體管緩沖器(Ml)的漏極 與多晶熔絲連接，柵極與熔絲熔斷控制信號CONTROL連接，源極和襯底與地電平連接，該熔 絲熔斷控制信號控制NMOS晶體管緩沖器(Ml)的開啟，以產(chǎn)生熔斷熔絲所需的大電流，并提 供熔斷熔絲的大電流到地電平之間的通路，使熔絲熔斷。
3 根據(jù)權(quán)利要求l所述的多晶熔絲電路，其特征在于所述NMOS晶體管緩沖器(Ml)寬 長比為300 600。
4. 根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于NM0S晶體管電平穩(wěn)定器(M2)的 漏極與多晶熔絲及NMOS晶體管緩沖器(Ml)的漏極連接，柵極與偏置電壓Vbias連接，源極 和襯底與地電平連接，多晶熔絲電路開始工作后，該偏置電壓控制NMOS晶體管電平穩(wěn)定器 (M2) —直開啟，以保證熔斷的多晶熔絲電路或未熔斷的多晶熔絲電路輸出均穩(wěn)定。
5. 根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于NM0S晶體管電平穩(wěn)定器(M2)的 寬長比為1 10。
6. 根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于所述NMOS晶體管電平穩(wěn)定器 (M2)的工作電流設(shè)為2 3微安。
7. 根據(jù)權(quán)利要求l所述的多晶熔絲電路，其特征在于反相器的輸入端與NMOS晶體管緩 沖器(Ml)的漏極、NMOS晶體管電平穩(wěn)定器(M2)的漏極及多晶熔絲連接，輸出端作為多晶 熔絲電路的輸出。
8. 根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于所述反相器由PMOS晶體管(M3) 與NMOS晶體管(M4)串聯(lián)組成，該兩管的寬長比相匹配。
全文摘要
本發(fā)明提供一種適用于半導(dǎo)體集成電路的電流熔斷多晶熔絲電路，主要解決現(xiàn)有多晶熔絲電路面積過大的問題。它包括多晶熔絲、熔斷控制電路和輸出變換器，該多晶熔絲串聯(lián)在外部半導(dǎo)體集成電路電源與熔斷控制結(jié)構(gòu)之間；熔斷控制電路由NMOS晶體管緩沖器和NMOS晶體管電平穩(wěn)定器組成，串聯(lián)在多晶熔絲與地之間，以產(chǎn)生熔斷熔絲所需的大電流；輸出變換器由反相器構(gòu)成，輸入端與熔斷控制電路及多晶熔絲連接，輸出端作為多晶熔絲電路的輸出，以保證多晶熔絲電路輸出標(biāo)準(zhǔn)數(shù)字邏輯電平。本發(fā)明減小了多晶熔絲電路面積，節(jié)省了芯片面積，降低了芯片成本，可用于半導(dǎo)體集成電路的修調(diào)。
文檔編號H01L27/02GK101740566SQ20091025442
公開日2010年6月16日 申請日期2009年12月21日 優(yōu)先權(quán)日2009年12月21日
發(fā)明者劉簾曦, 劉昌 , 朱樟明, 楊銀堂, 章娜 申請人:西安電子科技大學(xué)